半導体装置及びその製造方法
【課題】 High−k膜を用いたMISFETの電子移動度および正孔移動度を共に増加させ高性能の相補型MISFETを形成する。
【解決手段】 シリコン基板1の表面部にpウェル層2およびnウェル層3が形成され、素子分離領域4により区画されたnチャネルMISFETには、窒素添加のないnチャネル界面層5、窒素添加のないnチャネル高誘電体ゲート絶縁膜6およびnチャネルゲート電極7が形成されている。そして、n型ソース・ドレイン拡散層8が設けられている。これに対して、pチャネルMISFETでは、窒素添加のpチャネル界面層9、窒素添加のpチャネル高誘電体ゲート絶縁膜10およびpチャネルゲート電極11が形成されている。そして、p型ソース・ドレイン拡散層12が設けられている。
【解決手段】 シリコン基板1の表面部にpウェル層2およびnウェル層3が形成され、素子分離領域4により区画されたnチャネルMISFETには、窒素添加のないnチャネル界面層5、窒素添加のないnチャネル高誘電体ゲート絶縁膜6およびnチャネルゲート電極7が形成されている。そして、n型ソース・ドレイン拡散層8が設けられている。これに対して、pチャネルMISFETでは、窒素添加のpチャネル界面層9、窒素添加のpチャネル高誘電体ゲート絶縁膜10およびpチャネルゲート電極11が形成されている。そして、p型ソース・ドレイン拡散層12が設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関するもので、詳しくは、絶縁ゲート電界効果トランジスタ(MISFET)用のゲート絶縁膜に高誘電率膜(High−k膜)が適用されたnチャネルMISFETとpチャネルMISFETを有する半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、半導体装置、特にMISFETの微細化、高集積化が精力的に進められており、駆動電流確保、消費電力低減の観点からゲート絶縁膜の薄膜化が求められている。スケーリング則の要請から、ゲート絶縁膜として広く用いられてきた二酸化シリコン(SiO2)膜は、その膜厚を2nm以下にすることが必要となっている。しかし、このような極薄のSiO2膜をゲート絶縁膜として用いた場合、トンネル電流によるゲート漏れ電流が、ソース/ドレイン電流に対して無視できない値となり、MISFETの駆動能力向上と低消費電力化の両立を達成する上での大きな問題となっている。
【0003】
そこで、MISFETのゲート漏れ電流を低減させるために、SiO2膜に比べて誘電率の大きな絶縁膜材料(高誘電率膜材料)をゲート絶縁膜に用いる方法が種々に検討されている。この種の高誘電率膜材料としては、ハフニア(HfO2)、ジルコニア(ZrO2)といった金属酸化物やハフニウムシリケート(HfSiOx)、ジルコニウムシリケート(ZrSiOx)といった金属シリケート、ハフニウムアルミネート(HfAlOx)、ジルコニウムアルミネート(ZrAlOx)といった金属アルミネート、La2O3、Y2O3等のランタノイド系元素の酸化物、等が挙げられる。なかでも、ハフニウム(Hf)を構成元素に含むHfO2、HfSiOx、HfAlOx及びこれらの酸窒化膜では、熱的安定性が比較的良好であるため、従来のLSI製造プロセスへの導入が比較的容易であると考えられている。上記の高誘電率膜材料から成る高誘電率膜は比誘電率が10以上であり、SiO2膜の比誘電率3.9に比べて大きく、実効的なゲート絶縁膜の膜厚(SiO2膜への電気的換算膜厚:EOT(Equivalent Oxide Thickness))を小さい値に保ちつつ物理的膜厚を大きくできる。そして、上述したトンネル電流によるゲート漏れ電流を抑制することができ、消費電力を抑えることが可能となる。
【0004】
また、上記EOTの小さいゲート絶縁膜を用いた場合に、ゲート電極に多結晶シリコン層を使用すると、ゲート電極とゲート絶縁膜の接する多結晶シリコン層領域に空乏層が形成されるいわゆる空乏化の問題が生じる。この空乏化はゲート絶縁膜の実効膜厚を増加させる。そこで、この空乏化の問題を回避するためにメタル(金属)でゲート電極を形成する検討が行われている。
【0005】
上記高誘電率膜材料をMISFETのゲート絶縁膜に適用した従来の例について図15を参照して以下に説明する。図15は、MISFETのソース・ドレイ拡散層を形成後にそのゲート電極を層間絶縁膜の開口部に埋め込んで形成する、いわゆるダマシン構造のゲート電極になるnチャネルMISFETとpチャネルMISFETの断面図である(例えば、非特許文献1参照)。
【0006】
図15に示すように、シリコン基板101の表面部にpウェル層102およびnウェル層103が形成されている。そして、周知のトレンチ分離(STI;Shallow Trench Isolation)による素子分離領域104によりnチャネルMISFETとpチャネルMISFETの活性領域が区画してある。
【0007】
そして、nチャネルMISFETの活性領域には、n導電型の対向する一対のエクステンション層105および同導電型のソース・ドレイン拡散層106がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のエクステンション層105の間には、たとえばシリコン窒化膜で成る一対のゲート側壁107が対向するように設けられている。この一対の対向するゲート側壁107により画定された溝内に、たとえばHfO2の高誘電率膜材料から成るHigh−k膜の高誘電体ゲート絶縁膜108、たとえば窒化チタン(TiN)膜で成る導電性バリア膜109、たとえばタングステン(W)膜で成るメタル電極110が順に積層して形成されている。この導電性バリア膜109とメタル電極110によりメタルゲート電極構造のnチャネルMISFETのゲート電極111が構成される。
【0008】
同様にして、pチャネルMISFETの活性領域には、p導電型の対向する一対のエクステンション層112および同導電型のソース・ドレイン拡散層113がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のエクステンション層112の間には、たとえばシリコン窒化膜で成る一対のゲート側壁114が対向するように設けられている。この一対の対向するゲート側壁114により画定された溝内に、上記高誘電体ゲート絶縁膜108、上記導電性バリア膜109、そして上記メタル電極110が順に積層して形成されている。ここでは、この導電性バリア膜109とメタル電極110によりメタル構造のpチャネルMISFETのゲート電極115が構成されることになる。
【0009】
そして、略全体を被覆するように、たとえばシリコン窒化膜から成るコンタクトエッチストッパー層116およびシリコン酸化膜から成る層間絶縁膜117が積層して形成してある。ここで、コンタクトエッチストッパー層116は、ソース・ドレイン拡散層106,113にコンタクト孔(不図示)を形成する際のエッチングストッパとして機能する。
【非特許文献1】2002 International Electron Device Meeting TECHNICAL DIGEST,p.355,2002
【発明の開示】
【発明が解決しようとする課題】
【0010】
しかしながら、従来の技術における上述したような高誘電体ゲート絶縁膜(High−kゲート絶縁膜)を有するMISFETにおいては、キャリア電荷である電子あるいは正孔の移動度は低下し、特に電子移動度の低下が大きくなっている。これについて、図16,17を参照して説明する。図16は、上記従来の技術の方法で作製したnチャネルMISFETにおける電子移動度を示すグラフであり、図17はpチャネルMISFETの正孔移動度を示すグラフである。これらの図において、横軸に実効ゲート電界強度をとり縦軸にキャリア電荷の表面移動度を示している。図16に示すように、High−kゲート絶縁膜にすることにより、電子移動度が顕著に減少している。比較例として膜厚3nmの極薄のSiO2膜をゲート絶縁膜とするMISFETの場合について示しているが、High−kゲート絶縁膜の場合の電子移動度はこの比較例の場合の1/2程度にもなる。そして、電子が直接トンネリングしない膜厚のSiO2膜で得られるいわゆるユニバーサル曲線(移動度の実効ゲート電界依存性を与える普遍的曲線)に比べると、電子移動度は大きく減少する。また、図17に示すように、正孔移動度も電子移動度の場合に較べて程度は小さいが同様に低下している。図17では比較のために、膜厚3nmの極薄のSiO2膜をゲート絶縁膜とするMISFETの場合について示す。なお、正孔移動度のユニバーサル曲線に比べその移動度は全体的に減少することが判る。
【0011】
High−kゲート絶縁膜のMISFETにおいては、シリコン基板表面とHigh−kゲート絶縁膜の界面は、シリコン基板表面とSiO2ゲート絶縁膜との界面に比べて界面準位密度が高い。また、キャリア電荷がゲート絶縁膜中に捕獲され易い。そして、現象論的に言えば、キャリア電荷のシリコン基板表面の輸送においてその粘性が大きくなる。更に、High−kゲート絶縁膜中の正あるいは負の固定電荷が増加するために、チャネル中のキャリア電荷がクーロン散乱を受け易くなる。これらのために、上述したようにキャリア電荷の表面移動度が低下してくる。特に、電子移動度の低下が大きい。このようにキャリア電荷の移動度が低下してくると、High−kゲート絶縁膜を有するMISFETの駆動能力を十分に高めることが困難になり、上記nチャネルMISFETおよびpチャネルMISFETで構成される半導体装置の高速化および低消費電力化を含む高性能化が難しくなる。しかし、これまでの上記nチャネルMISFETおよびpチャネルMISFET(相補型MISFET)における電子移動度および正孔移動度の両方を増加させる制御手段については知られていない。
【0012】
また、上記High−kゲート絶縁膜を有しゲートダマシン構造のようにメタルゲート電極を用いた相補型MISFETの高性能化において、MISFETのオン状態(導通状態)の高駆動電流およびそのオフ状態(非導通状態)の低リーク電流を達成するためには、それぞれのMISFETにおける閾値の絶対値の低減が必須になる。そこで、MISFETのゲート電極と半導体表面との間のフェルミレベル差が大きくなるようなメタル材料をそれぞれに選択することが望まれる。しかし、特に、半導体表面がp導電型となるnチャネルMISFETに好適な仕事関数の小さい(フェルミレベルがSiの伝導帯端に近い)メタルは一般に反応性が高いために、High−kゲート絶縁膜の絶縁性が低下しゲート絶縁膜中のリーク電流が増大するという問題が回避できなかった。
【0013】
本発明は、上述の事情に鑑みてなされたもので、MISFETのゲート絶縁膜にHigh−k膜を適用し、電子移動度と正孔移動度とが共に増加するように制御され、nチャネルMISFETとpチャネルMISFETから成る高性能化した、相補型MISFETを有する半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
本発明者らは、High−k膜を用いて形成したゲート絶縁膜中あるいはメタルゲート電極中に窒素原子を含有させると、nチャネルNISFETの電子移動度が低下し、逆にpチャネルMISFETの正孔移動度が向上することを見出した。本発明は主にこの新知見に基づいてなされたものである。
【0015】
すなわち、上記課題を解決するために、半導体装置にかかる第1の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、前記pチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量が、前記nチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量より多くなる構成になっている。
【0016】
上記発明において、前記nチャネルMISFETの前記ゲート絶縁膜および該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量が零になるように形成されていると好適である。
【0017】
上記発明において、前記半導体基板と前記高誘電率膜とに挟まれてシリコン酸化膜で成る界面層が形成されている。
【0018】
上記発明において、前記前記pチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、TiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNyからなる群より選択された少なくとも一種の導電体材料で成る。
【0019】
上記発明において、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、Ti、Zr、Hf、V、Nb、Ta、Mo、W、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSix、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxからなる群より選択された少なくとも一種の導電体材料で成る。
【0020】
上記発明において、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成ると好適である。
【0021】
そして、半導体装置にかかる第2の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成るという構成になっている。
【0022】
上記第1および第2の発明において、シリコン量が化学量論的組成比よりも多い前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ると好適である。
【0023】
そして、上記第1および第2の発明において、前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で成ると好適である。
【0024】
そして、半導体装置の製造方法にかかる第1の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、前記半導体基板上に高誘電率膜を形成する工程と、前記高誘電率膜上に第1の導電体膜を形成する工程と、前記nチャネルMISFETが形成される領域の前記第1の導電体膜を残し、前記pチャネルMISFETが形成される領域の前記第1の導電体膜を除去して前記高誘電率膜を露出させる工程と、前記露出した高誘電率膜を被覆するように前記第1の導電体膜よりも多くの窒素量を含有する第2の導電体膜を形成する工程と、を有し、前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とする構成になっている。
【0025】
上記半導体装置の製造方法にかかる第1の発明の前記第2の導電体膜を形成する工程において、窒素を含む原料ガスを用いた化学気相成長により前記第2の導電体膜を前記高誘電率膜の表面に堆積させることで、前記高誘電率膜に窒素を添加することが好適である。
【0026】
そして、半導体装置の製造方法にかかる第2の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜材料を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、前記半導体基板上に高誘電率膜を形成する工程と、前記高誘電率膜上に窒素を含有する第2の導電体膜を形成する工程と、前記pチャネルMISFETが形成される領域の前記第2の導電体膜を残し、前記nチャネルMISFETが形成される領域の前記第2の導電体膜を除去して前記高誘電率膜を露出させる工程と、前記露出した高誘電率膜を被覆するように前記第2の導電体膜よりも含有窒素量が少ない第1の導電体膜を形成する工程と、を有し、前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とする構成になっている。
【0027】
上記第2の発明の前記窒素を含有する第2の導電体膜を形成する工程において、前記高誘電率膜に窒素が添加されないように前記第2の導電体膜を成膜することが好適である。
【0028】
上記半導体装置の製造方法にかかる第1および第2の発明において、前記第1の導電体膜は、膜中に含有する窒素量が零になるように形成することが好ましいい。
【0029】
また、上記半導体装置の製造方法にかかる第1および第2の発明において、前記半導体基板と前記高誘電率膜とに挟まれる領域にシリコン酸化膜で成る界面層を形成することが好適である。
【0030】
そして、半導体装置の製造方法にかかる第3の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で形成し、前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で形成する構成になっている。
【0031】
上記半導体装置の製造方法にかかる第3の発明において、前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ると好適である。
【発明の効果】
【0032】
本発明によれば、High−k膜を用いて成る高誘電体ゲート絶縁膜を有するnチャネルMISFETの電子移動度とpチャネルMISFETの正孔移動度が共に増加し、この相補型MISFETで構成される半導体装置の高速化および低消費電力化が容易に達成できる。
【発明を実施するための最良の形態】
【0033】
以下に、図面を参照して本発明の実施の形態の幾つかを詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1にかかる高誘電体ゲート絶縁膜およびフラット構造のゲート電極を有するnチャネルMISFETとpチャネルMISFETの断面図である。
【0034】
図1に示すように、シリコン基板1の表面部にpウェル層2およびnウェル層3が形成されている。そして、周知のSTIによる素子分離領域4によりnチャネルMISFETとpチャネルMISFETの活性領域が区画され、nチャネルMISFETの活性領域には、そのチャネル表面のnチャネル界面層5およびパターニングしたnチャネル高誘電体ゲート絶縁膜6とnチャネルゲート電極7とを挟み対向する一対のn型ソース・ドレイン拡散層8が形成されている。同様にして、pチャネルMISFETの活性領域には、そのチャネル表面のpチャネル界面層9およびパターニングしたpチャネル高誘電体ゲート絶縁膜10とpチャネルゲート電極11を挟み対向する一対のp型ソース・ドレイン拡散層12が形成されている。
【0035】
上述した従来の技術では、このようなフラット構造のMISFETにおいて、nチャネルMISFETとpチャネルMISFETとに用いられる高誘電体ゲート絶縁膜およびゲート電極は、両者間で同一の材料および同一の構造になるように形成されていた。これに対して、本発明では、nチャネルMISFETとpチャネルMISFETにおいて互いに異なる高誘電体ゲート絶縁膜およびゲート電極が形成される。これについて、以下にそれぞれの場合について説明する。
【0036】
(高誘電体ゲート絶縁膜)
本発明では、nチャネルMISFETのゲート絶縁膜に、窒素含有量の少ない(窒素添加のない)高誘電体ゲート絶縁膜を用いる。そして、pチャネルMISFETのゲート絶縁膜には、窒素含有量が前者より多く窒素含有する(窒素添加の)高誘電体ゲート絶縁膜を用いる。ここで、高誘電体ゲート絶縁膜は、上述したところのHfO2、ZrO2といった金属酸化物や、HfSiOx、ZrSiOxといった金属シリケート、HfAlOx、ZrAlOxといった金属アルミネート、La2O3、Y2O3等のランタノイド系元素の酸化物を主体とした高誘電率膜材料で構成すると好適である。あるいは、高誘電体ゲート絶縁膜は、上記高誘電率膜材料から成るHigh−k膜のうち2種類以上の絶縁膜を選択し積層した積層構造の絶縁膜で構成されてもよい。上記高誘電率膜材料から成る高誘電体ゲート絶縁膜は、周知の原子気相成長(ALD;Atomic Layer Deposition)法あるいは有機金属気相成長(MOCVD;Metal Organic Chemical Vapor Deposition)法で成膜することが好ましい。
【0037】
上記高誘電体ゲート絶縁膜の代表例について表1に示す。表1の試料Aでは、図1に示したチャネル表面の界面層(5,9)は、急速熱酸化(RTO)により膜厚が0.7nmのSiO2膜で形成され、High−k膜は、膜厚が2.5nmのHfSiOx膜で形成されている。そして、High−k膜の成膜後処理として(希釈)酸素雰囲気中においてPDA(Post Deposition Anneal)と言われる熱処理を施す。試料Bでは、上記界面層は、基板温度400℃程度のプラズマ酸化(プラズマOx.)により、膜厚が0.5nmのSiO2膜で形成され、High−k膜は、膜厚が2.5nmのHfO2膜で形成されている。そして、上記High−k膜の堆積後にプラズマOx.が施される。そして、試料Cでは、チャネル表面の上記界面層を形成するための格別の処理は施されない。ここで、High−k膜は、膜厚が2.5nmのHfO2膜で形成されている。そして、上記High−k膜の堆積後にプラズマOx.が施される。上記試料では、高誘電体ゲート絶縁膜の電気的換算膜厚EOTは試料Cが最も薄くなり、そして試料B、試料Aの順に厚くなる。また、上記高誘電体ゲート絶縁膜の形成において、High−k膜を成膜した後の成膜後処理で酸化雰囲気中の上記熱処理を施すことによりSiO2膜で成る界面層を形成することもできる。
【0038】
【表1】
【0039】
そして、上記窒素添加の高誘電体ゲート絶縁膜の形成は、上記高誘電率膜材料で成るHigh−k膜をALD法で堆積させた後、次のようなプラズマ窒化法によりHigh−k膜あるいは界面層を窒化することで行うとよい。このプラズマ窒化法では、原料ガスであるN2ガス、N2O、NO等のECR(Electron Cyclotron Resonance)でのプラズマ励起、ICP(Inductively Coupled Plasma)、(マグネトロン型)RFプラズマまたはヘリコン波プラズマでの励起により窒素の活性種を生成し、この活性種を上記High−k膜の表面に照射させる。上記活性種には窒素原子イオン、分子イオンあるいは中性ラジカル等が含まれるが、ここで、活性種に窒素の中性ラジカルのみを取り出して照射すると好適である。例えば、プラズマ励起室で形成した窒素の活性種のうち、寿命の比較的長い中性ラジカルをダウンフロー方式で取り出し、この中性ラジカルを照射する。上記窒素の中性ラジカルを用いたプラズマ窒化の方法であると、窒素の活性種が一種類に制御されるために、高誘電体ゲート絶縁膜中の窒素濃度および窒化層の深さが高精度に制御できるようになる。また、この方法はいわゆるリモートプラズマ手法であり、上記イオン照射あるいはプラズマ発光照射を防止できるために、高誘電体ゲート絶縁膜中の照射損傷が大幅に低減し、高品質のゲート絶縁膜を確保することができる。そして、上述したプラズマ窒化法において、高誘電体ゲート絶縁膜内への窒素の導入量あるいは導入深さは、プラズマ励起の電力パワーのようなプラズマ処理条件あるいは処理時間によって容易に制御できる。
【0040】
ここで、活性種がN2H4、NH3ガスのように水素を含む原料ガスのプラズマ励起により生成されると、High−k膜が水素還元を受けることからこのようなガスは使用しないことが好ましい。
【0041】
次に、図2,3を参照して高誘電体ゲート絶縁膜の組成について説明する。ここで、図2は表1でEOTが最も薄くなる試料Cの組成例であり、図3は試料Cを上記プラズマ窒化した高誘電体ゲート絶縁膜の組成例である。ここで、高誘電体ゲート絶縁膜の組成は高分解能RBS(Rutherford Back Scattering)の分析により得られたものである。
【0042】
図2から判るように試料Cの高誘電体ゲート絶縁膜の界面層は、HfSiOx構造である。このような膜をプラズマ窒化し図3に示すように、膜中の窒素濃度を約5at.%程度にして、界面層の濃度は略2〜3at.%にする。このプラズマ窒化では1at.%以上にするのが好ましい。
【0043】
このようにして、図1で説明したnチャネルMISFETにおいては、図2に示すように窒素添加がなく窒素含有しない組成のnチャネル高誘電体ゲート絶縁膜6を形成する。また、pチャネルMISFETにおいては、図3に示すように窒素を含有する組成のpチャネル高誘電体ゲート絶縁膜10を形成すると好適である。ここで、上記プラズマ窒化では、nチャネルMISFETの形成領域にマスクを被着させた選択的なプラズマ窒化が好適となる。
【0044】
上記のような高誘電体ゲート絶縁膜を用いることにより、nチャネルMISFETの電子移動度およびpチャネルMISFETの正孔移動度を共に増大させることができる。これについて図4,5を参照して説明する。図4は、nチャネルMISFETにおける電子移動度を示すグラフであり、図5はpチャネルMISFETの正孔移動度を示すグラフである。これらの図において、横軸に実効ゲート電界強度をとり縦軸にそれぞれのキャリア電荷の表面移動度を示している。図4では、ゲート電極はTiN膜で構成され、白印は高誘電体ゲート絶縁膜が上記プラズマ窒化の処理を受けた場合であり、黒印は窒化処理を受けない場合である。図4から判るように、電子移動度は高誘電体ゲート絶縁膜の窒化処理により低下し、実効ゲート電界強度が0.7MV/cmでは窒化処理を受けない場合の1/2程度に減少するようになる。
【0045】
これに対して、図5に示すようにpチャネルMISFETの正孔移動度は高誘電体ゲート絶縁膜の窒化処理により増加する。図5では、ゲート電極はタンタルシリサイド(TaSi)で構成され、白印は高誘電体ゲート絶縁膜が上記プラズマ窒化の処理を受けた場合であり、黒印は窒化処理を受けない場合である。正孔移動度の上記窒化処理による増加は、実効ゲート電界強度が0.5MV/cmにおいて、窒化処理を受けない場合の略5/3倍にも達する。
【0046】
上記高誘電体ゲート絶縁膜の窒化処理により高誘電体ゲート絶縁膜の熱的安定性が向上するために、半導体装置の製造工程における熱プロセス、特に不純物の活性化のための熱処理(例えば850℃温度)においても膜の組成変化は生じなくなる。特にゲート電極と高誘電体ゲート絶縁膜との界面反応による組成変化が皆無になる。しかも、上記プラズマ窒化法は極めて簡便な方法である。これらのために、ゲート絶縁膜の膜厚制御が容易になり、再現性よく所望のEOTのゲート絶縁膜を形成することができるようになる。
【0047】
上記高誘電体ゲート絶縁膜の窒化処理は、プラズマ窒化の方法に限定されるものではなく、後述するがNH3ガスあるいはN2H4ガスのような窒素を含む原料ガスを用いた成膜等の熱プロセス処理によっても行えるものである。
【0048】
(ゲート電極)
本発明では、nチャネルMISFETのゲート電極に窒素が含有されない導電体膜を用いる。そして、好ましくはpチャネルMISFETのゲート電極には、窒素添加の導電体膜を用いる。ここで、nチャネルMISFETの場合、図1で説明したnチャネル高誘電体ゲート絶縁膜6表面に被着するnチャネルゲート電極7には、Ti、Zr、Hf、V、Nb、Ta、Mo、Wなどの金属、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの金属珪化物、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxなどの金属炭化物から成る導電体膜材料が好適である。また、上記nチャネルゲート電極7としては、上記金属、金属珪化物、金属炭化物の単層構造のものでもよいしそれらの積層構造でもよい。また、これらの導電体膜(膜厚が1nm以上)とその上部に堆積させた低抵抗のWやアルミニウム(Al)あるいは不純物含有のシリコン膜との積層構造でもよい。上記導電体膜は、スパッタ法(PVD法)、化学気相成長(CVD)法あるいはALD法等で形成される。
【0049】
そして、pチャネル高誘電体ゲート絶縁膜10表面に被着するpチャネルゲート電極11としては、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、あるいはTiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNy等の導電体膜材料から成る窒素含有の導電体膜が好適である。また、上記pチャネルゲート電極11としては、上記窒素含有の導電体膜の単層構造でもよいしそれらの積層構造でもよい。また、これらの導電体膜(膜厚が1nm以上)とその上部に堆積させた低抵抗のWやAlあるいは不純物含有のシリコン膜との積層構造でもよい。
【0050】
ここで、上記窒素含有の導電体膜は、PVD法、CVD法あるいはALD法で形成される。たとえばTiN膜を形成する場合には、原料ガスに四塩化チタン(TiCl4)およびアンモニア(NH3)ガスを用い、成膜温度を600℃程度にしてCVD法により成膜する。この成膜方法であると、高誘電体ゲート絶縁膜の表面は、上述したようにNH3ガスあるいはN2H4ガスのような窒素を含む原料ガスを用いた熱プロセス処理を受けるために、高誘電体ゲート絶縁膜も同時に窒化処理を受けることになる。
【0051】
上述したようなゲート電極を用いることにより、nチャネルMISFETの電子移動度およびpチャネルMISFETの正孔移動度を共に増大させることができる。これについて図6,7を参照して説明する。図6は、nチャネルMISFETにおける電子移動度を示すグラフであり、図7はpチャネルMISFETの正孔移動度を示すグラフである。これらの図において、横軸に実効ゲート電界強度をとり縦軸にキャリア電荷の表面移動度を示している。ここで、高誘電体ゲート絶縁膜は、EOTが最も小さくなる上記試料Cのように形成され、上記プラズマ窒化の処理は施されていない。図6において、白印はゲート電極がTiN膜の場合であり、黒印はTaSi膜あるいはタングステンシリサイド(WSi)膜のように窒素含有しない場合である。図6から判るように、電子移動度はゲート電極に窒素含有しない方が増加し、実効ゲート電界強度が0.7MV/cmではTiN膜の場合の3/2倍になる。
【0052】
これに対して、図7に示すように、pチャネルMISFETの正孔移動度は、逆にゲート電極に窒素が含有されている方が増加する。図7では、白印はゲート電極がTiN膜の場合であり、黒印はTaSi膜あるいはWSi膜のように窒素含有しない場合である。図7から判るように、正孔移動度は、上記ゲート電極の窒素添加により、実効ゲート電界強度が0.5MV/cmにおいて、ゲート電極の窒素添加しない場合の略5/3倍にも達する。
【0053】
上述したように、MISFETのゲート領域に含有する窒素は、pチャネルMISFETの正孔移動度を増大させ、nチャネルMISFETの電子移動度を低減させる効果のあることが明らかになった。そこで、高誘電体ゲート絶縁膜を有するMISFETにおいて、nチャネルMISFETでは、高誘電体ゲート絶縁膜中に窒素添加をしないようにすると共に、高誘電体ゲート絶縁膜の表面に接するゲート電極に窒素を含有させないようにする。そして、pチャネルMISFETでは、高誘電体ゲート絶縁膜中あるいは高誘電体ゲート絶縁膜の表面に接するゲート電極に窒素が含有されるようにする。このようにすることで、電子移動度と正孔移動度とが共に増加した高誘電体ゲート絶縁膜を有する相補型のMISFETが容易に得られるようになる。そして、nチャネルMISFETおよびpチャネルMISFETの駆動能力が共に増大しその動作速度が向上する。このために、これらの相補型MISFETで構成される半導体装置の高速化および低消費電力化が容易になり、非常に高性能な半導体装置が実用化できる。
【0054】
あるいは、高誘電体ゲート絶縁膜を有する相補型MISFETにおいて、pチャネルMISFETの高誘電体ゲート絶縁膜中あるいは高誘電体ゲート絶縁膜の表面に接するゲート電極中含まれる窒素量が、nチャネルMISFETの高誘電体ゲート絶縁膜中および高誘電体ゲート絶縁膜の表面に接するゲート電極に含まれる窒素量より多くなるようにする。このようにすると、上述した効果を奏すると共に、電子移動度の値と正孔移動度の値とが互いに近づくために、上記相補型MISFETで構成される半導体装置の設計が簡便になる。
【0055】
また、本発明では、nチャネルMISFETのnチャネルゲート電極7において、導電体膜材料として、特に上記金属珪化物のうち化学量論的な組成から外れた過剰Siを含む金属珪化物(以下、シリコンリッチの金属珪化物ともいう)を用いる。例えば、上記TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの導電体膜材料において、x値が2を超える金属珪化物を用いる。その他に、NiSixにおいて、x値が1を超える金属珪化物を使用するとよい。あるいは、これらの積層構造の導電体膜材料を用いる。ここで、シリコンリッチの金属珪化物は、PVD法、CVD法あるいはALD法等で成膜できるが、熱的安定相でなく準安定相あるいは不安定相となるために、成膜後の熱処理はできるだけ低温化(例えば600℃以下)することが必要になる。
【0056】
上述したようなシリコンリッチの金属珪化物をnチャネルMISFETのゲート電極のメタル材料に用いることにより、ゲートメタルのフェルミレベルをSiの伝導帯端に近づけると共に、高誘電体ゲート絶縁膜の絶縁性を向上させることができる。これについて、図8,9を参照して説明する。図8は、nチャネルMISFETのフラットバンド電圧を示すグラフであり、ゲート電極のメタル材料の種類をパラメータとし、横軸に高誘電体ゲート絶縁膜の種類を示し、縦軸にフラットバンド電圧を示す。そして、図9は、高誘電体ゲート絶縁膜にかかる電圧を一定にしたときに、このゲート絶縁膜中を流れるリーク電流を示すグラフであり、横軸にゲート電極のメタル材料の種類を示し、縦軸にゲート絶縁膜のリーク電流を示す。
【0057】
上記フラットバンド電圧(Vfb)は、nチャネルMISFETのいわゆるC−V(容量−ゲート電圧)特性より求めたものであり、(Vfb=Φms−Qss/Ceff、o)により表すことができる。ここで、周知のように、Φmsは、ゲート電極のメタルと半導体表面との間のフェルミレベル差であり、Qss/Ceff、oは、半導体表面のバンド構造をフラットにする場合のゲート絶縁膜中の固定電荷分を補償するゲート電圧に相当している(Qss;ゲート絶縁膜中の単位面積当り固定電荷量、Ceff、o;ゲート絶縁膜中の固定電荷分布の中心位置(セントロイド)とゲート電極間における単位面積当り容量値)。図8において特徴的なことは、ゲート電極のメタル材料がTaSixおよびWSix(x=2.5)で構成される場合で、高誘電体ゲート絶縁膜がHaSiON(酸窒化膜)およびHfO2の高誘電率膜材料から成るときに、フラットバンド電圧が負側に高くなり(ゲート電極メタルのフェルミレベルが高くなることに相当する)、しかも図中の矢印のようにTaSixおよびWSixの場合でほぼ同じ値になってくることである。これは、積層構造になるゲート領域の上記TaSixあるいはWSix材料/高誘電率膜材料の接合において、ゲート電極のシリサイドにいわゆるフェルミレベル・ピンニング現象が生じてくることによるものと考えられる。この現象は、シリコンゲート電極及びシリサイドゲート電極において観測されることが知られているが、発明者らは、シリコンリッチの金属珪化物を用いることにより、一定のnチャネルMISFET用のゲート電極に好適な仕事関数が得られることを見出した。
【0058】
nチャネルMISFETにおいて、上記現象を利用し、上述したようにゲート電極のメタルにシリコンリッチの金属珪化物を用い、ゲート絶縁膜に高誘電率材料を用いることにより、フラットバンド電圧を下げることが可能になる。nチャネルMISFETの閾値(Vt)は、周知のように、Vt=Vfb+2φf+Qb/Coにより表される。ここで、φfは、半導体表面でのフェルミレベルとミッドギャップレベルの差であり、QbおよびCoは、半導体表面がディープインバージョン状態(上記2φfの表面バンドベンディング状態)において、それぞれ表面空乏層の空間電荷量(単位面積当り)とゲート絶縁膜の容量値(単位面積当り)である。上記フラットバンド電圧を低下させることが容易になることから、nチャネルMISFETの閾値を低下させ、電流駆動能力を増大させることが可能になる。
【0059】
図8に示すように、ゲート電極のメタル材料がTiN膜の場合は、上記フェルミレベル・ピンニングは生じない。この場合は、仕事関数が金属珪化物の場合よりも大きくなり、上述したようにpチャネルMISFETのゲート電極に好適なメタル材料となる。また、上記フェルミレベル・ピンニングは、ゲート絶縁膜がSiON膜(シリコン酸窒化膜)で構成される場合には生じない。
【0060】
上述したように、nチャネルMISFETのゲート電極のメタル材料として、シリコンリッチの金属珪化物を用いると、従来の技術で説明した高誘電体ゲート絶縁膜中のリーク電流増大の問題も容易に解決する。図9は、メタル材料がpチャネルMISFETのゲート電極に好適になるTiNとTaSix(x=2.5)の場合を比較して示している。図9から判るように、高誘電体ゲート絶縁膜中のリーク電流は、nチャネルMISFETにおいてTaSix(x=2.5)をメタル材料にすることで、TiNをメタル材料にした場合の約1/10程度に低減する。上記高誘電体ゲート絶縁膜の絶縁性の向上は、金属珪化物の材料によりゲート絶縁膜のリーク電流値の低減量が異なるものの、上記シリコンリッチの金属珪化物の全般において見られることである。
【0061】
上述したような実施の形態1では、高誘電体ゲート絶縁膜は表1の試料Cの場合について具体的に説明したが、試料A、試料Bに対して本発明を適用しても全く同様の効果が得られる。ここで、試料A,Bで高誘電体ゲート絶縁膜を形成する場合には、試料Cの場合よりも電子移動度および正孔移動度は全体的に更に増大し相補型MISFETが高性能化するようになる。これは、シリコン基板と高誘電体ゲート絶縁膜との界面領域にSiO2から成る界面層が形成されるからである。そして、nチャネルMISFETのゲート電極材料にシリコンリッチの金属珪化物を適用し、pチャネルMISFETの高誘電体ゲート絶縁膜あるいはゲート電極に窒素を添加するようにすると、上述したことから、それぞれのMISFETのオン状態での高駆動電流が可能になり、そのオフ状態でのチャネル領域のリーク電流が低減して、更に高性能の相補型MISFETが実現するようになる。
【0062】
また、上記MISFET構造においては、ソース・ドレイン領域の構造としてエクステンション層を形成してもよいしハロー構造になるようにしてもよい。そして、シリコン基板1はSOI(Silicon on Insulator)基板で置き換えられてもよい。
【0063】
(実施の形態2)
次に、本発明をダマシンゲート電極構造のMISFETに適用する場合について図10〜14を参照して以下に説明する。ここで、図10は本発明を適用したMISFETの断面図であり、図11〜13はその製造方法を示す工程別素子断面図である。そして、図14は、本発明を適用したMISFETの変形例を示すためのその断面図である。
【0064】
図10に示すように、シリコン基板21の表面部にpウェル層22およびnウェル層23が形成してある。そして、STIによる素子分離領域24によりnチャネルMISFETとpチャネルMISFETの活性領域が区画されており、nチャネルMISFETの活性領域には、対向する一対のn型エクステンション層25およびn型ソース・ドレイン拡散層26がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のn型エクステンション層25の間には、たとえばシリコン窒化膜で成る一対のnチャネルゲート側壁27が対向するように設けられている。この一対の対向するnチャネルゲート側壁27により画定された溝内に、窒素添加のないHigh−k膜を有するnチャネル高誘電体ゲート絶縁膜28、窒素添加のない導電体膜29、窒素添加の導電体膜30、メタル電極31が順に積層して形成されている。この窒素添加のない導電体膜29、窒素添加の導電体膜30およびメタル電極31によりメタルゲート電極構造のnチャネルMISFETのnチャネルゲート電極32が構成される。
【0065】
同様にして、pチャネルMISFETの活性領域には、対向する一対のp型エクステンション層33およびp型ソース・ドレイン拡散層34がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のp型エクステンション層33の間には、たとえばシリコン窒化膜で成る一対のpチャネルゲート側壁35が対向するように設けられている。この一対の対向するpチャネルゲート側壁35により画定された溝内に、窒素添加のHigh−k膜を有するpチャネル高誘電体ゲート絶縁膜36、上記窒素添加の導電体膜30、そして上記メタル電極31が順に積層して形成されている。ここでは、この窒素添加の導電体膜30とメタル電極31によりメタルゲート電極構造のpチャネルMISFETのpチャネルゲート電極37が構成されることになる。
【0066】
そして、従来の技術と同様に略全体を被覆するように、たとえばシリコン窒化膜から成るコンタクトエッチストッパー層38およびシリコン酸化膜から成る層間絶縁膜39が積層して形成してある。
【0067】
上記のMISFET構造において、窒素添加のないnチャネル高誘電体ゲート絶縁膜28は、表1に示したような構成で形成される。そして、窒素添加のpチャネル高誘電体ゲート絶縁膜36は実施の形態1で説明したようなプラズマ窒化あるいは後述するような窒素添加の導電体膜30の成膜と同時に形成される。
【0068】
窒素添加のない導電体膜29は膜厚が1nm以上あればよく10nm程度あれば好適である。この窒素添加のない導電体膜29は、上述したように、Ti、Zr、Hf、V、Nb、Ta、Mo、Wなどの金属、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの金属珪化物、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxなどの金属炭化物により形成すると好適である。あるいは上記金属、金属珪化物、金属炭化物を2種類以上に積層した構造体であってもよい。また、導電体膜材料がシリコン基板上に対して高誘電体ゲート絶縁膜28を介して接合されるときに、その仕事関数がシリコンのミッドギャップ(禁制帯中央)より伝導帯側になれば、上記以外の導電体膜材料でも好適に使用できる。そのような材料として、例えば、上記TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの導電体膜材料において、x値が2を超える金属珪化物を用いる。その他に、NiSixの導電体膜材料において、x値が1を超える金属珪化物を使用する。
【0069】
そして、窒素添加の導電体膜30は、上述したように、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、あるいはTiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNyなどで形成すると好適である。あるいは、上記窒化物を2種類以上に積層した構造体であってもよい。そして、メタル電極31は低抵抗のW、AlやAl合金、銅(Cu)や銅合金が好適である。
【0070】
次に、本発明にかかる上記半導体装置の製造方法について、図11〜13を参照して説明する。ここで、図10と同じものは同一符号で示している。
【0071】
シリコン基板21の表面部にSTIの素子分離領域22を設け、その後にpウェル層22およびnウェル層23をそれぞれイオン注入と熱処理により形成する。そして、熱酸化によりウェル表面に5nm程度のシリコン酸化膜で成る表面保護膜40を形成し、その上に膜厚が100nm程度の多結晶シリコンあるいは無定形シリコンから成るダミーゲート電極41を、公知のリソグラフィ技術とドライエッチング技術とを用いてパターニング形成する。ここで、ダミーゲート電極41の膜厚は、後に形成するダマシン構造のゲート電極の高さを勘案して決められる。更に、このダミーゲート電極41に対してセルフアラインにそれぞれのイオン注入を行い、さらに熱処理を施して、pウェル層22表面のn型エクステンション層25およびnウェル層23表面のp型エクステンション層33をそれぞれに形成する(図11(a))。なお、同様にダミーゲート電極41に対してセルフアラインに、それぞれ逆導電型のイオン注入を行い、いわゆるハロー層を形成してもよい。
【0072】
次に、CVD法により全面に膜厚が8nm程度のシリコン窒化膜を堆積させた後に、反応性イオンエッチング(RIE)によるエッチバックを施し、nチャネルゲート側壁27およびpチャネルゲート側壁35を形成する。そして、上記ダミーゲート電極41およびゲート側壁27,35に対してセルフアラインにそれぞれのイオン注入を行い、さらに熱処理を施して、pウェル層22表面のn型ソース・ドレイン拡散層26およびnウェル層23表面のp型ソース・ドレイン拡散層34をそれぞれに形成する(図11(b))。ここで、n型ソース・ドレイン拡散層26表面およびp型ソース・ドレイン拡散層34表面の表面保護膜40はエッチング除去される。
【0073】
次に、CVD法により、シリコン窒化膜から成るコンタクトエッチストッパー層38およびシリコン酸化膜から成る層間絶縁膜39を積層して堆積させる(図11(c))。そして、化学機械研磨(CMP)法により、ダミーゲート電極41上部に存在するコンタクトエッチストッパー層38を研磨ストッパーとして用いて上記層間絶縁膜39表面を研削し、ダミーゲート電極41上部に存在するコンタクトエッチストッパー層38を露出させると共に、上記層間絶縁膜39表面を平坦化させる(図11(d))。
【0074】
次に、上記露出したコンタクトエッチストッパー層38およびダミーゲート電極41をRIE等でエッチング除去し、溝42を形成する。ここで、溝42の底部の表面保護膜40はウェットエッチングにより除去し、pウェル層22表面およびnウェル層23表面を露出させる(図12(a))。
【0075】
次に、全面を被覆するように、膜厚が2〜3nm程度のHigh−k膜43をALD法等で成膜する(図12(b))。ここで、High−k膜43は、HfO2膜、HfSiOx膜、HfAlOx膜が好適であるが、必要に応じてZrO2膜あるいはY2O3、La2O3などのIIIa族の酸化物から成る高誘電率膜であってもよい。
【0076】
上記High−k膜43の成膜の前工程において、すなわち図12(a)の工程でpウェル層22表面およびnウェル層23表面を露出させた後に、表1に示したような界面層をSiO2膜により形成してもよい。また、表1に示したようにHigh−k膜k43の成膜後処理として、酸化雰囲気中での熱処理を施してもよい。この成膜後処理により、上述したようにHigh−k膜43の絶縁性が向上する。また、この成膜後処理によりHigh−k膜43とpウェル層22表面およびnウェル層23表面との界面層の電気的な安定化が図れる。
【0077】
次に、第1の導電体膜として膜厚が1nm〜10nmの窒素添加のない導電体膜29を、ALD法により上記High−k膜43を被覆するように成膜する(図12(c))。
【0078】
次に、公知のリソグラフィ技術によりレジストマスク44を形成し、上記レジストマスク44をエッチングマスクにして、pチャネルMISFETの形成される領域にある窒素添加のない導電体膜29を選択的にエッチングし除去する。ここで、上記エッチングはRIEでもよいが、ウェットエッチングにより除去すれば下層のHigh−k膜43の損傷が皆無にできる。たとえば、High−k膜43をHfO2膜で形成し、窒素添加のない導電体膜29をTiSix、ZrSix、HfSix、VSix、NbSix、TaSixから成る導電体膜で形成すれば、弗酸(HF)系の化学薬液をエッチャントにして、High−k膜43に損傷を与えることなく、窒素添加のない導電体膜29をウェットエッチングすることができる(図12(d))。
【0079】
次に、レジストマスク44を除去した後、たとえば原料ガスにTiCl4ガスおよびNH3ガスを用い、成膜温度を600℃程度にしてCVD法により、第2の導電体膜として膜厚が1nm〜10nmのTiN膜から成る窒素添加の導電体膜30を、pチャネルMISFETの形成される領域のHigh−k膜43および上記窒素添加のない導電体膜29を被覆するように成膜する(図13(a))。上記窒素添加の導電体膜30の成膜において、pチャネルMISFET領域のHigh−k膜43も同時に窒化処理を受けることになり、この領域には図1の窒素添加のpチャネル高誘電体ゲート絶縁膜36が形成されることになる。上記窒化処理により、pチャネル高誘電体ゲート絶縁膜36中には1at.%〜10at.%程度の窒素が添加されるようになる。
【0080】
続いて、溝を埋め込むようにして、たとえばW、AlやAl合金、CuやCu合金等のメタル膜45をCVD法、ALD法、PVD法あるいはメッキ法等を用い全面に成膜する(図13(b))。そして、CuやCu合金を選んだ場合は150℃〜300℃の温度で、その他の場合は400℃〜450℃の温度で、水素を含む雰囲気中において熱処理を施す。その後、CMP法により、層間絶縁膜39を研磨ストッパーにしてメタル膜45、窒素添加の導電体膜30、窒素添加のない導電体膜29およびHigh−k膜43を順次に研削し、溝外の上記層間絶縁膜39表面上の不要な部分を研磨除去する。このようにして、図10に示したようにnチャネルゲート側壁27あるいはpチャネルゲート側壁35で画定された溝内にメタル電極31が形成され、図10で説明したnチャネルMISFETおよびpチャネルMISFETが出来上がる。以後の工程では、図示しないが、たとえば、層間絶縁膜39にソース・ドレイン拡散層に達するコンタクト孔が形成され、コンタクト孔を通してソース・ドレイン拡散層に電気接続する配線層が形成される。
【0081】
上記実施の形態2のMISFETの変形例について図14を参照して説明する。以下の説明では、図10に示したところと同じところは省略し異なるところを主に説明する。図10の場合と同様のものには同一符号を付す。
【0082】
図14に示すように、nチャネルMISFETでは、一対の対向するnチャネルゲート側壁27により画定された溝内に、窒素添加のないnチャネル高誘電体ゲート絶縁膜28、窒素添加のない導電体膜29a、メタル電極31が順に積層して形成されている。この窒素添加のない導電体膜29aおよびメタル電極31によりメタル構造のnチャネルMISFETのnチャネルゲート電極32が形成される。
【0083】
同様にして、pチャネルMISFETでは、一対のpチャネルゲート側壁35により画定された溝内に、窒素添加のないpチャネル高誘電体ゲート絶縁膜36a、窒素添加の導電体膜30a、上記窒素添加のない導電体膜29aそして上記メタル電極31が順に積層して形成されている。ここでは、この窒素添加の導電体膜30a、窒素添加のない導電体膜29aとメタル電極31によりメタルゲート電極構造のpチャネルMISFETのnチャネルゲート電極37が構成されることになる。なお、メタル電極31は低抵抗のW、AlやAl合金、CuやCu合金で成る。
【0084】
図14に示した断面構造のMISFETの形成においては、図10に示した構造の場合と異なり、High−k膜43を形成した後において、はじめに第2の導電体膜として窒素添加の導電体膜30aを堆積させ、nチャネルMISFET領域に堆積した上記窒素添加の導電体膜30aを選択的に除去した後に、第1の導電体膜として窒素添加のない導電体膜29aを堆積させる。ここで、nチャネル高誘電体ゲート絶縁膜28に窒素添加をしないように上記窒素添加の導電体膜30aを堆積させる必要がある。そこで、窒素添加の導電体膜30aは、上述したTiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、あるいはTiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNy、あるいは、上記窒化物を2種類以上に積層した構造体を200℃〜300℃の低温のALD法又はCVD法で成膜するとよい。このような低温の成膜であると、nチャネル高誘電体ゲート絶縁膜28に窒素添加はされない。また、pチャネル高誘電体ゲート絶縁膜36aにも窒素添加はされない。
【0085】
上記実施の形態2では、実施の形態1の場合と全く同様に、nチャネルMISFETにおける電子移動度とpチャネルMISFETにおける正孔移動度を共に増大させることができる。このために、nチャネルMISFETおよびpチャネルMISFETの動作速度が向上し、これらのMISFETで構成される半導体装置の高速化が容易になる。また、このダマシン構造のゲート電極の場合、高誘電体ゲート絶縁膜を構成するHigh−k膜の成膜後の熱プロセスが低温化できる。このために、上記High−k膜の加熱による損傷が大幅に抑制され、絶縁性に優れた高品質の高誘電体ゲート絶縁膜が形成できるようになる。さらに、高誘電体ゲート絶縁膜表面で熱反応しないメタルゲート電極が容易に形成でき、ゲート電極の低抵抗化による半導体装置の更なる高速化が可能になる。
【0086】
あるいは、実施の形態2においても、pチャネルMISFETの高誘電体ゲート絶縁膜中あるいは高誘電体ゲート絶縁膜の表面に接するゲート電極中に添加する窒素量を、nチャネルMISFETの高誘電体ゲート絶縁膜中および高誘電体ゲート絶縁膜の表面に接するゲート電極に含まれる窒素量よりも多くなるようにする。このようにすることで、電子移動度の値と正孔移動度の値とを互いに近づけることができ、相補型MISFETを有する半導体装置の設計が簡便になる。
【0087】
以上、この発明の実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
【0088】
たとえば、High−k膜としては、その他にアルミナ膜(Al2O3膜)、酸化タンタル膜(Ta2O5膜)、チタン酸ストロンチウム膜(STO膜)、チタン酸バリウムストロンチウム膜(BST膜)のような金属酸化膜あるいはチタン酸ジルコン酸鉛膜(PZT膜)のような強誘電体膜を用いてもよい。
【0089】
また、High−k膜に用いる金属シリケート膜としては、実施の形態で説明したハフニウムシリケート膜あるいはジルコニウムシリケート膜の他に、La2O3、Y2O3等のランタノイド系元素のシリケート膜あるいは高融点金属のシリケート膜、更には、これらのシリケート膜の複合したシリケート膜を用いてもよい。
【0090】
また、High−k膜に用いる金属アルミネート膜としては、実施の形態で説明したハフニウムアルミネート膜あるいはジルコニウムアルミネート膜の他に、La2O3、Y2O3等のランタノイド系元素のアルミネート膜あるいは高融点金属のアルミネート膜、更には、これらのアルミネート膜の複合膜を用いてもよい。あるいは、シリケート膜とアルミネート膜の複合膜を使用することもできる。
【0091】
更には、シリコン基板上に半導体装置を形成する場合の他に、GaAs基板、GaN基板のような化合物半導体基板にMISFETを構成する場合にも同様に適用できる。
【図面の簡単な説明】
【0092】
【図1】本発明の実施の形態1にかかるMISFETの断面図である。
【図2】本発明の実施の形態1にかかるMISFETの高誘電体ゲート絶縁膜の組成を示す図である。
【図3】本発明の実施の形態1にかかるMISFETの高誘電体ゲート絶縁膜の組成を示す図である。
【図4】本発明の実施の形態1の効果を説明するための電子移動度を示す図である。
【図5】本発明の実施の形態1の効果を説明するための正孔移動度を示す図である。
【図6】本発明の実施の形態1の効果を説明するための電子移動度を示す図である。
【図7】本発明の実施の形態1の効果を説明するための正孔移動度を示す図である。
【図8】本発明の実施の形態1の効果を説明するためのフラットバンド電圧を示す図である。
【図9】本発明の実施の形態1の効果を説明するための高誘電体ゲート絶縁膜のリーク電流を示す図である。
【図10】本発明の実施の形態2にかかるMISFETの断面図である。
【図11】本発明の実施の形態2にかかるMISFETの製造方法を示す工程別素子断面図である。
【図12】図11に示す工程の続きの工程別断面図である。
【図13】図12に示す工程の続きの工程別断面図である。
【図14】本発明の実施の形態2の変形例におけるMISFETの断面図である。
【図15】従来の技術を説明するためのMISFETの断面図である。
【図16】従来の技術の課題を説明するための電子移動度を示す図である。
【図17】従来の技術の課題を説明するための正孔移動度を示す図である。
【符号の説明】
【0093】
1,21 シリコン基板
2,22 pウェル層
3,23 nウェル層
4,24 素子分離領域
5 nチャネル界面層
6,28 nチャネル高誘電体ゲート絶縁膜
7,32 nチャネルゲート電極
8,26 n型ソース・ドレイン拡散層
9 pチャネル界面層
10,36,36a pチャネル高誘電体ゲート絶縁膜
11,37 pチャネルゲート電極
12,34 p型ソース・ドレイン拡散層
25 n型エクステンション層
27 nチャネルゲート側壁
29,29a 窒素添加のない導電体膜
30,30a 窒素添加の導電体膜
31 メタル電極
33 p型エクステンション層
35 pチャネルゲート側壁
38 コンタクトエッチストッパー層
39 層間絶縁膜
40 表面保護膜
41 ダミーゲート電極
42 溝
43 High−k膜
44 レジストマスク
45 メタル膜
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関するもので、詳しくは、絶縁ゲート電界効果トランジスタ(MISFET)用のゲート絶縁膜に高誘電率膜(High−k膜)が適用されたnチャネルMISFETとpチャネルMISFETを有する半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、半導体装置、特にMISFETの微細化、高集積化が精力的に進められており、駆動電流確保、消費電力低減の観点からゲート絶縁膜の薄膜化が求められている。スケーリング則の要請から、ゲート絶縁膜として広く用いられてきた二酸化シリコン(SiO2)膜は、その膜厚を2nm以下にすることが必要となっている。しかし、このような極薄のSiO2膜をゲート絶縁膜として用いた場合、トンネル電流によるゲート漏れ電流が、ソース/ドレイン電流に対して無視できない値となり、MISFETの駆動能力向上と低消費電力化の両立を達成する上での大きな問題となっている。
【0003】
そこで、MISFETのゲート漏れ電流を低減させるために、SiO2膜に比べて誘電率の大きな絶縁膜材料(高誘電率膜材料)をゲート絶縁膜に用いる方法が種々に検討されている。この種の高誘電率膜材料としては、ハフニア(HfO2)、ジルコニア(ZrO2)といった金属酸化物やハフニウムシリケート(HfSiOx)、ジルコニウムシリケート(ZrSiOx)といった金属シリケート、ハフニウムアルミネート(HfAlOx)、ジルコニウムアルミネート(ZrAlOx)といった金属アルミネート、La2O3、Y2O3等のランタノイド系元素の酸化物、等が挙げられる。なかでも、ハフニウム(Hf)を構成元素に含むHfO2、HfSiOx、HfAlOx及びこれらの酸窒化膜では、熱的安定性が比較的良好であるため、従来のLSI製造プロセスへの導入が比較的容易であると考えられている。上記の高誘電率膜材料から成る高誘電率膜は比誘電率が10以上であり、SiO2膜の比誘電率3.9に比べて大きく、実効的なゲート絶縁膜の膜厚(SiO2膜への電気的換算膜厚:EOT(Equivalent Oxide Thickness))を小さい値に保ちつつ物理的膜厚を大きくできる。そして、上述したトンネル電流によるゲート漏れ電流を抑制することができ、消費電力を抑えることが可能となる。
【0004】
また、上記EOTの小さいゲート絶縁膜を用いた場合に、ゲート電極に多結晶シリコン層を使用すると、ゲート電極とゲート絶縁膜の接する多結晶シリコン層領域に空乏層が形成されるいわゆる空乏化の問題が生じる。この空乏化はゲート絶縁膜の実効膜厚を増加させる。そこで、この空乏化の問題を回避するためにメタル(金属)でゲート電極を形成する検討が行われている。
【0005】
上記高誘電率膜材料をMISFETのゲート絶縁膜に適用した従来の例について図15を参照して以下に説明する。図15は、MISFETのソース・ドレイ拡散層を形成後にそのゲート電極を層間絶縁膜の開口部に埋め込んで形成する、いわゆるダマシン構造のゲート電極になるnチャネルMISFETとpチャネルMISFETの断面図である(例えば、非特許文献1参照)。
【0006】
図15に示すように、シリコン基板101の表面部にpウェル層102およびnウェル層103が形成されている。そして、周知のトレンチ分離(STI;Shallow Trench Isolation)による素子分離領域104によりnチャネルMISFETとpチャネルMISFETの活性領域が区画してある。
【0007】
そして、nチャネルMISFETの活性領域には、n導電型の対向する一対のエクステンション層105および同導電型のソース・ドレイン拡散層106がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のエクステンション層105の間には、たとえばシリコン窒化膜で成る一対のゲート側壁107が対向するように設けられている。この一対の対向するゲート側壁107により画定された溝内に、たとえばHfO2の高誘電率膜材料から成るHigh−k膜の高誘電体ゲート絶縁膜108、たとえば窒化チタン(TiN)膜で成る導電性バリア膜109、たとえばタングステン(W)膜で成るメタル電極110が順に積層して形成されている。この導電性バリア膜109とメタル電極110によりメタルゲート電極構造のnチャネルMISFETのゲート電極111が構成される。
【0008】
同様にして、pチャネルMISFETの活性領域には、p導電型の対向する一対のエクステンション層112および同導電型のソース・ドレイン拡散層113がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のエクステンション層112の間には、たとえばシリコン窒化膜で成る一対のゲート側壁114が対向するように設けられている。この一対の対向するゲート側壁114により画定された溝内に、上記高誘電体ゲート絶縁膜108、上記導電性バリア膜109、そして上記メタル電極110が順に積層して形成されている。ここでは、この導電性バリア膜109とメタル電極110によりメタル構造のpチャネルMISFETのゲート電極115が構成されることになる。
【0009】
そして、略全体を被覆するように、たとえばシリコン窒化膜から成るコンタクトエッチストッパー層116およびシリコン酸化膜から成る層間絶縁膜117が積層して形成してある。ここで、コンタクトエッチストッパー層116は、ソース・ドレイン拡散層106,113にコンタクト孔(不図示)を形成する際のエッチングストッパとして機能する。
【非特許文献1】2002 International Electron Device Meeting TECHNICAL DIGEST,p.355,2002
【発明の開示】
【発明が解決しようとする課題】
【0010】
しかしながら、従来の技術における上述したような高誘電体ゲート絶縁膜(High−kゲート絶縁膜)を有するMISFETにおいては、キャリア電荷である電子あるいは正孔の移動度は低下し、特に電子移動度の低下が大きくなっている。これについて、図16,17を参照して説明する。図16は、上記従来の技術の方法で作製したnチャネルMISFETにおける電子移動度を示すグラフであり、図17はpチャネルMISFETの正孔移動度を示すグラフである。これらの図において、横軸に実効ゲート電界強度をとり縦軸にキャリア電荷の表面移動度を示している。図16に示すように、High−kゲート絶縁膜にすることにより、電子移動度が顕著に減少している。比較例として膜厚3nmの極薄のSiO2膜をゲート絶縁膜とするMISFETの場合について示しているが、High−kゲート絶縁膜の場合の電子移動度はこの比較例の場合の1/2程度にもなる。そして、電子が直接トンネリングしない膜厚のSiO2膜で得られるいわゆるユニバーサル曲線(移動度の実効ゲート電界依存性を与える普遍的曲線)に比べると、電子移動度は大きく減少する。また、図17に示すように、正孔移動度も電子移動度の場合に較べて程度は小さいが同様に低下している。図17では比較のために、膜厚3nmの極薄のSiO2膜をゲート絶縁膜とするMISFETの場合について示す。なお、正孔移動度のユニバーサル曲線に比べその移動度は全体的に減少することが判る。
【0011】
High−kゲート絶縁膜のMISFETにおいては、シリコン基板表面とHigh−kゲート絶縁膜の界面は、シリコン基板表面とSiO2ゲート絶縁膜との界面に比べて界面準位密度が高い。また、キャリア電荷がゲート絶縁膜中に捕獲され易い。そして、現象論的に言えば、キャリア電荷のシリコン基板表面の輸送においてその粘性が大きくなる。更に、High−kゲート絶縁膜中の正あるいは負の固定電荷が増加するために、チャネル中のキャリア電荷がクーロン散乱を受け易くなる。これらのために、上述したようにキャリア電荷の表面移動度が低下してくる。特に、電子移動度の低下が大きい。このようにキャリア電荷の移動度が低下してくると、High−kゲート絶縁膜を有するMISFETの駆動能力を十分に高めることが困難になり、上記nチャネルMISFETおよびpチャネルMISFETで構成される半導体装置の高速化および低消費電力化を含む高性能化が難しくなる。しかし、これまでの上記nチャネルMISFETおよびpチャネルMISFET(相補型MISFET)における電子移動度および正孔移動度の両方を増加させる制御手段については知られていない。
【0012】
また、上記High−kゲート絶縁膜を有しゲートダマシン構造のようにメタルゲート電極を用いた相補型MISFETの高性能化において、MISFETのオン状態(導通状態)の高駆動電流およびそのオフ状態(非導通状態)の低リーク電流を達成するためには、それぞれのMISFETにおける閾値の絶対値の低減が必須になる。そこで、MISFETのゲート電極と半導体表面との間のフェルミレベル差が大きくなるようなメタル材料をそれぞれに選択することが望まれる。しかし、特に、半導体表面がp導電型となるnチャネルMISFETに好適な仕事関数の小さい(フェルミレベルがSiの伝導帯端に近い)メタルは一般に反応性が高いために、High−kゲート絶縁膜の絶縁性が低下しゲート絶縁膜中のリーク電流が増大するという問題が回避できなかった。
【0013】
本発明は、上述の事情に鑑みてなされたもので、MISFETのゲート絶縁膜にHigh−k膜を適用し、電子移動度と正孔移動度とが共に増加するように制御され、nチャネルMISFETとpチャネルMISFETから成る高性能化した、相補型MISFETを有する半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
本発明者らは、High−k膜を用いて形成したゲート絶縁膜中あるいはメタルゲート電極中に窒素原子を含有させると、nチャネルNISFETの電子移動度が低下し、逆にpチャネルMISFETの正孔移動度が向上することを見出した。本発明は主にこの新知見に基づいてなされたものである。
【0015】
すなわち、上記課題を解決するために、半導体装置にかかる第1の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、前記pチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量が、前記nチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量より多くなる構成になっている。
【0016】
上記発明において、前記nチャネルMISFETの前記ゲート絶縁膜および該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量が零になるように形成されていると好適である。
【0017】
上記発明において、前記半導体基板と前記高誘電率膜とに挟まれてシリコン酸化膜で成る界面層が形成されている。
【0018】
上記発明において、前記前記pチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、TiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNyからなる群より選択された少なくとも一種の導電体材料で成る。
【0019】
上記発明において、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、Ti、Zr、Hf、V、Nb、Ta、Mo、W、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSix、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxからなる群より選択された少なくとも一種の導電体材料で成る。
【0020】
上記発明において、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成ると好適である。
【0021】
そして、半導体装置にかかる第2の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成るという構成になっている。
【0022】
上記第1および第2の発明において、シリコン量が化学量論的組成比よりも多い前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ると好適である。
【0023】
そして、上記第1および第2の発明において、前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で成ると好適である。
【0024】
そして、半導体装置の製造方法にかかる第1の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、前記半導体基板上に高誘電率膜を形成する工程と、前記高誘電率膜上に第1の導電体膜を形成する工程と、前記nチャネルMISFETが形成される領域の前記第1の導電体膜を残し、前記pチャネルMISFETが形成される領域の前記第1の導電体膜を除去して前記高誘電率膜を露出させる工程と、前記露出した高誘電率膜を被覆するように前記第1の導電体膜よりも多くの窒素量を含有する第2の導電体膜を形成する工程と、を有し、前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とする構成になっている。
【0025】
上記半導体装置の製造方法にかかる第1の発明の前記第2の導電体膜を形成する工程において、窒素を含む原料ガスを用いた化学気相成長により前記第2の導電体膜を前記高誘電率膜の表面に堆積させることで、前記高誘電率膜に窒素を添加することが好適である。
【0026】
そして、半導体装置の製造方法にかかる第2の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜材料を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、前記半導体基板上に高誘電率膜を形成する工程と、前記高誘電率膜上に窒素を含有する第2の導電体膜を形成する工程と、前記pチャネルMISFETが形成される領域の前記第2の導電体膜を残し、前記nチャネルMISFETが形成される領域の前記第2の導電体膜を除去して前記高誘電率膜を露出させる工程と、前記露出した高誘電率膜を被覆するように前記第2の導電体膜よりも含有窒素量が少ない第1の導電体膜を形成する工程と、を有し、前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とする構成になっている。
【0027】
上記第2の発明の前記窒素を含有する第2の導電体膜を形成する工程において、前記高誘電率膜に窒素が添加されないように前記第2の導電体膜を成膜することが好適である。
【0028】
上記半導体装置の製造方法にかかる第1および第2の発明において、前記第1の導電体膜は、膜中に含有する窒素量が零になるように形成することが好ましいい。
【0029】
また、上記半導体装置の製造方法にかかる第1および第2の発明において、前記半導体基板と前記高誘電率膜とに挟まれる領域にシリコン酸化膜で成る界面層を形成することが好適である。
【0030】
そして、半導体装置の製造方法にかかる第3の発明は、半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で形成し、前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で形成する構成になっている。
【0031】
上記半導体装置の製造方法にかかる第3の発明において、前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ると好適である。
【発明の効果】
【0032】
本発明によれば、High−k膜を用いて成る高誘電体ゲート絶縁膜を有するnチャネルMISFETの電子移動度とpチャネルMISFETの正孔移動度が共に増加し、この相補型MISFETで構成される半導体装置の高速化および低消費電力化が容易に達成できる。
【発明を実施するための最良の形態】
【0033】
以下に、図面を参照して本発明の実施の形態の幾つかを詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1にかかる高誘電体ゲート絶縁膜およびフラット構造のゲート電極を有するnチャネルMISFETとpチャネルMISFETの断面図である。
【0034】
図1に示すように、シリコン基板1の表面部にpウェル層2およびnウェル層3が形成されている。そして、周知のSTIによる素子分離領域4によりnチャネルMISFETとpチャネルMISFETの活性領域が区画され、nチャネルMISFETの活性領域には、そのチャネル表面のnチャネル界面層5およびパターニングしたnチャネル高誘電体ゲート絶縁膜6とnチャネルゲート電極7とを挟み対向する一対のn型ソース・ドレイン拡散層8が形成されている。同様にして、pチャネルMISFETの活性領域には、そのチャネル表面のpチャネル界面層9およびパターニングしたpチャネル高誘電体ゲート絶縁膜10とpチャネルゲート電極11を挟み対向する一対のp型ソース・ドレイン拡散層12が形成されている。
【0035】
上述した従来の技術では、このようなフラット構造のMISFETにおいて、nチャネルMISFETとpチャネルMISFETとに用いられる高誘電体ゲート絶縁膜およびゲート電極は、両者間で同一の材料および同一の構造になるように形成されていた。これに対して、本発明では、nチャネルMISFETとpチャネルMISFETにおいて互いに異なる高誘電体ゲート絶縁膜およびゲート電極が形成される。これについて、以下にそれぞれの場合について説明する。
【0036】
(高誘電体ゲート絶縁膜)
本発明では、nチャネルMISFETのゲート絶縁膜に、窒素含有量の少ない(窒素添加のない)高誘電体ゲート絶縁膜を用いる。そして、pチャネルMISFETのゲート絶縁膜には、窒素含有量が前者より多く窒素含有する(窒素添加の)高誘電体ゲート絶縁膜を用いる。ここで、高誘電体ゲート絶縁膜は、上述したところのHfO2、ZrO2といった金属酸化物や、HfSiOx、ZrSiOxといった金属シリケート、HfAlOx、ZrAlOxといった金属アルミネート、La2O3、Y2O3等のランタノイド系元素の酸化物を主体とした高誘電率膜材料で構成すると好適である。あるいは、高誘電体ゲート絶縁膜は、上記高誘電率膜材料から成るHigh−k膜のうち2種類以上の絶縁膜を選択し積層した積層構造の絶縁膜で構成されてもよい。上記高誘電率膜材料から成る高誘電体ゲート絶縁膜は、周知の原子気相成長(ALD;Atomic Layer Deposition)法あるいは有機金属気相成長(MOCVD;Metal Organic Chemical Vapor Deposition)法で成膜することが好ましい。
【0037】
上記高誘電体ゲート絶縁膜の代表例について表1に示す。表1の試料Aでは、図1に示したチャネル表面の界面層(5,9)は、急速熱酸化(RTO)により膜厚が0.7nmのSiO2膜で形成され、High−k膜は、膜厚が2.5nmのHfSiOx膜で形成されている。そして、High−k膜の成膜後処理として(希釈)酸素雰囲気中においてPDA(Post Deposition Anneal)と言われる熱処理を施す。試料Bでは、上記界面層は、基板温度400℃程度のプラズマ酸化(プラズマOx.)により、膜厚が0.5nmのSiO2膜で形成され、High−k膜は、膜厚が2.5nmのHfO2膜で形成されている。そして、上記High−k膜の堆積後にプラズマOx.が施される。そして、試料Cでは、チャネル表面の上記界面層を形成するための格別の処理は施されない。ここで、High−k膜は、膜厚が2.5nmのHfO2膜で形成されている。そして、上記High−k膜の堆積後にプラズマOx.が施される。上記試料では、高誘電体ゲート絶縁膜の電気的換算膜厚EOTは試料Cが最も薄くなり、そして試料B、試料Aの順に厚くなる。また、上記高誘電体ゲート絶縁膜の形成において、High−k膜を成膜した後の成膜後処理で酸化雰囲気中の上記熱処理を施すことによりSiO2膜で成る界面層を形成することもできる。
【0038】
【表1】
【0039】
そして、上記窒素添加の高誘電体ゲート絶縁膜の形成は、上記高誘電率膜材料で成るHigh−k膜をALD法で堆積させた後、次のようなプラズマ窒化法によりHigh−k膜あるいは界面層を窒化することで行うとよい。このプラズマ窒化法では、原料ガスであるN2ガス、N2O、NO等のECR(Electron Cyclotron Resonance)でのプラズマ励起、ICP(Inductively Coupled Plasma)、(マグネトロン型)RFプラズマまたはヘリコン波プラズマでの励起により窒素の活性種を生成し、この活性種を上記High−k膜の表面に照射させる。上記活性種には窒素原子イオン、分子イオンあるいは中性ラジカル等が含まれるが、ここで、活性種に窒素の中性ラジカルのみを取り出して照射すると好適である。例えば、プラズマ励起室で形成した窒素の活性種のうち、寿命の比較的長い中性ラジカルをダウンフロー方式で取り出し、この中性ラジカルを照射する。上記窒素の中性ラジカルを用いたプラズマ窒化の方法であると、窒素の活性種が一種類に制御されるために、高誘電体ゲート絶縁膜中の窒素濃度および窒化層の深さが高精度に制御できるようになる。また、この方法はいわゆるリモートプラズマ手法であり、上記イオン照射あるいはプラズマ発光照射を防止できるために、高誘電体ゲート絶縁膜中の照射損傷が大幅に低減し、高品質のゲート絶縁膜を確保することができる。そして、上述したプラズマ窒化法において、高誘電体ゲート絶縁膜内への窒素の導入量あるいは導入深さは、プラズマ励起の電力パワーのようなプラズマ処理条件あるいは処理時間によって容易に制御できる。
【0040】
ここで、活性種がN2H4、NH3ガスのように水素を含む原料ガスのプラズマ励起により生成されると、High−k膜が水素還元を受けることからこのようなガスは使用しないことが好ましい。
【0041】
次に、図2,3を参照して高誘電体ゲート絶縁膜の組成について説明する。ここで、図2は表1でEOTが最も薄くなる試料Cの組成例であり、図3は試料Cを上記プラズマ窒化した高誘電体ゲート絶縁膜の組成例である。ここで、高誘電体ゲート絶縁膜の組成は高分解能RBS(Rutherford Back Scattering)の分析により得られたものである。
【0042】
図2から判るように試料Cの高誘電体ゲート絶縁膜の界面層は、HfSiOx構造である。このような膜をプラズマ窒化し図3に示すように、膜中の窒素濃度を約5at.%程度にして、界面層の濃度は略2〜3at.%にする。このプラズマ窒化では1at.%以上にするのが好ましい。
【0043】
このようにして、図1で説明したnチャネルMISFETにおいては、図2に示すように窒素添加がなく窒素含有しない組成のnチャネル高誘電体ゲート絶縁膜6を形成する。また、pチャネルMISFETにおいては、図3に示すように窒素を含有する組成のpチャネル高誘電体ゲート絶縁膜10を形成すると好適である。ここで、上記プラズマ窒化では、nチャネルMISFETの形成領域にマスクを被着させた選択的なプラズマ窒化が好適となる。
【0044】
上記のような高誘電体ゲート絶縁膜を用いることにより、nチャネルMISFETの電子移動度およびpチャネルMISFETの正孔移動度を共に増大させることができる。これについて図4,5を参照して説明する。図4は、nチャネルMISFETにおける電子移動度を示すグラフであり、図5はpチャネルMISFETの正孔移動度を示すグラフである。これらの図において、横軸に実効ゲート電界強度をとり縦軸にそれぞれのキャリア電荷の表面移動度を示している。図4では、ゲート電極はTiN膜で構成され、白印は高誘電体ゲート絶縁膜が上記プラズマ窒化の処理を受けた場合であり、黒印は窒化処理を受けない場合である。図4から判るように、電子移動度は高誘電体ゲート絶縁膜の窒化処理により低下し、実効ゲート電界強度が0.7MV/cmでは窒化処理を受けない場合の1/2程度に減少するようになる。
【0045】
これに対して、図5に示すようにpチャネルMISFETの正孔移動度は高誘電体ゲート絶縁膜の窒化処理により増加する。図5では、ゲート電極はタンタルシリサイド(TaSi)で構成され、白印は高誘電体ゲート絶縁膜が上記プラズマ窒化の処理を受けた場合であり、黒印は窒化処理を受けない場合である。正孔移動度の上記窒化処理による増加は、実効ゲート電界強度が0.5MV/cmにおいて、窒化処理を受けない場合の略5/3倍にも達する。
【0046】
上記高誘電体ゲート絶縁膜の窒化処理により高誘電体ゲート絶縁膜の熱的安定性が向上するために、半導体装置の製造工程における熱プロセス、特に不純物の活性化のための熱処理(例えば850℃温度)においても膜の組成変化は生じなくなる。特にゲート電極と高誘電体ゲート絶縁膜との界面反応による組成変化が皆無になる。しかも、上記プラズマ窒化法は極めて簡便な方法である。これらのために、ゲート絶縁膜の膜厚制御が容易になり、再現性よく所望のEOTのゲート絶縁膜を形成することができるようになる。
【0047】
上記高誘電体ゲート絶縁膜の窒化処理は、プラズマ窒化の方法に限定されるものではなく、後述するがNH3ガスあるいはN2H4ガスのような窒素を含む原料ガスを用いた成膜等の熱プロセス処理によっても行えるものである。
【0048】
(ゲート電極)
本発明では、nチャネルMISFETのゲート電極に窒素が含有されない導電体膜を用いる。そして、好ましくはpチャネルMISFETのゲート電極には、窒素添加の導電体膜を用いる。ここで、nチャネルMISFETの場合、図1で説明したnチャネル高誘電体ゲート絶縁膜6表面に被着するnチャネルゲート電極7には、Ti、Zr、Hf、V、Nb、Ta、Mo、Wなどの金属、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの金属珪化物、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxなどの金属炭化物から成る導電体膜材料が好適である。また、上記nチャネルゲート電極7としては、上記金属、金属珪化物、金属炭化物の単層構造のものでもよいしそれらの積層構造でもよい。また、これらの導電体膜(膜厚が1nm以上)とその上部に堆積させた低抵抗のWやアルミニウム(Al)あるいは不純物含有のシリコン膜との積層構造でもよい。上記導電体膜は、スパッタ法(PVD法)、化学気相成長(CVD)法あるいはALD法等で形成される。
【0049】
そして、pチャネル高誘電体ゲート絶縁膜10表面に被着するpチャネルゲート電極11としては、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、あるいはTiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNy等の導電体膜材料から成る窒素含有の導電体膜が好適である。また、上記pチャネルゲート電極11としては、上記窒素含有の導電体膜の単層構造でもよいしそれらの積層構造でもよい。また、これらの導電体膜(膜厚が1nm以上)とその上部に堆積させた低抵抗のWやAlあるいは不純物含有のシリコン膜との積層構造でもよい。
【0050】
ここで、上記窒素含有の導電体膜は、PVD法、CVD法あるいはALD法で形成される。たとえばTiN膜を形成する場合には、原料ガスに四塩化チタン(TiCl4)およびアンモニア(NH3)ガスを用い、成膜温度を600℃程度にしてCVD法により成膜する。この成膜方法であると、高誘電体ゲート絶縁膜の表面は、上述したようにNH3ガスあるいはN2H4ガスのような窒素を含む原料ガスを用いた熱プロセス処理を受けるために、高誘電体ゲート絶縁膜も同時に窒化処理を受けることになる。
【0051】
上述したようなゲート電極を用いることにより、nチャネルMISFETの電子移動度およびpチャネルMISFETの正孔移動度を共に増大させることができる。これについて図6,7を参照して説明する。図6は、nチャネルMISFETにおける電子移動度を示すグラフであり、図7はpチャネルMISFETの正孔移動度を示すグラフである。これらの図において、横軸に実効ゲート電界強度をとり縦軸にキャリア電荷の表面移動度を示している。ここで、高誘電体ゲート絶縁膜は、EOTが最も小さくなる上記試料Cのように形成され、上記プラズマ窒化の処理は施されていない。図6において、白印はゲート電極がTiN膜の場合であり、黒印はTaSi膜あるいはタングステンシリサイド(WSi)膜のように窒素含有しない場合である。図6から判るように、電子移動度はゲート電極に窒素含有しない方が増加し、実効ゲート電界強度が0.7MV/cmではTiN膜の場合の3/2倍になる。
【0052】
これに対して、図7に示すように、pチャネルMISFETの正孔移動度は、逆にゲート電極に窒素が含有されている方が増加する。図7では、白印はゲート電極がTiN膜の場合であり、黒印はTaSi膜あるいはWSi膜のように窒素含有しない場合である。図7から判るように、正孔移動度は、上記ゲート電極の窒素添加により、実効ゲート電界強度が0.5MV/cmにおいて、ゲート電極の窒素添加しない場合の略5/3倍にも達する。
【0053】
上述したように、MISFETのゲート領域に含有する窒素は、pチャネルMISFETの正孔移動度を増大させ、nチャネルMISFETの電子移動度を低減させる効果のあることが明らかになった。そこで、高誘電体ゲート絶縁膜を有するMISFETにおいて、nチャネルMISFETでは、高誘電体ゲート絶縁膜中に窒素添加をしないようにすると共に、高誘電体ゲート絶縁膜の表面に接するゲート電極に窒素を含有させないようにする。そして、pチャネルMISFETでは、高誘電体ゲート絶縁膜中あるいは高誘電体ゲート絶縁膜の表面に接するゲート電極に窒素が含有されるようにする。このようにすることで、電子移動度と正孔移動度とが共に増加した高誘電体ゲート絶縁膜を有する相補型のMISFETが容易に得られるようになる。そして、nチャネルMISFETおよびpチャネルMISFETの駆動能力が共に増大しその動作速度が向上する。このために、これらの相補型MISFETで構成される半導体装置の高速化および低消費電力化が容易になり、非常に高性能な半導体装置が実用化できる。
【0054】
あるいは、高誘電体ゲート絶縁膜を有する相補型MISFETにおいて、pチャネルMISFETの高誘電体ゲート絶縁膜中あるいは高誘電体ゲート絶縁膜の表面に接するゲート電極中含まれる窒素量が、nチャネルMISFETの高誘電体ゲート絶縁膜中および高誘電体ゲート絶縁膜の表面に接するゲート電極に含まれる窒素量より多くなるようにする。このようにすると、上述した効果を奏すると共に、電子移動度の値と正孔移動度の値とが互いに近づくために、上記相補型MISFETで構成される半導体装置の設計が簡便になる。
【0055】
また、本発明では、nチャネルMISFETのnチャネルゲート電極7において、導電体膜材料として、特に上記金属珪化物のうち化学量論的な組成から外れた過剰Siを含む金属珪化物(以下、シリコンリッチの金属珪化物ともいう)を用いる。例えば、上記TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの導電体膜材料において、x値が2を超える金属珪化物を用いる。その他に、NiSixにおいて、x値が1を超える金属珪化物を使用するとよい。あるいは、これらの積層構造の導電体膜材料を用いる。ここで、シリコンリッチの金属珪化物は、PVD法、CVD法あるいはALD法等で成膜できるが、熱的安定相でなく準安定相あるいは不安定相となるために、成膜後の熱処理はできるだけ低温化(例えば600℃以下)することが必要になる。
【0056】
上述したようなシリコンリッチの金属珪化物をnチャネルMISFETのゲート電極のメタル材料に用いることにより、ゲートメタルのフェルミレベルをSiの伝導帯端に近づけると共に、高誘電体ゲート絶縁膜の絶縁性を向上させることができる。これについて、図8,9を参照して説明する。図8は、nチャネルMISFETのフラットバンド電圧を示すグラフであり、ゲート電極のメタル材料の種類をパラメータとし、横軸に高誘電体ゲート絶縁膜の種類を示し、縦軸にフラットバンド電圧を示す。そして、図9は、高誘電体ゲート絶縁膜にかかる電圧を一定にしたときに、このゲート絶縁膜中を流れるリーク電流を示すグラフであり、横軸にゲート電極のメタル材料の種類を示し、縦軸にゲート絶縁膜のリーク電流を示す。
【0057】
上記フラットバンド電圧(Vfb)は、nチャネルMISFETのいわゆるC−V(容量−ゲート電圧)特性より求めたものであり、(Vfb=Φms−Qss/Ceff、o)により表すことができる。ここで、周知のように、Φmsは、ゲート電極のメタルと半導体表面との間のフェルミレベル差であり、Qss/Ceff、oは、半導体表面のバンド構造をフラットにする場合のゲート絶縁膜中の固定電荷分を補償するゲート電圧に相当している(Qss;ゲート絶縁膜中の単位面積当り固定電荷量、Ceff、o;ゲート絶縁膜中の固定電荷分布の中心位置(セントロイド)とゲート電極間における単位面積当り容量値)。図8において特徴的なことは、ゲート電極のメタル材料がTaSixおよびWSix(x=2.5)で構成される場合で、高誘電体ゲート絶縁膜がHaSiON(酸窒化膜)およびHfO2の高誘電率膜材料から成るときに、フラットバンド電圧が負側に高くなり(ゲート電極メタルのフェルミレベルが高くなることに相当する)、しかも図中の矢印のようにTaSixおよびWSixの場合でほぼ同じ値になってくることである。これは、積層構造になるゲート領域の上記TaSixあるいはWSix材料/高誘電率膜材料の接合において、ゲート電極のシリサイドにいわゆるフェルミレベル・ピンニング現象が生じてくることによるものと考えられる。この現象は、シリコンゲート電極及びシリサイドゲート電極において観測されることが知られているが、発明者らは、シリコンリッチの金属珪化物を用いることにより、一定のnチャネルMISFET用のゲート電極に好適な仕事関数が得られることを見出した。
【0058】
nチャネルMISFETにおいて、上記現象を利用し、上述したようにゲート電極のメタルにシリコンリッチの金属珪化物を用い、ゲート絶縁膜に高誘電率材料を用いることにより、フラットバンド電圧を下げることが可能になる。nチャネルMISFETの閾値(Vt)は、周知のように、Vt=Vfb+2φf+Qb/Coにより表される。ここで、φfは、半導体表面でのフェルミレベルとミッドギャップレベルの差であり、QbおよびCoは、半導体表面がディープインバージョン状態(上記2φfの表面バンドベンディング状態)において、それぞれ表面空乏層の空間電荷量(単位面積当り)とゲート絶縁膜の容量値(単位面積当り)である。上記フラットバンド電圧を低下させることが容易になることから、nチャネルMISFETの閾値を低下させ、電流駆動能力を増大させることが可能になる。
【0059】
図8に示すように、ゲート電極のメタル材料がTiN膜の場合は、上記フェルミレベル・ピンニングは生じない。この場合は、仕事関数が金属珪化物の場合よりも大きくなり、上述したようにpチャネルMISFETのゲート電極に好適なメタル材料となる。また、上記フェルミレベル・ピンニングは、ゲート絶縁膜がSiON膜(シリコン酸窒化膜)で構成される場合には生じない。
【0060】
上述したように、nチャネルMISFETのゲート電極のメタル材料として、シリコンリッチの金属珪化物を用いると、従来の技術で説明した高誘電体ゲート絶縁膜中のリーク電流増大の問題も容易に解決する。図9は、メタル材料がpチャネルMISFETのゲート電極に好適になるTiNとTaSix(x=2.5)の場合を比較して示している。図9から判るように、高誘電体ゲート絶縁膜中のリーク電流は、nチャネルMISFETにおいてTaSix(x=2.5)をメタル材料にすることで、TiNをメタル材料にした場合の約1/10程度に低減する。上記高誘電体ゲート絶縁膜の絶縁性の向上は、金属珪化物の材料によりゲート絶縁膜のリーク電流値の低減量が異なるものの、上記シリコンリッチの金属珪化物の全般において見られることである。
【0061】
上述したような実施の形態1では、高誘電体ゲート絶縁膜は表1の試料Cの場合について具体的に説明したが、試料A、試料Bに対して本発明を適用しても全く同様の効果が得られる。ここで、試料A,Bで高誘電体ゲート絶縁膜を形成する場合には、試料Cの場合よりも電子移動度および正孔移動度は全体的に更に増大し相補型MISFETが高性能化するようになる。これは、シリコン基板と高誘電体ゲート絶縁膜との界面領域にSiO2から成る界面層が形成されるからである。そして、nチャネルMISFETのゲート電極材料にシリコンリッチの金属珪化物を適用し、pチャネルMISFETの高誘電体ゲート絶縁膜あるいはゲート電極に窒素を添加するようにすると、上述したことから、それぞれのMISFETのオン状態での高駆動電流が可能になり、そのオフ状態でのチャネル領域のリーク電流が低減して、更に高性能の相補型MISFETが実現するようになる。
【0062】
また、上記MISFET構造においては、ソース・ドレイン領域の構造としてエクステンション層を形成してもよいしハロー構造になるようにしてもよい。そして、シリコン基板1はSOI(Silicon on Insulator)基板で置き換えられてもよい。
【0063】
(実施の形態2)
次に、本発明をダマシンゲート電極構造のMISFETに適用する場合について図10〜14を参照して以下に説明する。ここで、図10は本発明を適用したMISFETの断面図であり、図11〜13はその製造方法を示す工程別素子断面図である。そして、図14は、本発明を適用したMISFETの変形例を示すためのその断面図である。
【0064】
図10に示すように、シリコン基板21の表面部にpウェル層22およびnウェル層23が形成してある。そして、STIによる素子分離領域24によりnチャネルMISFETとpチャネルMISFETの活性領域が区画されており、nチャネルMISFETの活性領域には、対向する一対のn型エクステンション層25およびn型ソース・ドレイン拡散層26がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のn型エクステンション層25の間には、たとえばシリコン窒化膜で成る一対のnチャネルゲート側壁27が対向するように設けられている。この一対の対向するnチャネルゲート側壁27により画定された溝内に、窒素添加のないHigh−k膜を有するnチャネル高誘電体ゲート絶縁膜28、窒素添加のない導電体膜29、窒素添加の導電体膜30、メタル電極31が順に積層して形成されている。この窒素添加のない導電体膜29、窒素添加の導電体膜30およびメタル電極31によりメタルゲート電極構造のnチャネルMISFETのnチャネルゲート電極32が構成される。
【0065】
同様にして、pチャネルMISFETの活性領域には、対向する一対のp型エクステンション層33およびp型ソース・ドレイン拡散層34がそれぞれ互いに接続して形成されている。そして、その上部であって上記1対のp型エクステンション層33の間には、たとえばシリコン窒化膜で成る一対のpチャネルゲート側壁35が対向するように設けられている。この一対の対向するpチャネルゲート側壁35により画定された溝内に、窒素添加のHigh−k膜を有するpチャネル高誘電体ゲート絶縁膜36、上記窒素添加の導電体膜30、そして上記メタル電極31が順に積層して形成されている。ここでは、この窒素添加の導電体膜30とメタル電極31によりメタルゲート電極構造のpチャネルMISFETのpチャネルゲート電極37が構成されることになる。
【0066】
そして、従来の技術と同様に略全体を被覆するように、たとえばシリコン窒化膜から成るコンタクトエッチストッパー層38およびシリコン酸化膜から成る層間絶縁膜39が積層して形成してある。
【0067】
上記のMISFET構造において、窒素添加のないnチャネル高誘電体ゲート絶縁膜28は、表1に示したような構成で形成される。そして、窒素添加のpチャネル高誘電体ゲート絶縁膜36は実施の形態1で説明したようなプラズマ窒化あるいは後述するような窒素添加の導電体膜30の成膜と同時に形成される。
【0068】
窒素添加のない導電体膜29は膜厚が1nm以上あればよく10nm程度あれば好適である。この窒素添加のない導電体膜29は、上述したように、Ti、Zr、Hf、V、Nb、Ta、Mo、Wなどの金属、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの金属珪化物、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxなどの金属炭化物により形成すると好適である。あるいは上記金属、金属珪化物、金属炭化物を2種類以上に積層した構造体であってもよい。また、導電体膜材料がシリコン基板上に対して高誘電体ゲート絶縁膜28を介して接合されるときに、その仕事関数がシリコンのミッドギャップ(禁制帯中央)より伝導帯側になれば、上記以外の導電体膜材料でも好適に使用できる。そのような材料として、例えば、上記TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixなどの導電体膜材料において、x値が2を超える金属珪化物を用いる。その他に、NiSixの導電体膜材料において、x値が1を超える金属珪化物を使用する。
【0069】
そして、窒素添加の導電体膜30は、上述したように、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、あるいはTiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNyなどで形成すると好適である。あるいは、上記窒化物を2種類以上に積層した構造体であってもよい。そして、メタル電極31は低抵抗のW、AlやAl合金、銅(Cu)や銅合金が好適である。
【0070】
次に、本発明にかかる上記半導体装置の製造方法について、図11〜13を参照して説明する。ここで、図10と同じものは同一符号で示している。
【0071】
シリコン基板21の表面部にSTIの素子分離領域22を設け、その後にpウェル層22およびnウェル層23をそれぞれイオン注入と熱処理により形成する。そして、熱酸化によりウェル表面に5nm程度のシリコン酸化膜で成る表面保護膜40を形成し、その上に膜厚が100nm程度の多結晶シリコンあるいは無定形シリコンから成るダミーゲート電極41を、公知のリソグラフィ技術とドライエッチング技術とを用いてパターニング形成する。ここで、ダミーゲート電極41の膜厚は、後に形成するダマシン構造のゲート電極の高さを勘案して決められる。更に、このダミーゲート電極41に対してセルフアラインにそれぞれのイオン注入を行い、さらに熱処理を施して、pウェル層22表面のn型エクステンション層25およびnウェル層23表面のp型エクステンション層33をそれぞれに形成する(図11(a))。なお、同様にダミーゲート電極41に対してセルフアラインに、それぞれ逆導電型のイオン注入を行い、いわゆるハロー層を形成してもよい。
【0072】
次に、CVD法により全面に膜厚が8nm程度のシリコン窒化膜を堆積させた後に、反応性イオンエッチング(RIE)によるエッチバックを施し、nチャネルゲート側壁27およびpチャネルゲート側壁35を形成する。そして、上記ダミーゲート電極41およびゲート側壁27,35に対してセルフアラインにそれぞれのイオン注入を行い、さらに熱処理を施して、pウェル層22表面のn型ソース・ドレイン拡散層26およびnウェル層23表面のp型ソース・ドレイン拡散層34をそれぞれに形成する(図11(b))。ここで、n型ソース・ドレイン拡散層26表面およびp型ソース・ドレイン拡散層34表面の表面保護膜40はエッチング除去される。
【0073】
次に、CVD法により、シリコン窒化膜から成るコンタクトエッチストッパー層38およびシリコン酸化膜から成る層間絶縁膜39を積層して堆積させる(図11(c))。そして、化学機械研磨(CMP)法により、ダミーゲート電極41上部に存在するコンタクトエッチストッパー層38を研磨ストッパーとして用いて上記層間絶縁膜39表面を研削し、ダミーゲート電極41上部に存在するコンタクトエッチストッパー層38を露出させると共に、上記層間絶縁膜39表面を平坦化させる(図11(d))。
【0074】
次に、上記露出したコンタクトエッチストッパー層38およびダミーゲート電極41をRIE等でエッチング除去し、溝42を形成する。ここで、溝42の底部の表面保護膜40はウェットエッチングにより除去し、pウェル層22表面およびnウェル層23表面を露出させる(図12(a))。
【0075】
次に、全面を被覆するように、膜厚が2〜3nm程度のHigh−k膜43をALD法等で成膜する(図12(b))。ここで、High−k膜43は、HfO2膜、HfSiOx膜、HfAlOx膜が好適であるが、必要に応じてZrO2膜あるいはY2O3、La2O3などのIIIa族の酸化物から成る高誘電率膜であってもよい。
【0076】
上記High−k膜43の成膜の前工程において、すなわち図12(a)の工程でpウェル層22表面およびnウェル層23表面を露出させた後に、表1に示したような界面層をSiO2膜により形成してもよい。また、表1に示したようにHigh−k膜k43の成膜後処理として、酸化雰囲気中での熱処理を施してもよい。この成膜後処理により、上述したようにHigh−k膜43の絶縁性が向上する。また、この成膜後処理によりHigh−k膜43とpウェル層22表面およびnウェル層23表面との界面層の電気的な安定化が図れる。
【0077】
次に、第1の導電体膜として膜厚が1nm〜10nmの窒素添加のない導電体膜29を、ALD法により上記High−k膜43を被覆するように成膜する(図12(c))。
【0078】
次に、公知のリソグラフィ技術によりレジストマスク44を形成し、上記レジストマスク44をエッチングマスクにして、pチャネルMISFETの形成される領域にある窒素添加のない導電体膜29を選択的にエッチングし除去する。ここで、上記エッチングはRIEでもよいが、ウェットエッチングにより除去すれば下層のHigh−k膜43の損傷が皆無にできる。たとえば、High−k膜43をHfO2膜で形成し、窒素添加のない導電体膜29をTiSix、ZrSix、HfSix、VSix、NbSix、TaSixから成る導電体膜で形成すれば、弗酸(HF)系の化学薬液をエッチャントにして、High−k膜43に損傷を与えることなく、窒素添加のない導電体膜29をウェットエッチングすることができる(図12(d))。
【0079】
次に、レジストマスク44を除去した後、たとえば原料ガスにTiCl4ガスおよびNH3ガスを用い、成膜温度を600℃程度にしてCVD法により、第2の導電体膜として膜厚が1nm〜10nmのTiN膜から成る窒素添加の導電体膜30を、pチャネルMISFETの形成される領域のHigh−k膜43および上記窒素添加のない導電体膜29を被覆するように成膜する(図13(a))。上記窒素添加の導電体膜30の成膜において、pチャネルMISFET領域のHigh−k膜43も同時に窒化処理を受けることになり、この領域には図1の窒素添加のpチャネル高誘電体ゲート絶縁膜36が形成されることになる。上記窒化処理により、pチャネル高誘電体ゲート絶縁膜36中には1at.%〜10at.%程度の窒素が添加されるようになる。
【0080】
続いて、溝を埋め込むようにして、たとえばW、AlやAl合金、CuやCu合金等のメタル膜45をCVD法、ALD法、PVD法あるいはメッキ法等を用い全面に成膜する(図13(b))。そして、CuやCu合金を選んだ場合は150℃〜300℃の温度で、その他の場合は400℃〜450℃の温度で、水素を含む雰囲気中において熱処理を施す。その後、CMP法により、層間絶縁膜39を研磨ストッパーにしてメタル膜45、窒素添加の導電体膜30、窒素添加のない導電体膜29およびHigh−k膜43を順次に研削し、溝外の上記層間絶縁膜39表面上の不要な部分を研磨除去する。このようにして、図10に示したようにnチャネルゲート側壁27あるいはpチャネルゲート側壁35で画定された溝内にメタル電極31が形成され、図10で説明したnチャネルMISFETおよびpチャネルMISFETが出来上がる。以後の工程では、図示しないが、たとえば、層間絶縁膜39にソース・ドレイン拡散層に達するコンタクト孔が形成され、コンタクト孔を通してソース・ドレイン拡散層に電気接続する配線層が形成される。
【0081】
上記実施の形態2のMISFETの変形例について図14を参照して説明する。以下の説明では、図10に示したところと同じところは省略し異なるところを主に説明する。図10の場合と同様のものには同一符号を付す。
【0082】
図14に示すように、nチャネルMISFETでは、一対の対向するnチャネルゲート側壁27により画定された溝内に、窒素添加のないnチャネル高誘電体ゲート絶縁膜28、窒素添加のない導電体膜29a、メタル電極31が順に積層して形成されている。この窒素添加のない導電体膜29aおよびメタル電極31によりメタル構造のnチャネルMISFETのnチャネルゲート電極32が形成される。
【0083】
同様にして、pチャネルMISFETでは、一対のpチャネルゲート側壁35により画定された溝内に、窒素添加のないpチャネル高誘電体ゲート絶縁膜36a、窒素添加の導電体膜30a、上記窒素添加のない導電体膜29aそして上記メタル電極31が順に積層して形成されている。ここでは、この窒素添加の導電体膜30a、窒素添加のない導電体膜29aとメタル電極31によりメタルゲート電極構造のpチャネルMISFETのnチャネルゲート電極37が構成されることになる。なお、メタル電極31は低抵抗のW、AlやAl合金、CuやCu合金で成る。
【0084】
図14に示した断面構造のMISFETの形成においては、図10に示した構造の場合と異なり、High−k膜43を形成した後において、はじめに第2の導電体膜として窒素添加の導電体膜30aを堆積させ、nチャネルMISFET領域に堆積した上記窒素添加の導電体膜30aを選択的に除去した後に、第1の導電体膜として窒素添加のない導電体膜29aを堆積させる。ここで、nチャネル高誘電体ゲート絶縁膜28に窒素添加をしないように上記窒素添加の導電体膜30aを堆積させる必要がある。そこで、窒素添加の導電体膜30aは、上述したTiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、あるいはTiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNy、あるいは、上記窒化物を2種類以上に積層した構造体を200℃〜300℃の低温のALD法又はCVD法で成膜するとよい。このような低温の成膜であると、nチャネル高誘電体ゲート絶縁膜28に窒素添加はされない。また、pチャネル高誘電体ゲート絶縁膜36aにも窒素添加はされない。
【0085】
上記実施の形態2では、実施の形態1の場合と全く同様に、nチャネルMISFETにおける電子移動度とpチャネルMISFETにおける正孔移動度を共に増大させることができる。このために、nチャネルMISFETおよびpチャネルMISFETの動作速度が向上し、これらのMISFETで構成される半導体装置の高速化が容易になる。また、このダマシン構造のゲート電極の場合、高誘電体ゲート絶縁膜を構成するHigh−k膜の成膜後の熱プロセスが低温化できる。このために、上記High−k膜の加熱による損傷が大幅に抑制され、絶縁性に優れた高品質の高誘電体ゲート絶縁膜が形成できるようになる。さらに、高誘電体ゲート絶縁膜表面で熱反応しないメタルゲート電極が容易に形成でき、ゲート電極の低抵抗化による半導体装置の更なる高速化が可能になる。
【0086】
あるいは、実施の形態2においても、pチャネルMISFETの高誘電体ゲート絶縁膜中あるいは高誘電体ゲート絶縁膜の表面に接するゲート電極中に添加する窒素量を、nチャネルMISFETの高誘電体ゲート絶縁膜中および高誘電体ゲート絶縁膜の表面に接するゲート電極に含まれる窒素量よりも多くなるようにする。このようにすることで、電子移動度の値と正孔移動度の値とを互いに近づけることができ、相補型MISFETを有する半導体装置の設計が簡便になる。
【0087】
以上、この発明の実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
【0088】
たとえば、High−k膜としては、その他にアルミナ膜(Al2O3膜)、酸化タンタル膜(Ta2O5膜)、チタン酸ストロンチウム膜(STO膜)、チタン酸バリウムストロンチウム膜(BST膜)のような金属酸化膜あるいはチタン酸ジルコン酸鉛膜(PZT膜)のような強誘電体膜を用いてもよい。
【0089】
また、High−k膜に用いる金属シリケート膜としては、実施の形態で説明したハフニウムシリケート膜あるいはジルコニウムシリケート膜の他に、La2O3、Y2O3等のランタノイド系元素のシリケート膜あるいは高融点金属のシリケート膜、更には、これらのシリケート膜の複合したシリケート膜を用いてもよい。
【0090】
また、High−k膜に用いる金属アルミネート膜としては、実施の形態で説明したハフニウムアルミネート膜あるいはジルコニウムアルミネート膜の他に、La2O3、Y2O3等のランタノイド系元素のアルミネート膜あるいは高融点金属のアルミネート膜、更には、これらのアルミネート膜の複合膜を用いてもよい。あるいは、シリケート膜とアルミネート膜の複合膜を使用することもできる。
【0091】
更には、シリコン基板上に半導体装置を形成する場合の他に、GaAs基板、GaN基板のような化合物半導体基板にMISFETを構成する場合にも同様に適用できる。
【図面の簡単な説明】
【0092】
【図1】本発明の実施の形態1にかかるMISFETの断面図である。
【図2】本発明の実施の形態1にかかるMISFETの高誘電体ゲート絶縁膜の組成を示す図である。
【図3】本発明の実施の形態1にかかるMISFETの高誘電体ゲート絶縁膜の組成を示す図である。
【図4】本発明の実施の形態1の効果を説明するための電子移動度を示す図である。
【図5】本発明の実施の形態1の効果を説明するための正孔移動度を示す図である。
【図6】本発明の実施の形態1の効果を説明するための電子移動度を示す図である。
【図7】本発明の実施の形態1の効果を説明するための正孔移動度を示す図である。
【図8】本発明の実施の形態1の効果を説明するためのフラットバンド電圧を示す図である。
【図9】本発明の実施の形態1の効果を説明するための高誘電体ゲート絶縁膜のリーク電流を示す図である。
【図10】本発明の実施の形態2にかかるMISFETの断面図である。
【図11】本発明の実施の形態2にかかるMISFETの製造方法を示す工程別素子断面図である。
【図12】図11に示す工程の続きの工程別断面図である。
【図13】図12に示す工程の続きの工程別断面図である。
【図14】本発明の実施の形態2の変形例におけるMISFETの断面図である。
【図15】従来の技術を説明するためのMISFETの断面図である。
【図16】従来の技術の課題を説明するための電子移動度を示す図である。
【図17】従来の技術の課題を説明するための正孔移動度を示す図である。
【符号の説明】
【0093】
1,21 シリコン基板
2,22 pウェル層
3,23 nウェル層
4,24 素子分離領域
5 nチャネル界面層
6,28 nチャネル高誘電体ゲート絶縁膜
7,32 nチャネルゲート電極
8,26 n型ソース・ドレイン拡散層
9 pチャネル界面層
10,36,36a pチャネル高誘電体ゲート絶縁膜
11,37 pチャネルゲート電極
12,34 p型ソース・ドレイン拡散層
25 n型エクステンション層
27 nチャネルゲート側壁
29,29a 窒素添加のない導電体膜
30,30a 窒素添加の導電体膜
31 メタル電極
33 p型エクステンション層
35 pチャネルゲート側壁
38 コンタクトエッチストッパー層
39 層間絶縁膜
40 表面保護膜
41 ダミーゲート電極
42 溝
43 High−k膜
44 レジストマスク
45 メタル膜
【特許請求の範囲】
【請求項1】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、
前記pチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量が、前記nチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量よりも多いことを特徴とする半導体装置。
【請求項2】
前記nチャネルMISFETの前記ゲート絶縁膜および該ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、含有する窒素量が零になるように形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記半導体基板と前記高誘電率膜とに挟まれてシリコン酸化膜で成る界面層が形成されていることを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記pチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、TiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNyからなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項1,2又は3に記載の半導体装置。
【請求項5】
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、Ti、Zr、Hf、V、Nb、Ta、Mo、W、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSix、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxからなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項1ないし4のいずれか一項に記載の半導体装置。
【請求項6】
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成ることを特徴とする請求項1ないし5のいずれか一項に記載の半導体装置。
【請求項7】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成ることを特徴とする半導体装置。
【請求項8】
シリコン量が化学量論的組成比よりも多い前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項6又は7に記載の半導体装置。
【請求項9】
前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で成ることを特徴とする請求項1ないし8のいずれか一項に記載の半導体装置。
【請求項10】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、
前記半導体基板上に高誘電率膜を形成する工程と、
前記高誘電率膜上に第1の導電体膜を形成する工程と、
前記nチャネルMISFETが形成される領域の前記第1の導電体膜を残し、前記pチャネルMISFETが形成される領域の前記第1の導電体膜を除去して前記高誘電率膜を露出させる工程と、
前記露出した高誘電率膜を被覆するように前記第1の導電体膜よりも多くの窒素量を含有する第2の導電体膜を形成する工程と、
を有し、
前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とすることを特徴とする半導体装置の製造方法。
【請求項11】
前記第2の導電体膜を形成する工程において、窒素を含む原料ガスを用いた化学気相成長により前記第2の導電体膜を前記高誘電率膜の表面に堆積させることで、前記高誘電率膜に窒素を添加することを特徴とする請求項10に記載の半導体装置の製造方法。
【請求項12】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、
前記半導体基板上に高誘電率膜を形成する工程と、
前記高誘電率膜上に窒素を含有する第2の導電体膜を形成する工程と、
前記pチャネルMISFETが形成される領域の前記第2の導電体膜を残し、前記nチャネルMISFETが形成される領域の前記第2の導電体膜を除去して前記高誘電率膜を露出させる工程と、
前記露出した高誘電率膜を被覆するように前記第2の導電体膜よりも含有窒素量が少ない第1の導電体膜を形成する工程と、
を有し、
前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とすることを特徴とする半導体装置の製造方法。
【請求項13】
前記第2の導電体膜を形成する工程において、前記高誘電率膜に窒素が添加されないように前記窒素を含有する第2の導電体膜を成膜することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項14】
前記第1の導電体膜は、膜中に含有する窒素量が零になるように形成することを特徴とする請求項10ないし13のいずれか一項に記載の半導体装置の製造方法。
【請求項15】
前記半導体基板と前記高誘電率膜とに挟まれる領域にシリコン酸化膜で成る界面層を形成することを特徴とする請求項10ないし14のいずれか一項に記載の半導体装置の製造方法。
【請求項16】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で形成し、前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で形成することを特徴とする半導体装置の製造方法。
【請求項17】
前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項16に記載の半導体装置の製造方法。
【請求項1】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、
前記pチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量が、前記nチャネルMISFETの前記ゲート絶縁膜もしくは該ゲート絶縁膜表面に接する部分の前記メタルゲート電極に含まれる窒素量よりも多いことを特徴とする半導体装置。
【請求項2】
前記nチャネルMISFETの前記ゲート絶縁膜および該ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、含有する窒素量が零になるように形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記半導体基板と前記高誘電率膜とに挟まれてシリコン酸化膜で成る界面層が形成されていることを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記pチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、TiNx、ZrNx、HfNx、VNx、NbNx、TaNx、MoNx、WNx、TiSixNy、ZrSixNy、HfSixNy、VSixNy、NbSixNy、TaSixNy、MoSixNy、WSixNyからなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項1,2又は3に記載の半導体装置。
【請求項5】
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、Ti、Zr、Hf、V、Nb、Ta、Mo、W、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSix、TiCx、ZrCx、HfCx、VCx、NbCx、TaCx、MoCx、WCxからなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項1ないし4のいずれか一項に記載の半導体装置。
【請求項6】
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成ることを特徴とする請求項1ないし5のいずれか一項に記載の半導体装置。
【請求項7】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置において、
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で成ることを特徴とする半導体装置。
【請求項8】
シリコン量が化学量論的組成比よりも多い前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項6又は7に記載の半導体装置。
【請求項9】
前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で成ることを特徴とする請求項1ないし8のいずれか一項に記載の半導体装置。
【請求項10】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、
前記半導体基板上に高誘電率膜を形成する工程と、
前記高誘電率膜上に第1の導電体膜を形成する工程と、
前記nチャネルMISFETが形成される領域の前記第1の導電体膜を残し、前記pチャネルMISFETが形成される領域の前記第1の導電体膜を除去して前記高誘電率膜を露出させる工程と、
前記露出した高誘電率膜を被覆するように前記第1の導電体膜よりも多くの窒素量を含有する第2の導電体膜を形成する工程と、
を有し、
前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とすることを特徴とする半導体装置の製造方法。
【請求項11】
前記第2の導電体膜を形成する工程において、窒素を含む原料ガスを用いた化学気相成長により前記第2の導電体膜を前記高誘電率膜の表面に堆積させることで、前記高誘電率膜に窒素を添加することを特徴とする請求項10に記載の半導体装置の製造方法。
【請求項12】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、
前記半導体基板上に高誘電率膜を形成する工程と、
前記高誘電率膜上に窒素を含有する第2の導電体膜を形成する工程と、
前記pチャネルMISFETが形成される領域の前記第2の導電体膜を残し、前記nチャネルMISFETが形成される領域の前記第2の導電体膜を除去して前記高誘電率膜を露出させる工程と、
前記露出した高誘電率膜を被覆するように前記第2の導電体膜よりも含有窒素量が少ない第1の導電体膜を形成する工程と、
を有し、
前記第1の導電体膜を前記nチャネルMISFETの前記メタルゲート電極の一部とし、前記第2の導電体膜を前記pチャネルMISFETの前記メタルゲート電極の一部とすることを特徴とする半導体装置の製造方法。
【請求項13】
前記第2の導電体膜を形成する工程において、前記高誘電率膜に窒素が添加されないように前記窒素を含有する第2の導電体膜を成膜することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項14】
前記第1の導電体膜は、膜中に含有する窒素量が零になるように形成することを特徴とする請求項10ないし13のいずれか一項に記載の半導体装置の製造方法。
【請求項15】
前記半導体基板と前記高誘電率膜とに挟まれる領域にシリコン酸化膜で成る界面層を形成することを特徴とする請求項10ないし14のいずれか一項に記載の半導体装置の製造方法。
【請求項16】
半導体基板上にシリコン酸化膜よりも高い比誘電率の高誘電率膜を用いて形成したゲート絶縁膜とメタルゲート電極とを備えたpチャネルMISFETおよびnチャネルMISFETを有する半導体装置の製造方法であって、
前記nチャネルMISFETの前記ゲート絶縁膜表面に接する部分の前記メタルゲート電極は、シリコン量が化学量論的組成比よりも多い金属珪化物で形成し、前記高誘電率膜は、HfO2、ZrO2、HfSiOx、ZrSiOx、HfAlOx、ZrAlOx、Y2O3、La2O3からなる群より選択された少なくとも一種の高誘電率膜材料で形成することを特徴とする半導体装置の製造方法。
【請求項17】
前記金属珪化物は、TiSix、ZrSix、HfSix、VSix、NbSix、TaSix、MoSix、WSix、NiSix、CoSixにおいてx値が2を超える金属珪化物、あるいは、NiSixにおいてx値が1を超える金属珪化物からなる群より選択された少なくとも一種の導電体材料で成ることを特徴とする請求項16に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2006−108602(P2006−108602A)
【公開日】平成18年4月20日(2006.4.20)
【国際特許分類】
【出願番号】特願2004−354791(P2004−354791)
【出願日】平成16年12月8日(2004.12.8)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年4月20日(2006.4.20)
【国際特許分類】
【出願日】平成16年12月8日(2004.12.8)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]