【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、信頼性のある表示装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行う。さらに、基板上にゲート配線層とソース配線層を同工程で形成し、ゲート配線層とソース配線層の交差部においてはソース配線層を分断（切断）した形状とする。分断されたソース配線層は開口（コンタクトホール）を介してゲート絶縁層上にソース電極層及びドレイン電極層と同工程で形成された導電層を介して電気的に接続する。 （もっと読む）

【課題】リーク電流の増大や被膜性の劣化やトランジスタ特性の劣化等のエッチングに伴う不具合を防ぐことが可能な半導体装置およびその製造方法を提供する。
【解決手段】ＣＭＯＳトランジスタ５００は、ゲート電極２０２を有するＮ型ＭＯＳトランジスタおよびゲート電極２０１を有するＰ型ＭＯＳトランジスタを同一の半導体基板１上に備え、ゲート電極２０２は、ゲート絶縁膜５と多結晶シリコン層６１と金属層６２と多結晶シリコン層６３とを含み、ゲート電極２０１は、ゲート絶縁膜５と金属層６２と多結晶シリコン層６３とを含む。 （もっと読む）

【課題】抵抗率が改善された、共形性の高い拡散バリアの、インシチュウによる構築を遂行する。
【解決手段】本発明の一態様では、処理チャンバと、シャワーヘッドと、ウエハ支持体と、ＲＦシグナル手段とを有していてもよい。シャワーヘッドを具備することにより、処理チャンバ内にガスを供給する。ウエハ支持体は、処理チャンバ内でウエハを支持するために具備される。シャワーヘッドに第１のＲＦシグナルを供給しまたウエハ支持体に第２のＲＦシグナルを供給するために、ＲＦシグナル手段がシャワーヘッドとウエハ支持体の両方に結合していてもよい。あるいは、ＲＦシグナル手段は、ウエハ支持体にＲＦシグナルを供給するためにウエハ支持体だけに結合していてもよい。本発明の態様を実施することによりアルミニウムや銅等のコンタクトメタルの拡散を防止する拡散バリアの能力を、向上させることができる。 （もっと読む）

【課題】 本発明は、金属元素を有する絶縁膜の界面特性を向上させる半導体装置の製造方法を提供することを目的とする。
【解決手段】 本発明の半導体装置の製造方法は、下層、Ge層、Ge酸化物層、上層の順に積層された構造を形成する工程と、熱処理を用いてGe酸化物層及びGe層を除去して、上層と下層とを直接接合させる工程とを有し、上層及び下層の何れかは金属元素を有する絶縁物で形成されることを特徴とする。 （もっと読む）

【課題】電気特性に優れ、信頼性の高い薄膜トランジスタを有する表示装置を生産性よく作製する方法を提案することを課題とする。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体膜を成膜し、微結晶半導体膜の表面からレーザビームを照射して微結晶半導体膜の結晶性を改善する。次に、結晶性が改善された微結晶半導体膜を用いて薄膜トランジスタを形成する。また当該薄膜トランジスタを有する表示装置を作製する。 （もっと読む）

【課題】相変化メモリ素子を提供する。
【解決手段】基板上に一方向に延伸しているワードラインと、ワードライン上に位置する第１半導体パターンと、第１半導体パターン上に位置するノード電極と、第１半導体パターンとノード電極との間に形成されたショットキーダイオードと、ノード電極上に位置する相変化抵抗体と、を備える半導体メモリ素子。 （もっと読む）

【課題】ゲート電極構造が異なるＮｃｈ絶縁ゲート型電界効果トランジスタとＰｃｈ絶縁ゲート型電界効果トランジスタのゲート電極形状を安定化させる。
【解決手段】半導体装置５０には、Ｎｃｈ ＭＩＳＦＥＴとＰｃｈ ＦＭＩＳＦＥＴが半導体基板１上に設けられる。半導体基板１上に、Ｎｃｈ ＭＩＳＦＥＴのソースとドレインの間にオーバラップしてゲート絶縁膜７、ゲート電極膜８、及び絶縁膜１０が積層形成される。半導体基板１上に、Ｐｃｈ ＭＩＳＦＥＴのソースとドレインの間にオーバラップしてゲート絶縁膜７、ゲート電極膜９、及び絶縁膜１０が積層形成される。ゲート電極膜９はゲート電極膜８よりもゲート電極膜同時加工時での補正膜厚分だけ薄く形成されている。 （もっと読む）

半導体装置（１０）の作製方法は、上に重なるゲート電極（２２）を有するゲート誘電体（１７）を作製することを含む。半導体装置（１０）は半導体層（１２）上に作製される。ジルコン酸ハフニウムを含む高ｋ誘電体（１６）は半導体層上に蒸着される。高ｋ誘電体は、水素と窒素を含む雰囲気中で６５０℃〜８５０℃の間の温度でアニーリングされる。ゲート電極（２２）は高ｋ誘電体上に形成される。高ｋ誘電体機能は、ゲート誘電体（１７）での使用のためである。一つの効果は、ゲート漏れのレベルを保持する、またはさらには改善させつつ、トランジスタの性能を向上させることである。
（もっと読む）

【課題】Ｎ−ｃｈトランジスタとＰ−ｃｈトランジスタとの境界の寸法制御性に優れ、工程数の増加を最小限に抑制しながら、Ｎ−ｃｈトランジスタ及びＰ−ｃｈトランジスタのゲートパターンの高さが可能な限り揃った構造を実現する。
【解決手段】基板上のＨｉｇｈ−ｋ膜よりなる絶縁膜上にポリシリコンを形成する。該ポリシリコン膜をエッチングする際にハロゲン系ガスを用いた低バイアス処理を施すことにより、下地のＨｉｇｈ−ｋ膜の膜質を改善しながら、Ｎ−ｃｈトランジスタ及びＰ−ｃｈトランジスタに独立した仕事関数を持つ金属電極を形成する。 （もっと読む）

半導体構造（１０）の形成方法は、第１および第２ウェル領域（１６、１８）を含む半導体層上にチャネル領域層（４０）を形成すること、チャネル領域層上に保護層（８０）を形成すること、第１ウェル領域上に第１ゲート誘電体層（２６）を形成すること、第１ゲート誘電体上に第１メタルゲート電極層（２８）を形成すること、保護層を除去すること、チャネル領域層上に第２ゲート誘電体層（４２）を形成すること、第２ゲート誘電体層上に第２メタルゲート電極層を形成すること、第１ウェル領域上に、第１ゲート誘電体層と第１メタルゲート電極層の各々の一部を含む第１ゲートスタック（５８）を形成し、チャネル領域層上に、第２ゲート誘電体層と第２メタルゲート電極層の各々の一部を含む第２ゲートスタック（６６）を形成することを含む。
（もっと読む）

【課題】ゲート長を増加させずにゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１上の絶縁膜１２に形成されたゲート形成溝１３の内部にゲート絶縁膜１６を介してゲート電極１７が形成され、前記ゲート電極１７の一方側の前記半導体基板１１にソース領域１４が形成され、他方側の前記半導体基板１１にドレイン領域１５が形成された半導体装置１において、前記ゲート電極１７は、前記ゲート形成溝１３内から前記絶縁膜１２表面より突出して形成されたゲート電極本体部３０と、前記ゲート電極本体部３０の前記絶縁膜１２表面より突出した部分の側壁に形成された導電性のサイドウォール１８とを有することを特徴とする。 （もっと読む）

【課題】 周辺表面を殆ど汚染又は乱さずに、スパッタリングされたキャリア／バリヤ層を堆積させて所望の形状に刻設する方法を提供する。
【解決手段】 堆積層のイオンの衝突により浸食・汚染されないように、刻設された層の適用された表面が保護される、イオン堆積スパッタリング法を用いて刻設された材料層を半導体の特徴表面に適用する方法であり、刻設された層の第１の部分を、その層の適用される表面が浸食又は汚染されない程度に基板バイアスを十分低くして適用するステップと、刻設された層の次の部分を、さらなる層材料を堆積させながら、第１の部分からの形状を刻設可能な程度に基板バイアスを十分高くして適用するステップとを含む。この方法は、半導体の特徴表面上にバリヤ層、ウェッティング層及び導電層等を刻設するのに特に適しており、導電層が銅である場合は特に有益である。 （もっと読む）

【課題】光電変換素子を配線基板等に実装するときに、その固着強度を向上させ、接触不良や剥離等の問題を解決することを課題とする。
【解決手段】第１の基板上に、光電変換層と、光電変換層の出力電流を増幅する、少なくとも２つの薄膜トランジスタからなる増幅回路と、前記光電変換層及び前記増幅回路に電気的に接続され、高電位電源を与える第１の電極及び低電位電源を与える第２の電極と、前記第１の基板の最上層に、導電材料と合金を形成する固着層とを有し、第２の基板上に、第３の電極と第４の電極と、前記第１の電極と前記第３の電極、並びに、前記第２の電極と前記第４の電極を固着する前記導電材料とを有する半導体装置に関する。 （もっと読む）

【課題】第１のＭＩＳトランジスタと第２のＭＩＳトランジスタとで相異なる絶縁材料からなるゲート絶縁膜を精度良く実現する。
【解決手段】Ｎ型ＭＩＳトランジスタＮＴｒは、半導体基板１００における第１の活性領域１００ａ上に形成された第１のゲート絶縁膜１０５ａと、第１のゲート絶縁膜上に形成された第１のゲート電極１０８ａとを備え、Ｐ型ＭＩＳトランジスタＰＴｒは、半導体基板における第２の活性領域１００ｂ上に形成され、第１のゲート絶縁膜とは異なる絶縁材料からなる第２のゲート絶縁膜１０３ｂと、第２のゲート絶縁膜上に形成された第２のゲート電極１０８ｂとを備え、第１のゲート電極と第２のゲート電極とは、素子分離領域上において、上部領域が互いに電気的に接続されていると共に、下部領域が互いに第１のゲート絶縁膜と同じ絶縁材料からなる側壁絶縁膜１０５ｘｙを挟んで分離されている。 （もっと読む）

【課題】電気抵抗が低く、下部導電体と上部導電体間の拡散を防止する、拡散バリアフィルムの形成方法を提供する。
【解決手段】下部導電体１０２を含む基板１００上に層間絶縁膜１０４を形成する。これに形成された開口部１０６に補助拡散バリア膜１０８を形成する。この上に拡散バリアフィルム１２０を形成する。この膜は、金属有機化学気相蒸着法による金属窒化物で形成され、部分的にプラズマ処理される。この結果、プラズマ処理された層とプラズマ処理されない層の積層膜となる。これにより、拡散バリアフィルムの比抵抗を減少させると共に、優れたバリア特性を有することができる。さらにこの上に粘着金属層１２２、第１アルミニウム膜１３０、第２アルミニウム膜１３２を形成する。これらの膜をパターンニングして上部導電体とプラグとする。 （もっと読む）

【課題】集積回路部上にアンテナを作り込んで設ける場合であっても、接続不良やコンタクト抵抗の増加を抑制することを課題とする。
【解決手段】基板上に第１の導電膜を有する集積回路部を形成し、集積回路部上に絶縁膜を形成し、絶縁膜上にアンテナとして機能する第２の導電膜を選択的に形成し、絶縁膜及び第２の導電膜に開口部を形成して第１の導電膜を露出させ、メッキ処理により開口部及び第２の導電膜の上面に第３の導電膜を形成することにより、第１の導電膜及び第２の導電膜とを電気的に接続する。 （もっと読む）

半導体デバイス１０１が半導体層１０７により形成される。半導体層１０７の上方に第１のゲート誘電体層１０９が形成される。第１のゲート誘電体１０９の上方に第１の導体層１１１が形成される。第１の導体層の上方に第１の分離層１１３が形成される。第１のメサ２０１および第２のメサ２０３を分離するために半導体層１０７にトレンチ２０５が形成される。トレンチ２０５は第１の導体層１１１の上面を越える高さまで絶縁材料４０１で充填される。第２のメサ２０３から第１の導体層１１１が除去される。第１のメサ２０３の第１の分離層１１３の上方および第２のメサ２０３の上方に第２の導体層７０３が形成される。平坦化エッチングによって第１のメサ２０１の上方から第２の導体層７０３が除去される。第１のメサ２０１において第１の種類の第１のトランジスタ１２０１が形成され第２のメサ２０３において第２の種類の第２のトランジスタ１２０３が形成される。
（もっと読む）

【課題】焼成を必要とする液滴吐出法をはじめとする塗布法において、配線や導電膜の作製時における焼成温度を低減することを課題とする。
【解決手段】液滴吐出法等の塗布法を用いて導電性材料よりなるナノ粒子が分散された組成物を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、配線もしくは導電膜を作製する。このように、焼成前に活性酸素による前処理を行うことで、作製時における焼成温度を低減することが可能となる。 （もっと読む）

【課題】非感光性のシロキサン樹脂を用いて、ウェットエッチング法で所望の形状に形成された絶縁膜を形成することができる、絶縁膜の作製方法を提供する。
【解決手段】有機溶媒中にシロキサン樹脂またはシロキサン系材料を有する懸濁液を用いて薄膜を形成し、薄膜に第１の加熱処理を施し、第１の加熱処理後の薄膜上にマスクを形成し、有機溶媒を用いてウェットエッチングすることで、第１の加熱処理後の薄膜の形状を加工し、加工された薄膜に第２の加熱処理を施す。 （もっと読む）

【課題】高速かつ低消費電力、高記憶密度な半導体装置の製造方法を提供する。
【解決手段】半導体基板中のｐ型およびｎ型ウェル上にＬａ、Ａｌ、Ｏからなる第１および第２非晶質絶縁膜をそれぞれ形成し、第１、第２非晶質絶縁膜上に、その酸化物標準生成エンタルピーの絶対値が第２非晶質絶縁膜の酸化物標準生成エンタルピーの絶対値よりも小さい第１ゲート電極を形成し、その後形成された構造体全体を酸素雰囲気で熱処理し、その後、第１ゲート電極上に金属膜を形成し、第１ゲート電極と金属膜を固相反応させ、第２ゲート電極を形成する。 （もっと読む）