【課題】 表面疎水化用組成物、表面疎水化方法、ならびに半導体装置およびその製造方法に関する。
【解決手段】 本発明の表面疎水化用組成物は、（Ａ）官能基を有するシラン化合物と、（Ｂ）ケトン系溶媒とを含む。 （もっと読む）

【課題】その後の加工プロセスとの整合性を有し、かつ、表面のダメージをより簡便にかつ効率良く修復する事ができる表面疎水化法、ならびに表面のダメージの修復に使用可能な表面疎水化用組成物、及び前記表面疎水化方法によって、表面疎水化処理が施された層を含む半導体装置及びその製造方法、を提供する。
【解決手段】層間絶縁膜２０をエッチングして形成された凹部２２の内壁２２ａの表面に、（Ａ）官能基を有するシラン化合物と、（Ｂ）有機溶媒と、（Ｃ）安定化剤とを含む膜を形成し、前記膜中に含まれるシラン化合物と、前記凹部内壁表面にエッチングで生成されたシラノール基を反応させることによって、前記凹部内壁表面に疎水性膜２４を形成した後、凹部内に導電性膜２６を充填する。 （もっと読む）

【課題】理想的な特性に近いショットキー電極を製造する方法を提供する。
【解決手段】ＧａＡｓ基板１０１にリセス１０７を形成するためのエッチングを行う際に、このリセス１０７の表面に、水酸基を多く含むＧａ酸化膜１０８が形成される。このＧａ酸化膜１０８はショットキー電極の特性を悪化させる原因になる。このため、エッチング後、このＧａＡｓ基板１０１をホットプレートで加熱することにより、このＧａ酸化膜１０８から水酸基を取り除き、絶縁性の高いＧａ酸化膜１０９に変質させる。その後、Ｇａ酸化膜１０９上にショットキー電極１１１を形成し、レジストパターン１０６や金属層１１０を取り除いた後、保護膜１１３を形成する。この発明によれば、Ｇａ酸化膜１０８内の水酸基が水に変化する反応を加熱処理によって促進させることができ、これにより水酸基を取り除くことができるので、理想的な特性に近いショットキー電極１１１を得ることができる。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

【課題】 加工対象物に供与する液体の性状に関わらず、特別な装置又は器具等を用いずに、加工対象物を加工し得る方法の提供。
【解決手段】 本発明は、加工対象物上に、液体を配置する第１工程と、前記液体に気体を溶解させ、当該液体を変質させて、前記加工対象物を当該変質後の液体により加工する第２工程とを含む加工方法により、上記課題を解決する。また、前記第１工程が、インクジェット法により前記液体を配置する工程であることが好ましい。 （もっと読む）

【課題】 安定製造が可能であり、また安価に低電圧動作、低消費電力、高速動作が可能である極薄膜ＳＯＩ基板を用いたＭＯＳ型半導体装置の製造方法を提供することを目的とする。
【解決手段】 極薄膜ＳＯＩ基板を用いたＭＯＳ型半導体装置において、ソースおよびドレイン上に薄い絶縁膜中に設けたコンタクトを介して多結晶シリコンを形成し、次に比較的厚い絶縁膜を設けコンタクトを形成し、金属配線とソースおよびドレインの電気的接合は多結晶シリコンを介して行うようにした。 （もっと読む）

【課題】 配線構造と他の電極間のショートを防ぐ。
【解決手段】 ＳｉＯ_２により構成されたゲート絶縁膜１２およびその上に積層され、ＳｉＮにより構成された層間絶縁膜１３に、緩衝フッ酸を用いたエッチングによりコンタクトホールを形成する。このコンタクトホールに、高融点金属により構成された第１の保護金属層１７０と、高融点金属よりも抵抗の低い金属により構成された配線層１７２と、および高融点金属により構成され、ゲート絶縁膜１２よりも厚く形成された第２の保護金属層１７４とがこの順で積層された電極５３を形成する。 （もっと読む）

【課題】 導体層の研磨中に導体層の剥がれを防止できる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板１０の一方の面１０ａに少なくとも孔１０ｂを形成する工程と、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上と、孔１０ｂの内面上とに、めっき給電層１４を形成する工程と、電解めっきにより、めっき給電層１４を介して、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上に形成され、かつ孔１０ｂを埋め込む金属層１８を形成する工程と、金属層１８を研磨することにより、孔１０ｂに金属層１８が埋め込まれた金属層のパターン１７ａ，１７ｂを形成する工程とを有する。 （もっと読む）

【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するＧＯＬＤ構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いＭＯＳトランジスタを提供する。
【解決手段】 半導体基板１に形成したソース及びドレイン領域１０ａ，１０ｂと、酸化膜３ｂを介して形成したゲート電極５と、前記ソース及びドレイン領域１０ａ，１０ｂとチャネル形成領域３０の間に前記ソース及びドレイン領域１０ａ，１０ｂを取り囲むソース及びドレイン低濃度領域６ａ’，６ｂ’とを有するＭＯＳトランジスタにおいて、前記酸化膜３ｂを介して前記ソース及びドレイン低濃度領域６ａ’，６ｂ’に接する導電性である２つのサイドスペーサ９ａと、前記ゲート電極５及び前記サイドスペーサ９ａ上に形成された導電性薄膜１５とを有する。 （もっと読む）

【課題】 絶縁層及びヴィア形成において、形成された絶縁層の表面が非常に平滑となり、薄膜素子等を信頼性及び歩留り良く、高い自由度を以って形成でき、さらには微小なヴィア形成が可能である絶縁層及びヴィア（接続孔）の形成方法、及びそれを用いた多層配線基板並びにモジュール基板等の配線構造及びその形成方法を提供する。
【解決手段】 台座２０を介してマスク基板２１を配置し、この基板２１とコア基板１との間に感光性エポキシ樹脂などの感光性絶縁材料３Ａを介在させ、これをパターン露光して現像してヴィアホール７を形成する。この現像により、微小なヴィアホール７を形成できると同時に、マスク基板２１のコア基板対向面２１ａによって絶縁材料（従って、絶縁層３）を平坦かつ滑らかな表面に、しかも常に設定された厚みに形成することができる。 （もっと読む）