【課題】 相互接続層を形成する場合に侵食されることのないコンタクト開口を形成する技術を提供する。
【解決手段】 絶縁層（３４）を貫通するコンタクト開口が真直な側壁部分（４２）とお椀形状側壁部分（４０）とを有するように形成される。お椀形状側壁部分は絶縁層の上部近くであり底部と比較して上部においてコンタクト開口の拡大直径部分を与えている。導電性物質（４６）をコンタクト開口内に形成し下部の導電層（３２）と電気的接触を形成する。この導電性物質は拡大頭部（５２）を有するプラグ（４７）を形成する。この拡大頭部は、存在する場合に、コンタクト開口内のバリア層（４５）が爾後の異方性エッチングによってエッチングされることを防止する。従って、例えばアルミニウム等の電気的相互接続層（４８）がコンタクトプラグの上側に形成される場合に、そのプラグはエッチストップとして作用しコンタクト開口内のバリア層がエッチングされることを防止する。 （もっと読む）

【課題】スルーホールに収容されるプラグと、その下部の導体パターンとの間のコンタクト抵抗を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置１０の製造方法は、半導体基板上に絶縁膜（１５，１６，２１）を形成するステップと、異方性エッチングによって絶縁膜の上部分（１６，２１）にスルーホールの上部分２２を形成するステップと、スルーホールの上部分２２の側壁にエッチ保護膜２３を形成するステップと、絶縁膜の下部分（１５）に、スルーホールの上部分２２に連続するスルーホールの下部分２４を等方性エッチングによって形成するステップとを有する。 （もっと読む）

半導体デバイスに対し、自己整合ショットキー接合（２９）を形成する方法である。ゲートエッチング及びスペーサ形成の後、接合領域を画成する凹所を半導体基板（１０）に形成し、そこに、ＳｉＧｅ層（２２）を選択的に成長させる。その後、誘電体層（２４）をゲート（１４）及びＳｉＧｅ層（２２）の上に設け、コンタクトエッチングを行って、コンタクトホール（２６）を形成してから、ＳｉＧｅの材料（２２）を除去して、接合領域にキャビティ（２８）を作成する。最後に、キャビティ（２８）を金属で満たして、接合（２９）を形成する。このようにして、抵抗率が比較的低く、形状及び位置を良好に制御することができる、ショットキー接合を自己整合で形成する方法が提供される。
（もっと読む）

【課題】金属シリサイド膜を有する半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上にゲートスタック１１０が配置され、基板１００の上部及びゲートスタック１１０の側壁にゲートスペーサ膜１２０が配置され、ゲートスタック１２０の間に絶縁膜１３０が配置される構造体を形成する。絶縁膜１３０を取り除いてゲートスペーサ膜１２０を露出させる。ゲートスペーサ膜１２０上に犠牲絶縁膜を形成する。ゲートスタック１２０側壁のゲートスペーサ膜１２０上の犠牲絶縁膜は残り、基板１００上部のゲートスペーサ膜１２０上の犠牲絶縁膜は取り除かれるように犠牲絶縁膜の一部を取り除く。基板１００上のゲートスペーサ膜１２０を取り除き、ゲートスタック１２０の間の基板１００を露出させる。ゲートスタック１２０の間の基板１００の露出面上に金属シリサイド膜を形成する。 （もっと読む）

【課題】 コンタクト間隔及び寄生容量の問題に対する解決策を提供する、改善されたＦＥＴ設計を構築する。
【解決手段】 本発明は、下方の第１の誘電体層内に配置された下部と上方の第２の誘電体層内に配置された上部とを有する逆ソース／ドレイン金属コンタクトを含む電界効果トランジスタ（ＦＥＴ）に関する。逆ソース／ドレイン金属コンタクトの下部は、上部より大きい断面積を有する。好ましくは、逆ソース／ドレイン金属コンタクトの下部は、約０．０３μｍ^２から約３．１５μｍ^２の範囲の断面積を有し、こうした逆ソース／ドレイン金属コンタクトは、約０．００１μｍから約５μｍの範囲の距離だけ、ＦＥＴのゲート電極から間隔を空けて配置される。 （もっと読む）

【課題】 別個の拡散層及びシード層を利用する必要性を排除した、導電性材料、好ましくはＣｕの、向上した拡散特性を有するメッキシード層を含む相互接続構造体を提供すること。
【解決手段】 特に、本発明は、相互接続金属の拡散特性向上のためにメッキシード層内に酸素／窒素遷移領域を設ける。メッキシード層はＲｕ、Ｉｒ又はそれらの合金を含むことができ、相互接続導電性材料は、Ｃｕ，Ａｌ、ＡｌＣｕ、Ｗ、Ａｇ、Ａｕなどを含むことができる。好ましくは、相互接続導電性材料はＣｕ又はＡｌＣｕである。より詳細に言えば、本発明は、上部及び底部シード領域間に挟持された酸素／窒素遷移領域を含む単一のシード層を提供する。メッキシード層内に酸素／窒素遷移領域が存在することで、メッキシードの拡散バリア抵抗が顕著に向上する。 （もっと読む）

【課題】 コンタクトパッドを形成する半導体装置の製造方法において、隣接する半導体素子間のショートを防止する。
【解決手段】 シリコン基板１１上に、それぞれが金属層１５を含むゲート電極１７とゲート電極１７を覆うゲート側壁絶縁膜２０とを有する複数のゲート電極構造体を形成する工程と、ゲート電極構造体を覆って全面にポリシリコン膜を堆積する工程と、ポリシリコン膜をパターニングし、隣接する２つのゲート電極構造体の間でシリコン基板１１に接続するコンタクトパッド２２を形成する工程（図３（ｇ））と、ゲート側壁絶縁膜のくぼみ２１に残留するポリシリコン２４を酸化させて酸化シリコン２５に形成する工程（図３（ｈ））とをこの順に有する。 （もっと読む）

【課題】本発明の目的は、シリサイドブロック層の形成時におけるサイドウォール用絶縁膜の膜厚の減少を抑制することができ、ゲート電極のエッチングやサイドウォール幅のばらつきの発生を抑制することができる半導体装置の製造方法を提供することにある。
【解決手段】基板１上にゲート電極４を形成し、ゲート電極４を被覆するように基板１上にサイドウォール用絶縁膜１０およびエッチングストッパ膜２０を形成する。次に、エッチングストッパ膜２０上にシリサイドブロック用の絶縁層３０ａを形成し、絶縁層３０ａを加工して、シリサイド化を防止する領域にシリサイドブロック層３０を形成する。シリサイドブロック層３０から露出したエッチングストッパ膜２０を除去し、サイドウォール用絶縁膜１０をエッチバックして、ゲート電極の両側にサイドウォールを形成する。そして、サイドウォールから露出した基板の表面にシリサイド層を形成する。 （もっと読む）

【課題】電気的な接続の信頼性が確保される半導体装置とその製造方法を提供する。
【解決手段】ガラス基板１の表面上に１対のソース・ドレイン領域４ａ，４ｂが形成された島状シリコン層４が形成されている。島状シリコン層４上に絶縁膜５を介在させてゲート電極６が形成され、そのゲート電極６を覆うように層間絶縁膜７が形成されている。層間絶縁膜７および絶縁膜５にコンタクトホール９が形成され、そのコンタクトホール９内にプラグ１０ａ，１０ｂが形成されている。コンタクトホール９は、島状シリコン層４を貫通するように形成され、島状シリコン層４を貫通するコンタクトホール９ａと、コンタクトホール９ａよりも大きい開口断面積を有するコンタクトホールの部分９ｂとにより構成される。コンタクトホール９内に露出した島状シリコン層４の部分に高濃度領域４ｄが形成されている。 （もっと読む）

【課題】微細化に対して有利な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板の主表面中に設けられた第１絶縁膜２１と、前記第１絶縁膜上に設けられ前記第１絶縁膜の構成元素と所定の金属元素との化合物を主成分とし前記第１絶縁膜よりも比誘電率が高い第１高誘電体膜２２−１とを少なくとも備えたゲート絶縁膜１２と、前記ゲート絶縁膜上に設けられ、ＣｕまたはＣｕを主成分とするゲート電極１３と、前記ゲート電極を挟むように前記半導体基板中に隔離して設けられたソースまたはドレイン１５とを具備する。 （もっと読む）

【課題】 パターン形成において、低コスト化及び形成時間の短縮化を図るとともに、微細パターンの形成を可能としたパターンの形成方法を提供する。
【解決手段】 本発明のパターン形成方法は、基板１８上に第１金属膜２８を形成する第１金属膜形成工程と、第１金属膜２８上に、パターンを形成しない基板１８上の位置に対応する第１金属膜２８が露出するようにマスクパターン３８を形成するマスクパターン形成工程と、マスクパターン３８をマスクとして第１金属膜２８上に絶縁膜４０を形成する絶縁膜形成工程と、マスクパターン３８を除去し、メッキ法により、マスクパターン３８を除去した第１金属膜２８上に絶縁膜４０をマスクとして少なくとも第２金属膜４２を形成する第２金属膜形成工程と、を有する。 （もっと読む）

【課題】亀裂の無い厚いＰＳＧ膜を単層で形成し、低コストで高信頼性の半導体装置およびその製造方法を提供する。
【解決手段】４５０ｎｍ以上の段差Ｔ１のある酸化膜５の下地を、リン濃度が２ｍｏｌｗｔ％〜５ｍｏｌｗｔ％で膜厚Ｔ１が１．３μｍ以上の単層のＰＳＧ膜７で被覆する。リン濃度を２ｍｏｌｗｔ％〜５ｍｏｌｗｔ％とすることで、下地の段差Ｔ１が４５０ｎｍ以上あり、単層のＰＳＧ膜の厚さＷ１が１．３μｍ以上あった場合でも、高温熱処理によるＰＳＧ膜の収縮時に亀裂が発生するのを防止できる。 （もっと読む）

【課題】基板裏面に極めて低抵抗のオーミックコンタクトを有する縦型パワー炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】平板なＳｉＣ基板１の第１の主面側に主要な構成部分を設け、第１の主面の裏面である第２の主面側に少なくとも１つの熱処理型オーミック電極９を設けてなるＳｉＣ半導体装置において、熱処理型オーミック電極９は、第２の主面の表層に高温イオン注入で形成された、平坦かつ低抵抗な高濃度不純物領域４に接している。 （もっと読む）

【課題】熱伝導性に優れた半導体材料を使用可能で、生産性に優れた半導体デバイスの製造方法を提供する。
【解決手段】リン化インジウム材料に高濃度のシリコンをドーピングしたサブコレクタ層１２上にパッシベーション層１４が形成される。パッシベーション層１４の一部をエッチングにより除去して接触領域を露出させる。露出させた接触領域にエネルギー照射を行い、エネルギー照射を行った部分に低抵抗のオーム接触金属５１を堆積する。その後、フォトレジスト２１、２２を、フォトレジスト２２上に堆積した金属５１と共に除去する。エネルギー照射としては、不活性材料を使用したスパッタリング処理、化学的に活性を有するイオンを使用したスパッタリング処理、イオンミリング、及びプラズマエッチングのうちのいずれかを利用できる。 （もっと読む）

【課題】本発明は、単位面積当たりの集積度の高いCMOS構造薄膜トランジスタ回路及びその製造方法を提供する。
【解決手段】本願発明は、基板(2)上に配置された第１の半導体層(4)と、前記第１の半導体層上(4)に第１のゲート絶縁層(5)を介して配置されたゲート電極(6)と、前記ゲート電極(6)上に第２のゲート絶縁層(7)を介して配置された第２の半導体層(8)を備え、前記第2の半導体層(8)のソース領域(8s)及びドレイン領域(8d)が、前記第1の半導体層(4)のソース領域(4s)及びドレイン領域(8d)と重なるように構成された積層型薄膜トランジスタ回路に関し、特に平面表示装置に用いられた場合に、面積として従来比70％以下の狭小化が達成できる。 （もっと読む）

【課題】薄膜化された半導体層を貫通することなく、良好な形状のコンタクトホールを形成することができる半導体装置の製造方法を提供する。
【解決手段】絶縁層８の上に設けられた半導体層１０に絶縁ゲート電界効果型トランジスタ２０を形成すること、前記絶縁ゲート電界効果型トランジスタ２０を覆う層間絶縁層３０に、前記絶縁ゲート電界効果型トランジスタ２０のソース領域またはドレイン領域となる不純物領域２８と接続されるコンタクト層３８を形成すること、を含み、前記層間絶縁層３０はエッチング速度の異なる積層膜３２，３４で形成し、所定のパターンのマスク層５０を用いて第１エッチングを行い、前記不純物領域２８の表面が露出しないような凹部３６ａを形成した後、該不純物領域２８の表面が露出するまで等方性エッチングである第２エッチングを行うことでコンタクトホール３６を形成すること、を含む半導体装置の製造方法。 （もっと読む）

液滴吐出法により吐出する液滴の着弾精度を飛躍的に向上させ、微細でかつ精度の高いパターンを基板上に直接形成することを可能にする。もって、基板の大型化に対応できる配線、導電層及び表示装置の作製方法を提供することを課題とする。また、スループットや材料の利用効率を向上させた配線、導電層及び表示装置の作製方法を提供することを課題とする。本発明は、主に絶縁表面を有する基板上において、液滴吐出法によってレジスト材料或いは配線材料等を直接パターニングを行うに際し、液滴着弾精度を飛躍的に向上させることが可能になる。具体的には、液滴吐出法による液適の吐出直前に、所望のパターンに従い基板表面上の液滴着弾位置に荷電ビームを走査し、そのすぐ後に該荷電ビームと逆符号の電荷を液滴に帯電させて吐出することによって、液滴の着弾位置の制御性を格段に向上させることを特徴とする。
（もっと読む）

【課題】 反射防止機能とハードマスク機能を兼備した多層構造のＳｉＣ系膜を効率良く、確実に除去し、併せてゲート電極形成プロセスにおける膜の除去工程を簡素化し、デバイスへの悪影響を極力低減できる半導体装置の製造方法を提供する。
【解決手段】 基板上に形成された高誘電体膜と、ポリシリコン膜と、反射防止機能とハードマスク機能とを有するＳｉＣ系膜と、を有する積層体に対し、ＳｉＣ系膜を、パターニングされたレジストをマスクとしてエッチングし、次にＳｉＣ系膜をマスクとして、ポリシリコン膜をエッチングした後、少なくとも、ＳｉＣ系膜および露出した高誘電体膜にプラズマを作用させて改質するプラズマ処理工程と、改質されたＳｉＣ系膜および高誘電体膜をウエット洗浄により除去する洗浄工程と、を行なう。 （もっと読む）

【課題】新規な構成を有する薄膜トランジスタを提供する。またコンタクトホールの形成を、容易かつ確実に実施する方法を提供する。
【解決手段】断面がテーパー形状であるアルミニウムゲイト電極と、前記ゲイト電極上のゲイト絶縁膜と、前記ゲイト絶縁膜上のチャネル形成領域を構成するＩ型のアモルファスシリコン膜と、前記Ｉ型のアモルファスシリコン膜上の保護膜と、前記Ｉ型のアモルファスシリコン膜及び保護膜上のｎ型のアモルファスシリコン膜からなるソース領域及びドレイン領域と、前記ソース領域に電気的に接続されたアルミニウムソース電極と、前記ドレイン領域に電気的に接続されたアルミニウムドレイン電極と、前記ゲイト絶縁膜上の画素電極と、前記ゲイト電極に電気的に接続されたアルミニウムゲイト配線と、を有し、前記ドレイン領域と前記画素電極とはアルミニウムを介して電気的に接続されていることを特徴とする。 （もっと読む）

【課題】ＡｌＧａＮ層の表面を平坦とし、かつ、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガスにダメージを与えない半導体装置の製造方法を提供する。
【解決手段】先ず、サファイア又は炭化珪素で形成される支持基板１２を用意して、支持基板上にバッファ層１４を堆積させる。次に、支持基板及びバッファ層を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、バッファ層上に、ＧａＮ層１６及びＡｌＧａＮ層２０を順次に積層してＧａＮ半導体基板１０を形成する。ＧａＮ半導体基板を形成する工程に引き続いて、ＧａＮ半導体基板を５００℃以上成長温度以下の温度に保持した状態で、ＡｌＧａＮ層の上側表面２８上に、表面保護膜としてＡｌＮ層３０を形成する。 （もっと読む）