【課題】 ｐ型の窒化物半導体層と、窒化物半導体層の表面を覆っているとともに貫通孔が形成されている絶縁膜と、貫通孔の底面に露出している窒化物半導体層の表面に接している金属膜を備えている窒化物半導体装置の製造方法において、良好なオーミック特性を実現できる製造方法を提供する。
【解決手段】 ｐ型の窒化ガリウム層２の表面に酸化シリコン膜４を形成する。次に、酸化シリコン膜４の一部をエッチングし、窒化ガリウム層２の表面に達する貫通孔６を形成する。次に、窒化ガリウム層２の表面に付着したシリコン８を除去する。次に、窒化ガリウム層２の表面に接する金属膜を形成する。次に、窒化ガリウム層２と酸化シリコン膜４と金属膜を熱処理する。シリコン８を除去する工程と金属膜を形成する工程は、シリコンを含まない雰囲気下で行う。 （もっと読む）

【課題】アルミスパイクの発生を抑制することで信頼性を高めることのできる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１は第１主面に溝１ｂを有している。絶縁ゲート型電界効果部は、第１主面に形成されたゲート電極１２ａを含んでいる。電位固定用電極１２ｂは、溝１ｂ内を埋め込み、かつ第１主面上で溝１ｂの幅ｗ１よりも大きい幅ｗ２となるように張り出した張り出し部を有している。エミッタ電極は、第１主面上に形成され、ゲート電極１２ａと電気的に絶縁され、かつ電位固定用電極１２ｂの張り出し部の上面全体に接続されている。 （もっと読む）

【課題】互いに離間した電極を有する半導体装置を、高歩留りで作製する。
【解決手段】（ａ）半導体基板または半導体層の上に形成された絶縁膜上に、開口部を有する第一のレジスト層を形成する工程と、（ｂ）前記第一のレジスト層をマスクとして前記絶縁膜をエッチングして前記絶縁膜を貫通した開口部を形成する工程と、（ｃ）前記第一のレジスト層を除去する工程と、（ｄ）前記絶縁膜上に、前記絶縁膜の開口部より大きな開口部を有する第二のレジスト層を形成する工程と、（ｅ）前記第二のレジスト層をマスクとして前記絶縁膜を等方的にエッチングする工程と、（ｆ）前記第二のレジスト層上及び前記絶縁膜の開口部に露出された半導体基板または半導体層上に電極材料を堆積する工程と、（ｇ）前記電極材料が堆積された前記第二のレジスト層を除去する工程とを含む半導体装置の製造方法である。 （もっと読む）

【課題】改良されたフィン電界効果トランジスタ（ＦｉｎＦＥＴ）デバイスと、その製造方法とを提供する。
【解決手段】１つの側面において、電界効果トランジスタ・デバイスを製造する方法は次のステップを含む。その上にシリコン層を有する基板が準備される。そのシリコン層においてフィン・リソグラフィー・ハードマスクがパターニングされる。フィン・リソグラフィー・ハードマスクの中央部分の上にダミー・ゲート構造が置かれる。ダミー・ゲート構造の周りにフィラー層が堆積させられる。フィン・リソグラフィー・ハードマスクの中央部分の上を中心として、フィラー層にトレンチを形成するためにダミー・ゲート構造が除去され、それはデバイスのフィン領域をデバイスのソース領域およびドレイン領域から区別する。フィン領域内のフィン・リソグラフィー・ハードマスクは、シリコン層に複数のフィンをエッチングするために使用される。フィンの上にゲート・スタックを形成するためにトレンチはゲート材料で満たされる。デバイスのソース領域およびドレイン領域を形成するためにフィラー層が除去され、ソース領域およびドレイン領域は無傷であってゲート・スタックと自己整合させられている。 （もっと読む）

【課題】窒化ガリウム系半導体素子のショットキ電極に関連するリーク電流を低減可能な構造を有する窒化ガリウム系半導体素子が提供される。
【解決手段】ショットキバリアダイオード１１では、絶縁体領域１５は、窒化ガリウム系半導体領域１３の第１のエリア１３ｂを覆うと共に第２のエリア１３ｃに設けられた開口１９を有する。第１の電極１７は、ショットキ接合導体部１７ａおよびオーバーラップ導体部１７ｂを含む。ショットキ接合導体部１７ａは、窒化ガリウム系半導体領域１３にショットキ接合２４を成す。オーバーラップ導体部１７ｂは絶縁体領域１５に位置している。絶縁体領域１５は、開口１９を規定しひさし形状の縁部１５ａを含む。庇の下に空隙２３が設けられており、これによって、第１の電極１７および絶縁体領域１５が窒化ガリウム系半導体領域１３の表面１３ｃを部分的に覆われていない。 （もっと読む）

【課題】非感光性のシロキサン樹脂を用いて、ウェットエッチング法で所望の形状に形成された絶縁膜を形成することができる、絶縁膜の作製方法を提供する。
【解決手段】有機溶媒中にシロキサン樹脂またはシロキサン系材料を有する懸濁液を用いて薄膜を形成し、薄膜に第１の加熱処理を施し、第１の加熱処理後の薄膜上にマスクを形成し、有機溶媒を用いてウェットエッチングすることで、第１の加熱処理後の薄膜の形状を加工し、加工された薄膜に第２の加熱処理を施す。 （もっと読む）

【課題】既設露光装置における解像力以下のピッチを有するマスクを用いたコンタクトホール形成方法を提供する。
【解決手段】第１，第２パターンを用いたエッチング工程を行い、後工程で形成されるコンタクトホール領域である層間絶縁膜(103)の一部領域を露出させてハードマスクパターン（図６参照：111）を形成する。このハードマスクパターンを用いたエッチング工程で半導体基板(100)が露出されるコンタクトホール(112)を形成する。SOG膜による第２パターン(110)を形成すれば、例えば、60nmの解像能力を有するASML1400 ArF DRY装備を用いて30nmのピッチを有するハードマスクパターン(111)を形成できる。すなわち、高価な露光装置を装備投資する必要がなく、既存露光装備で最大２倍のピッチ縮小効果が得られる。 （もっと読む）

【課題】安価な装置において、基板のパターン内部において異方性高くエッチング処理や成膜処理を行うこと。
【解決手段】パターンが形成された基板が吸着保持された処理容器内に、微少な気泡であり、負電荷を持つナノバブルを窒素ガスやＣＦ系のガスなどからなる処理ガスにより形成し、このナノバブルを純水やフッ化水素水溶液などの処理液中に分散させて、更にこの処理液に電界を加えて、ナノバブルと共に処理液をパターン内に引き込むことで、安価な装置で異方性を持つ処理を行うことができる。 （もっと読む）

【課題】窒化物半導体装置においてリーク電流の低減が要求されている。
【解決手段】 本発明に従うSBDを形成する方法は、窒化物半導体２の上にチタン膜８及びアルミニウム膜９を電子ビーム蒸着法で形成する工程を有する。チタン膜８及びアルミニウム膜９を電子ビーム蒸着法で形成する時に自然発生的に極く薄いチタン酸化膜１０がチタン膜８と窒化物半導体２との間に生じる。この極く薄いチタン酸化膜１０を窒化物半導体２の上に残存させて表面安定化膜として使用し、リーク電流を低減させる。 （もっと読む）

【課題】コンタクト抵抗を下げて適切な値にできるコンタクト部の形成方法を提供する。
【解決手段】コンタクトホールの形成方法では、（１）基板上に第１の導電膜を成膜したのち、該第１の導電膜をパターニングして第１の電極配線を形成する第１の工程と、（２）該基板上に絶縁膜を成膜する第２の工程と、（３）該絶縁膜にコンタクトホールを形成する第３の工程と、（４）該絶縁膜上に第２の導電膜を成膜したのち、該第２の導電膜をパターニングして第２の電極配線を形成する第４の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第１の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第１の導電膜の表面を酸化雰囲気下でＵＶ光を照射するＵＶ処理をすることで表面を酸化処理する。 （もっと読む）

【課題】リセス構造を有する半導体装置における絶縁膜の後退量を制御し、リセスエッジ形状のばらつきを抑え、安定した特性、信頼性を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明の一態様によれば、基板１上に第1の絶縁膜３を形成し、第1の絶縁３膜の所定位置に、この第１の絶縁膜３を貫通する開口部４を形成し、第1の絶縁膜３および開口部４上に第２の絶縁膜５を形成し、異方性エッチングにより、第２の絶縁膜５を選択的に除去して、開口部４壁面に第２の絶縁膜５からなる側壁６を形成し、第１の絶縁膜３および側壁６をマスクとして、等方性エッチングによりリセス７を形成し、側壁６を選択的に除去する。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられたコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜厚の１／３以下に形成する。 （もっと読む）

【課題】レジストを使用することなく、薄膜加工を簡単な工程で精度良く行う方法を提案する。また、低コストで半導体装置を作製する方法を提案する。
【解決手段】基板上に第１の層を形成し、第１の層上に剥離層を形成し、剥離層側から剥離層に選択的にレーザビームを照射して一部の剥離層の付着力を低減させる。次に、付着力が低減された剥離層を除去し、残存した剥離層をマスクとして第１の層を選択的にエッチングする。また、基板上に剥離層を形成し、少なくとも剥離層に選択的に第１のレーザビームを照射して一部の剥離層の付着力を低減させる。次に、付着力が低減された剥離層を除去する。次に、残存した剥離層上に第１の層を形成し、残存した剥離層に第２のレーザビームを照射して残存した剥離層の付着力を低減させ、残存した剥離層及び当該剥離層に接する第１の層を除去する。 （もっと読む）

珪化コバルトを含んだ導電性要素を持つトランジスタゲートを製造するための方法であって、高温工程（迫り上げ式ソースドレイン領域の作成など）が完了する後までに、トランジスタゲートの側壁スペーサー同士のあいだにて、犠牲材料を仮置きとして用いることを含む。加えて、珪化コバルトをその導電性要素内に有するトランジスタゲートを具えた半導体装置（DRAM装置およびNANDフラッシュメモリ装置など）も開示しており、同様に、迫り上げ式ソースドレイン領域および珪化コバルトをそのトランジスタゲート内に持つトランジスタも開示する。側壁スペーサー同士の上部のあいだに犠牲材料もしくは空隙を持つトランジスタゲートを含んだ、中途半導体装置構造についても開示をしている。
（もっと読む）

【課題】ゲート電極を好適な仕事関数を有する導電材料から構成することができ、ゲート電極の構成材料と層間絶縁層のエッチング条件との関係を考慮する必要のない半導体装置を提供する。
【解決手段】ＮＭＩＳＦＥＴ及びＰＭＩＳＦＥＴを含む半導体装置であって、各ゲート電極32A,32Bは、層間絶縁層の下層部28Aに設けられたゲート電極形成用開口部に埋め込まれており、ＮＭＩＳＦＥＴのゲート電極32Aの少なくとも底面部と側面部は第１の導電材料33Aから構成されており、ＰＭＩＳＦＥＴのゲート電極32Bの少なくとも底面部と側面部は第１の導電材料とは異なる第２の導電材料33Bから構成されており、各ゲート電極32A,32Bの頂面上には、導電性を有する保護層35A,35Bが形成されており、各ゲート電極用コンタクトプラグ44A,44Bは、保護層35A,35Bを介して、各ゲート電極32A,32Bの頂面に接続されている。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】ゲート電極を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制する。
【解決手段】層間絶縁膜１０を形成するためのリフロー処理により、ゲート電極９の端部の丸め酸化も兼用して実施されるようにする。これにより、層間絶縁膜１０のリフロー処理をウェット雰囲気で行ったとしても、従来のようにゲート電極９の丸め酸化と層間絶縁膜１０のリフロー処理とを別々に行う場合と比べて、ゲート電極９の酸化量を少なくすることが可能となる。このため、ゲート電極９を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制でき、ゲート電極９がすべて酸化されてしまってゲート電極９の役割を果たさなくなったり、ゲート電極９とのオーミックコンタクトが取れなくなるという問題が発生を防止できる。 （もっと読む）

半導体デバイスを製作する方法は、第１のドーパント濃度を有する第１の伝導型の第１の半導体層を形成すること、および第１の半導体層上に第２の半導体層を形成することを含む。第２の半導体層は、第１のドーパント濃度よりも低い第２のドーパント濃度を有する。第２の半導体層を貫通して延びて第１の半導体層に接触する第１の伝導型の打込み領域を形成するように、第２の半導体層中にイオンが打ち込まれる。第１の電極が第２の半導体層の打込み領域上に形成され、第２の電極が、第２の半導体層の非打込み領域上に形成される。関連したデバイスも述べられる。
（もっと読む）

【課題】シリサイド層の凝集を抑えることができ、コンタクト抵抗が低抵抗化され、断線の発生が抑制された半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０１上に形成されたゲート電極１０４および不純物拡散領域１０５と、ゲート電極１４および不純物拡散領域１０５の上に形成されたシリサイド層１０６と、シリサイド層１０６上に形成された第１のエッチングストップ膜１１０とを備えている。第１のエッチングストップ膜１１０は、シリサイド層１０６上に設けられた下層コンタクトプラグ１０９の側面を囲んで形成される。 （もっと読む）

【課題】 ゲート絶縁膜の平坦性が優れた薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供する。
【解決手段】 基板１０上の絶縁体層に溝を設け、この溝中にその表面が前記絶縁体層の表面とほぼ平坦になるようにゲート電極１２を形成し、該ゲート電極１２上にゲート絶縁膜１３を介して半導体層１４を配置し、該半導体層にソース電極１５およびドレイン電極の少なくとも一方を電気的に接続した半導体装置において、前記ゲート絶縁膜１３を前記ゲート電極１２上に設けた絶縁体塗布膜１３１とその上に形成された絶縁体ＣＶＤ膜１３２とを含んで構成した。 （もっと読む）