【課題】フォトリソグラフィ工程での解像限界を克服し微細ピッチのパターンを実現可能なパターン形成のためのセルフアラインパターニング方法を提供する。
【解決手段】この方法は、第１膜を形成し、第１膜上に複数の第１ハードマスクパターンを形成し、第１ハードマスクパターンの上面及び側壁を覆う犠牲膜２３を、第１ハードマスクパターンの側壁上に形成された犠牲膜２３の相互対向する部分の間にギャップを残存させて形成するステップと、ギャップ内に第２ハードマスクパターン２４ａを形成し、第２ハードマスクパターン２４ａをマスクとして犠牲膜２３をエッチングし第１ハードマスクパターンを露出させるステップと、第２ハードマスクパターン２４ａと露出された第１ハードマスクパターンとを使用し導電膜を露出させるステップと、第１ハードマスクパターンと第２ハードマスクパターンとを使用し露出された第１膜をエッチングするステップと、を含む。 （もっと読む）

【課題】デュアルダマシンメタライゼーションにおいて、Ｃｕ配線構造のバリア材料を絶縁層の表面上のみに選択的に形成し、接続構造部のエレクトロマイグレーションを抑制するとともに、下層導電層との接続抵抗を低減する選択的堆積方法を提供する。
【解決手段】Ｃｕ層２０上の絶縁層１４，１５をエッチングしてトレンチとビアを開孔する。ビア底部のＣｕ層の表面１０に原子層成長（ＡＬＤ）ブロック層を形成する。この後、原子層成長（ＡＬＤ）法を用いてＴｉＮバリア材料２６を絶縁層表面１２、１３に堆積する。ブロック層により、ビア底部のＣｕ層の表面にはバリアは形成されないため、ビア底部のＣｕは露出した状態のままである。開口部内にＣｕ１８を充填するとＣｕ層に直接接続することが出来る。 （もっと読む）

【課題】本発明は、コンタクトホール底部表面に残留するハロゲン化物を確実に除去し、界面抵抗の上昇を抑制して接触抵抗の安定化および配線信頼性の向上化を得られる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上に層間絶縁膜３を形成する工程と、層間絶縁膜に対し有機物系マスクＲを用いてハロゲンを含むエッチングガスによりドライエッチングし、層間絶縁膜の所定部位にコンタクトホールｈを形成する工程と、前記有機物系マスク材を剥離除去する工程と、前記コンタクトホールを含む層間絶縁膜上に、ＯＨまたはＨを含むレジスト８を塗布したうえで酸素プラズマによりアッシングする工程と、前記コンタクトホール内に導電材を埋め込む工程とを有する。 （もっと読む）

【課題】金属シリサイド膜のエッチングを抑制してシリコン酸化膜のエッチング選択比を向上させることで、ＢＰＳＧ（シリコン）酸化膜を効果的に除去できるシリコン酸化膜選択性湿式エッチング溶液を提供する。
【解決手段】本発明は、０．１〜３重量％のフッ化水素、１０〜４０重量％の、硝酸、硫酸及び塩酸から一つ以上選択される無機酸、及び残余重量％の水を含んでおり、金属シリサイド膜に対するシリコン酸化膜の選択性が高い湿式エッチング溶液を構成する。本発明は、特定濃度の、フッ化アンモニウム、１個以上のカルボキシル基を有する有機酸化合物、及び水を含む湿式エッチング溶液、並びに、特定量の、フッ化水素、フッ化アンモニウム、１個以上のカルボキシル基を有する有機酸化合物、アルコール、及び水を含む湿式エッチング溶液をもそれぞれ構成する。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】光吸収層を形成し、光吸収層上に絶縁層を形成し、光吸収層及び絶縁層に選択的にレーザ光を照射し、絶縁層の照射領域を除去し絶縁層に第１の開口を形成し、第１の開口を有する絶縁層をマスクとして光吸収層を選択的に除去し、絶縁層及び光吸収層に第２の開口を形成し、第２の開口に光吸収層と接するように導電膜を形成する。露出した光吸収層と接するように第２の開口に導電膜を形成することによって、光吸収層及び導電膜は絶縁層を介して電気的に接続することができる。 （もっと読む）

【課題】簡単なプロセスで平坦性に優れた配線を得ることができる配線形成方法を提供する。
【解決手段】基体１１０の表面の凹部１１３内に埋め込まれた配線１１４を形成する配線形成方法であって、（Ａ）基体１１０の表面に、開口部１１２を備えたマスク材料層１１１を形成し、（Ｂ）マスク材料層１１１における開口部１１２の底部に位置する基体１１０をエッチングすることにより、基体１１０にマスク材料層１１１に対してアンダーカット形状の凹部１１３を形成し、その後、（Ｃ）マスク材料層１１１の開口部１１２内を含む全面に、配線材料層１１４をスパッタリング法により形成し、その後、（Ｄ）マスク材料層１１１及びマスク材料層１１１上の配線材料層１１４を基体１１０から除去し、凹部１１３内に配線材料層１１４を残し、以て、配線を得る工程を具備する。 （もっと読む）

【課題】耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】導電性の基板６２と、基板６２上に形成され、表面の一部が凸部形状をなすＩＩＩ−Ｖ族窒化物半導体層６４と、ＩＩＩ−Ｖ族窒化物半導体層６４の凸部６４ｂの上面にオーミック接合して形成されるソース電極７２と、凸部６４ｂの側面にショットキー接合して形成されるゲート電極７４と、基板６２の裏面にオーミック接合して形成されるドレイン電極７６とを備えることを特徴とするＩＩＩ−Ｖ族窒化物半導体装置。 （もっと読む）

【課題】メタルマイグレーションの信頼性を確保しつつ小型化を可能とした半導体装置を提供すること。
【解決手段】半導体層１０３と、この半導体層１０３の表面に設けられた表面絶縁膜１０８とを備える。表面絶縁膜１０８のうち一部の領域を、半導体層表面を露出させるように貫通してコンタクト穴１２０Ｅ，１２０Ｃが形成されている。第１のメタル層１０９Ｅ，１０９Ｃがコンタクト穴１２０Ｅ，１２０Ｃの底と側壁とに沿って設けられている。第１のメタル層１０９Ｅ，１０９Ｃ上に第２のメタル層１１１Ｅ，１１１Ｃが積層されている。 （もっと読む）

【課題】Ｅ―ＦＥＴおよびＤ−ＦＥＴのそれぞれに求められる特性を両立する。
【解決手段】本発明に係る半導体装置１００は、半導体基板１０１上に形成されるチャネル層１０４と、チャネル層１０４上に形成される電子供給層１０５と、電子供給層１０５上に形成される第１のショットキー層１０７と、第１のショットキー層１０７上に形成される第２のショットキー層１０８と、第１のショットキー層１０７上に形成され、第１のショットキー層１０７とショットキー接合する第１のゲート電極１１４と、第１のゲート電極１１４を挟むように形成されるオーミック電極１１５ｃと、第２のショットキー層１０８上に形成され、第２のショットキー層１０８とショットキー接合し、第１のゲート電極１１４と異なる材料で形成される第２のゲート電極１１５ａと、第２のゲート電極１１５ａを挟むように形成されるオーミック電極１１５ｄとを備える。 （もっと読む）

【課題】 化合物半導体装置及びその製造方法に関し、パッシベーション効果を保ったままで絶縁膜とレジストとの密着性を改善して、デバイス特性及び信頼性を向上する。
【解決手段】 化合物半導体基体１の表面の少なくとも一部を化合物半導体基体１に接する側４の被覆性が表面側３より高く、且つ、表面側３のレジスト膜に対する密着性が化合物半導体基体１に接する側４より高い窒化珪素系絶縁膜２で被覆する。 （もっと読む）

【課題】 良好なボディコンタクトを得ることが可能でかつヘテロ接合層の電位を好適に制御可能なヘテロ接合ＭＩＳ型電界効果型トランジスタを提供する。
【解決手段】 少なくともその上部が主にＳｉからなる半導体で構成された基板１と、基板１の直上に形成された主にＳｉからなるバッファ層である第１の半導体層３と、第１の半導体層３の上面にヘテロ接合するように形成されたヘテロ接合層４を少なくとも有する第２の半導体層４，５と、第２の半導体層４，５上に形成されたゲート絶縁膜９と、ゲート絶縁膜９上に形成されたゲート電極１０と、少なくとも第２の半導体層４，５内に位置しかつ平面視においてゲート電極１０を挟むように形成されたソース領域７及びドレイン領域８と、少なくとも第２の半導体層を貫通して第１の半導体層又は基板に達するように形成されたコンタクトホール３１と、コンタクトホールの底面に露出する第１の半導体層及び基板の少なくともいずれかに接触するように形成された導電体からなるコンタクト１２と、を備える。 （もっと読む）

【課題】金属残渣とレジスト残渣を生じることを防ぐことができる半導体装置の製造方法を提供する。
【解決手段】レジストパターン１９の開口部１８に金属を堆積させて電極２１を形成する金属堆積工程Ｓ２８を有する半導体装置の製造方法において、金属堆積工程Ｓ２８と、リフトオフで電極を構成する金属以外の金属を除去するリフトオフ工程Ｓ３０の間に、レジストパターン１９の開口部１８の側壁部１９ｓを除去する側壁部除去工程Ｓ２９を設ける。 （もっと読む）

【課題】シリサイド技術を用いなくても抵抗を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】トランジスタを覆うＢＰＳＧ膜８を形成する。次に、ＢＰＳＧ膜８上にＢＰＳＧ膜９を形成する。ＢＰＳＧ膜８中のＢ濃度は、ＢＰＳＧ膜９中のＢ濃度の５倍程度高いものとする。次いで、ゲート電極を境にしてＢＰＳＧ８膜をソース拡散層４１側の部分とドレイン拡散層４２側の部分とに分離する。その後、ＢＰＳＧ膜８及び９にソース拡散層４１まで到達するコンタクトホール２１を形成する。続いて、コンタクトホール２１に露出しているＢＰＳＧ膜８を等方性エッチングにより除去することにより、ソース拡散層４１とＢＰＳＧ膜４２との間に空洞部を形成する。そして、空洞部内にＴｉＮ等からなるバリアメタル膜１２を形成する。 （もっと読む）

【課題】長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法の提案を目的とする。
【解決手段】反射型ＴＦＴ基板１ａは、ガラス基板１０と、上面がゲート絶縁膜３０に覆われ、かつ、側面が層間絶縁膜５０に覆われることにより絶縁されたゲート電極２３及びゲート配線２４と、ゲート電極２３上のゲート絶縁膜３０上に形成されたｎ型酸化物半導体層４０と、ｎ型酸化物半導体層４０上に、チャンネル部４４によって隔てられて形成された反射金属層６０ａと、チャンネル部４４を保護するチャンネルガード５００とを備えた構成としてある。 （もっと読む）

【課題】コンタクト構造形成時に生じ得る抵抗増加や導通不良の発生を抑制する。
【解決手段】ゲート電極１の上層に第１，第２の応力膜４，５を張り分けてからそのゲート電極１に通じるコンタクトホールを形成してコンタクト電極を形成する際、そのコンタクトホール形成領域９を第１の応力膜４側にレイアウトする。第１，第２の応力膜４，５の境界とコンタクトホール形成領域９をずらしてレイアウトすることにより、コンタクトホール形成時のシリサイド領域２やゲート電極１へのエッチングダメージや開口不良の発生を効果的に抑制することが可能になる。これにより、低抵抗コンタクト構造を有する、高性能の半導体装置が実現可能になる。 （もっと読む）

【目的】低抵抗なコンタクトを歩留まり良く形成することができる半導体装置及びその製造方法を提供する。
【解決手段】ニッケルシリサイド層７が十分な膜厚を有する領域にコンタクトホール１１を形成するとともに、金属シリサイド層７のエッチングを行い金属シリサイド層７に凹部を形成する。次いで、コンタクトホール１１を所望のコンタクト径まで拡大する。これにより、コンタクトホールの底部を占めるシリサイド面積率を下げることなく、所望のコンタクトホール１１のボトム面積を確保することができ、コンタクト抵抗上昇に起因する製造歩留まり低下を抑制することができる。 （もっと読む）

【課題】オン抵抗の増大を防止しつつ、ゲート−ドレイン間の寄生容量を低減することができる電界効果トランジスタ、及び、同電界効果トランジスタを備えた半導体装置、及び、これらを製造する方法を提供する。
【解決手段】基板上に設けた半導体層上に、ゲート電極とソース電極とドレイン電極とを備えた電界効果トランジスタを有する半導体装置の製造方法において、前記電界効果トランジスタを形成する際に、ゲート電極とドレイン電極との間における半導体層上に金属電極を形成することにより、金属電極と半導体層の界面にショットキー接合を形成することとした。 （もっと読む）

【課題】裏面に極めて低抵抗なオーミック・コンタクトを有する炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】第１の主表面（表面）の酸化速度が表面に対向する第２の主表面（裏面）の酸化速度より速い炭化珪素基板１と、表面側に配置された主要素子要素群（２、３、５、７、８）と、裏面にオーミック接触しているオーミック電極９とを備え、裏面は、製造工程において形成される、オーミック電極９との接触抵抗を増大させる抵抗増大層を含まない結晶面を形成していることである。抵抗増大層には、寄生エピ膜、結晶不整層、寄生固相反応層、及び汚染層が含まれる。 （もっと読む）

第１主表面と、第１主表面に対向した第２主表面とを有する、高熱伝導性の基板を含むディンプル基板およびその製造方法。活性エピタキシャル層が、基板の第１主表面の上に形成される。ディンプルが、第２主表面から基板中を第１主表面に向かって延びるように形成される。低抵抗材料からなる電気コンタクトが、第２主表面の上とディンプルの中に形成される。低抵抗で低損失のバックコンタクトがこのように、基板を効果的なヒートシンクとして維持しながら形成される。
（もっと読む）

【課題】半導体装置の製造工程において、エッチング量のモニタ精度を向上させる。
【解決手段】絶縁膜（バンク）１３によって所望の形状に区画された領域（開口部ＯＡ１）内に、膜厚の異なる検査パターン１７ａ〜１７ｄを形成し、ＴＦＴを構成するゲート絶縁膜１７のエッチング工程のモニタとして使用し、例えば、ゲート絶縁膜１７と同等もしくはゲート絶縁膜より若干厚い膜厚の検査パターン（例えば１７ｃ）が消失した時点で、エッチングを終了する。 （もっと読む）