【課題】逆方向電圧印加時の漏れ電流を低減することができるショットキーバリアダイオードの製造方法およびショットキーバリアダイオードを提供する。
【解決手段】炭化珪素からなる半導体層１上に、炭化珪素、酸素、および窒素を含むＮＯ酸化膜３を形成した後、ＮＯ酸化膜３を貫通する孔を形成する。この工程によって露出した半導体層１の表面のＮ原子４を除去する。この工程によって表面のＮ原子４が除去された半導体層１上に、半導体層１とショットキー接合を形成する電極７を形成する。 （もっと読む）

【課題】ショットキーバリア金属として白金を用いた場合でも、酸化膜に接触して覆う金属層の剥がれを抑制することのできるショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリア金属層と外部接続用金属電極との間にバナジウム、クロム、ジルコニウムおよびタンタルから選ばれるいずれかの金属を主成分として含む中間金属層を少なくとも一層は挟む構成とする。 （もっと読む）

【課題】窒化ガリウム系の化合物半導体層のＮ原子面上に比較的簡単に低抵抗な電極を形成することが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】ショットキーバリアダイオード１は、導電型がｎ型であるＧａＮ基板２およびｎ−ＧａＮエピタキシャル層３と、オーミック電極６とを備える。オーミック電極６はＧａＮ基板２のＮ原子面９に接触して形成される。オーミック電極６においてＮ原子面９に接している接触電極層６ａの主成分はＮｉ、Ａｕ、Ｐｄ、Ｍｏ、Ｒｕ、Ｔｅ、Ｒｈ、Ｃｏ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔからなる群から選択される１つである。 （もっと読む）

【課題】 フィールドプレート構造により逆方向耐電圧の向上したショットキーバリアダイオードを提供する。
【解決手段】 主表面を有する窒化ガリウム系化合物のエピタキシャル層と、 前記主表面上に形成され、開口部が形成されている窒化絶縁層と、前記開口部の内部に、前記主表面に接触するように形成されたショットキー電極と、前記ショットキー電極に電気的に接続するとともに、前記窒化絶縁層に重なるように形成された、フィールドプレート電極と、を備え、前記窒化絶縁層と前記エピタキシャル層との界面での固定電荷密度が、１．２×１０^１２ｃｍ^−２未満である。 （もっと読む）

【課題】オン電流とオフ電流の適正化を図った薄膜トランジスタを備えた表示装置及びその製造方法を提案することを目的とする。
【解決手段】ゲート電極ＧＴと、チャネル領域と、チャネル領域を挟む領域に形成される２つの不純物領域とを含んで、ソース電極ＳＴ及びドレイン電極ＤＴ間の電流を制御する半導体膜Ｓと、ソース電極ＳＴ等と２つの不純物領域との間に介在する２つのオーミックコンタクト層ＤＳと、半導体膜Ｓの略中心となる位置を中心とする一部の領域に積層される絶縁膜ＥＳと、を含み、半導体膜Ｓは、微結晶シリコン又は多結晶シリコンを含んで形成され、２つの不純物領域は、絶縁膜ＥＳが形成されない領域に形成され、２つのオーミックコンタクト層ＤＳは、２つの不純物領域を覆うように形成され、ソース電極ＳＴ等は、オーミックコンタクト層ＤＳを覆うように形成される、ことを特徴とする表示装置。 （もっと読む）

【課題】横型絶縁ゲートトランジスタ素子を備え、オン抵抗の増加を抑制しつつ体格を小型化することのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体層に構成されたＬＤＭＯＳ素子と、半導体層の主表面上に形成された絶縁膜を同一表面から貫通するコンタクプラグとしての、ソース領域とベースコンタクト領域とに接続された第１コンタクトプラグと、を備えた半導体装置であって、ベースコンタクト領域が、半導体層の主表面に略垂直な方向においてソース領域よりも主表面に対して下方で、半導体層の主表面に沿う方向においてソース領域と少なくとも一部が重なる位置に形成されている。そして、第１コンタクトプラグが、絶縁膜及びソース領域を貫通しつつベースコンタクト領域まで延設されている。 （もっと読む）

【課題】半導体基板の損傷を最大限抑制して素子の漏洩電流発生が防止できる半導体素子の製造方法を提供する。
【解決手段】第１のコンタクトホールと、無結晶のポリシリコン膜及びＰＭＤ膜２６を順次に形成してイオンを注入した後、金属配線を形成することによって、第１のコンタクトホールを用いてコーディングするので、その他のコーディング領域が別に必要でなくチップ面積を縮小することができ、ＰＭＤの蒸着前に第１のコンタクトホールを形成するので、半導体基板２０の損傷を減らして漏洩電流が減少し、通常のＲＯＭコーディングとは反対にＯＦＦ特性で反対タイプのイオン注入によりＯＮ特性を有するようにし、金属配線の蒸着時に金属配線層の下部にポリシリコン膜が形成されて金属配線の断絶が最小化できる。 （もっと読む）

【課題】 ヘテロ接合を有する半導体装置において、素子領域から電流がリークすることを抑制する。
【解決手段】 半導体装置１００は、バンドギャップを異にする窒化物半導体層６、１０が積層されている半導体積層部１１を有しており、半導体積層部１１が素子領域１００ａと素子領域１００ａの周囲に形成されている素子分離領域１００ｂを備えている。素子領域１００ａは、素子分離領域１００ｂにより他の領域から絶縁されている。半導体装置１００は、素子領域１００ａ内の半導体積層部１１の表面に、主電極に接続する一対の電極群２４，１６を形成する電極群形成工程と、素子分離領域１００ｂ内の半導体積層部１１の表面に、スパッタ法を用いてスパッタ層１２を形成するスパッタ工程を備えている。 （もっと読む）

【課題】コンタクト構造物の形成方法及びこれを利用した半導体装置の製造方法を提供する。
【解決手段】コンタクト領域１０３を有する対象体１００上に絶縁層１０６を形成した後、絶縁層１０６をエッチングしてコンタクト領域１０３を露出させる開口を形成する。露出されたコンタクト領域１０３上にシリコン及び酸素を含む物質膜を形成した後、シリコン及び酸素を含む物質膜上に金属膜を形成する。シリコン及び酸素を含有する物質膜と金属膜を反応させて、少なくともコンタクト領域１０３上に金属酸化物シリサイド膜１２１を形成した後、金属酸化物シリサイド膜１２１上の開口を埋める導電膜を形成する。コンタクト領域とコンタクトとの間に金属、シリコン、及び酸素が三成分系を成す金属酸化物シリサイド膜を均一に形成することができるため、改善された熱安定性及び電気的特性を有する。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第１の開口部を有する第１の絶縁膜と、第１の絶縁膜の上に設けられ第２の開口部を有する第２の絶縁膜と、第２の絶縁膜の上に設けられた画素電極とを有し、第１の絶縁膜は窒化シリコン膜を含む積層の無機絶縁膜からなり、第２の絶縁膜は有機樹脂膜からなり、第２の絶縁膜の第２の開口部の底面において、第１の絶縁膜の上面は第２の絶縁膜に覆われていない露呈した部分を有し、第２の絶縁膜の第２の開口部の断面において、第２の絶縁膜の内壁面は凸状の曲面を有しており、画素電極は、第１の開口部及び第２の開口部を介して配線又は電極に電気的に接続されている。 （もっと読む）

【課題】１回の露光でより多くのホールを形成することが可能なホール形成方法を提供する。
【解決手段】ホール５１１、５１２の形成位置となる複数領域の内、一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。具体的には、４以上の複数領域の内、平面視において一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。次いで、シリコン酸化膜５１及び円柱上にシリコン窒化膜を形成する。シリコン窒化膜はエッチバックされる。このエッチバックにより円柱を囲むサイドウォール５４１が形成される。円柱はエッチングされる。最後に、サイドウォール５４１をマスクにシリコン酸化膜５１をエッチングする。これにより一の領域に対応するホール５１２及び他の領域に対応するホール５１１が形成される。 （もっと読む）

【課題】半導体基板上のサブミクロン構造について、メタライゼーションに先立つ予備洗浄を提供する。
【解決手段】この方法は、酸素、CF4/O2の混合物またはHe/NF3の混合物のような反応性ガスのプラズマからのラジカルを用いてサブミクロン構造を洗浄することを含み、このプラズマは、好ましくは遠隔プラズマ源により発生され、ラジカルは基板が配置されるチャンバーに供給される。サブミクロン構造内に残留する自然酸化物は、好ましくは、第二の工程において水素を含むプラズマからのラジカルで還元される。第一のまたは両方の洗浄工程に続いて、当該構造は、利用可能なメタライゼーション技術によって金属で充填することができる。これは、典型的には、アルミニウム、銅またはタングステンの蒸着に先立って、露出した誘電体表面にバリア／ライナー層を蒸着することを含む。この予備洗浄およびメタライゼーション工程は、入手可能な一貫処理プラットホーム上で行うことができる。 （もっと読む）

【課題】リーク電流の発生なくｐ型領域やｎ型領域を半導体基板上に結晶成長させてなるサイリスタ構成の素子を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１の表面側にｐ型領域、ｎ型領域、ｐ型領域、およびｎ型領域がこの順に接して設けられた素子を備え、少なくとも１つの領域が半導体基板１の表面に結晶成長させた結晶成長層からなる半導体装置の製造方法において、第１ｎ領域２５および第２ｐ領域２７を結晶成長層として形成する際には、半導体基板１上に第１絶縁膜１７と第２絶縁膜１９との積層膜を成膜する第１工程と、第２絶縁膜１９のエッチングに続けて第１絶縁膜１７をウェットエッチングすることによって半導体基板１に達する開口を形成する第２工程と、開口底部に露出する半導体基板１の表面に、第１ｎ領域２５および第２ｐ領域２７を選択的に結晶成長させる第３工程とを行う。 （もっと読む）

【課題】炭素低含有シリサイド電極を有する炭化硅素半導体装置において、炭素低含有シリサイド電極とその上に形成された金属層の密着性を向上することにより、金属層が剥離することを抑制する半導体装置の製造方法を提供する。
【解決手段】炭化硅素基板上のコンタクトに遷移金属を蒸着し、加熱処理して、炭素高含有シリサイド電極を形成する。更に加熱処理し、炭素高含有シリサイド電極内部の炭素および炭化物を析出し炭素低含有シリサイド電極５へ転換する。析出された炭素およびグラファイト性固体５３、５４、複合酸化物５５を除去する。更に、硝酸と硫酸の混合溶液、発煙硝酸と硫酸の混合溶液または発煙硝酸に炭素低含有シリサイド電極の表面を浸漬して、その表面に存在する残滓を除去する。この後、炭素低含有シリサイド電極の表面に配線材５６を形成する。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上にｎチャネル型及びｐチャネル型電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。ｎチャネル型及びｐチャネル型電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。応力を有する絶縁膜によって半導体層へ与えられる歪み、半導体層の面方位、又はチャネル長方向の結晶軸を制御することによって、ｎチャネル型とｐチャネル型電界効果トランジスタとの移動度の差を軽減し、電流駆動能力及び応答速度を同等とする。 （もっと読む）

【課題】フィールドプレート構造による電界集中緩和が起こり、逆方向耐電圧上昇の効果が得られる、ショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード１は、表面２ａを有するＧａＮ自立基板２と、表面２ａ上に形成されたＧａＮエピタキシャル層３と、ＧａＮエピタキシャル層３の表面３ａ上に形成され、開口部が形成されている絶縁層４とを備える。また、電極５を備える。電極５は、開口部の内部に、ＧａＮエピタキシャル層３に接触するように形成されたショットキー電極と、ショットキー電極に接続するとともに、絶縁層４に重なるように形成された、フィールドプレート電極とによって構成されている。ＧａＮ自立基板２の転位密度は、１×１０⁸ｃｍ^-2以下である。 （もっと読む）

【課題】フィールドプレート構造により逆方向耐電圧の向上したショットキーバリアダイオードを提供する。
【解決手段】このショットキーバリアダイオード１は、ＧａＮ自立基板２の表面２ａ上に形成された、ＧａＮエピタキシャル層３を備える。また、ＧａＮエピタキシャル層３の表面３ａ上に形成され、開口部が形成されている絶縁層４を備える。絶縁層４中の水素濃度は、３．８×１０²²ｃｍ^-3未満である。また、電極５を備える。電極５は、開口部の内部に、ＧａＮエピタキシャル層３に接触するように形成されたショットキー電極と、ショットキー電極に接続するとともに、絶縁層４に重なるように形成された、フィールドプレート電極とによって、構成されている。 （もっと読む）

【課題】安定して電界集中緩和効果を得ることが可能なフィールドプレート構造を有するショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード１は、ＧａＮ自立基板２上に形成されたＧａＮエピタキシャル層３と、ショットキー電極５と、絶縁層４と、電極部分７とを備える。ショットキー電極５は、ＧａＮエピタキシャル層３の表面に接触するように形成される。絶縁層４は、ＧａＮエピタキシャル層３の表面上において、ショットキー電極５に隣接するように形成される。電極部分７は、ショットキー電極５と接続され、絶縁層４上に接触して延在するとともにショットキー電極５を構成する材料と異なる材料により構成される。 （もっと読む）

【課題】リーク電流の増大、及び電流コラプス現象によるオン抵抗の増大を抑制できる窒化物系化合物半導体装置を提供する。
【解決手段】窒化物系化合物半導体からなるキャリア走行層３を有する半導体層１０と、半導体層１０の主面１００上に配置され、キャリア走行層３を流れる主電流の電流経路の端部である第１の主電極２１及び第２の主電極２２と、第１の主電極２１及び第２の主電極２２を囲むように主面１００上に配置され、主面１００直下及びその近傍の半導体層１０内の電荷を制御する外周電極３０とを備える。 （もっと読む）

【課題】半導体デバイスにおけるビアホールのドライエッチ処理において、ビアホール内に残渣が発生しない半導体装置の製造方法を提供する。
【解決手段】ＧａＡｓ半導体基板２上に含シリコン薄膜１を堆積し、含シリコン薄膜１上に光を照射することにより親水化するシラン誘導体被膜３を形成し、該シラン誘導体被膜３の所望の部位を露光して親水化部４の被膜を形成する。この親水化部４上にレジスト５を塗布し、該レジスト５の所望の部位に開口部を形成し、フッ素を含む薬液によりレジスト開口部内の親水化部４および含シリコン薄膜１に、開口部を形成してＧａＡｓ半導体基板２の表面を露出し、ドライエッチ法によりＧａＡｓ半導体基板２にビアホール６をエッチング形成する。 （もっと読む）