【課題】電気を流すことができる。
【解決手段】基板１１と、基板１１上に形成された、開口孔を有する絶縁膜１２と、開口孔の底部に形成された、内部にアルカリ金属原子（またはハロゲン原子）１６ａを有する筒状炭素構造体１４と、を有する配線構造１０により、基板１１と、基板１１上に形成された、開口孔を有する絶縁膜１２と、開口孔の底部に形成された、内部にアルカリ金属原子（またはハロゲン原子）１６ａを有する筒状炭素構造体１４とにより、筒状炭素構造体１４が金属性を示す。 （もっと読む）

【課題】ダイの両面にパワー電極又は他の電極を有する種類の低コストの半導体ダイの製造方法を提供すること。
【解決手段】主要な表面上に設けられる少なくとも１つの電極を有する複数のダイを半導体ウェーハに形成するステップと、前記半導体ウェーハの前記ダイの少なくとも１つの電極をマスク材料１１１で覆うステップと、前記各電極に向けて少なくとも１つの開口１１１ａ−１１１ｄを前記マスク材料に形成し、前記開口が前記各電極の底面に達するようにするステップと、前記各電極に向けて前記各開口の底面に少なくとも金属層を形成するステップと、前記半導体ウェーハから各ダイを個別化するステップとを有する。 （もっと読む）

【課題】コンタクトホールを容易且つ確実に効率よく形成することができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】水素バリア膜７に、配線層９と、ＭＯＳトランジスタＴのゲート電極３、ソース電極及びドレイン電極とを接続する第一のコンタクトホールＨ１を通すための除去領域７Ａを形成し、この除去領域７Ａの内側に、第一のコンタクトホールＨ１を形成する。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上にｎチャネル型及びｐチャネル型電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。ｎチャネル型及びｐチャネル型電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。応力を有する絶縁膜によって半導体層へ与えられる歪み、半導体層の面方位、又はチャネル長方向の結晶軸を制御することによって、ｎチャネル型とｐチャネル型電界効果トランジスタとの移動度の差を軽減し、電流駆動能力及び応答速度を同等とする。 （もっと読む）

【課題】 構造の接点抵抗を改善した、すなわち低下させた半導体構造を提供する。
【解決手段】 自己組織化・ポリマー技術を用いて、半導体構造の導電性コンタクト領域に存在する材料内に少なくとも１つの配列されたナノサイズ・パターンを形成する。配列されたナノサイズ・パターンを有する材料は、相互接続構造または電界効果トランジスタの半導体ソースおよびドレイン領域の導電材料である。接点領域内に整列ナノサイズ・パターニング材料が存在することによって、以降の接点形成のための全領域（すなわち界面領域）が拡大し、これによって構造の接点抵抗が低下する。接点抵抗の低下により、構造を通る電流が改善する。上述のことに加えて、本発明の方法および構造では、接合領域が不変のままであるので、構造の接合容量は影響を受けない。 （もっと読む）

【課題】半導体デバイスにおけるビアホールのドライエッチ処理において、ビアホール内に残渣が発生しない半導体装置の製造方法を提供する。
【解決手段】ＧａＡｓ半導体基板２上に含シリコン薄膜１を堆積し、含シリコン薄膜１上に光を照射することにより親水化するシラン誘導体被膜３を形成し、該シラン誘導体被膜３の所望の部位を露光して親水化部４の被膜を形成する。この親水化部４上にレジスト５を塗布し、該レジスト５の所望の部位に開口部を形成し、フッ素を含む薬液によりレジスト開口部内の親水化部４および含シリコン薄膜１に、開口部を形成してＧａＡｓ半導体基板２の表面を露出し、ドライエッチ法によりＧａＡｓ半導体基板２にビアホール６をエッチング形成する。 （もっと読む）

【課題】リーク電流を抑制でき、かつ絶縁耐圧を十分に確保可能なダイヤモンド電子素子を得ることができるダイヤモンド電子素子の製造方法を提供する。
【解決手段】このダイヤモンド電子素子の製造方法では、Ｐ^＋ダイヤモンド半導体層１１の形成の際、ダイヤモンド基板１０の一面１０側に存在する結晶欠陥の核となるサイトをホウ素によって終端させることができる。これにより、Ｐ^＋ダイヤモンド半導体層１１及びＰ⁻ダイヤモンド半導体層１２への欠陥の伝播が抑制されるので、ヒロック密度や異常粒子密度を低くでき、ショットキー障壁のレベルよりも低いレベルでのリーク電流の発生を抑止できる。また、電界の集中による絶縁破壊の発生も回避できる。また、Ｐ⁻ダイヤモンド半導体層１２のホウ素密度を抑えることで、逆電圧を印加したときのキャリアの移動速度が高められ、絶縁破壊のより確実な回避が実現される。 （もっと読む）

【課題】安定して電界集中緩和効果を得ることが可能なフィールドプレート構造を有するショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード１は、ＧａＮ自立基板２上に形成されたＧａＮエピタキシャル層３と、ショットキー電極５と、絶縁層４と、電極部分７とを備える。ショットキー電極５は、ＧａＮエピタキシャル層３の表面に接触するように形成される。絶縁層４は、ＧａＮエピタキシャル層３の表面上において、ショットキー電極５に隣接するように形成される。電極部分７は、ショットキー電極５と接続され、絶縁層４上に接触して延在するとともにショットキー電極５を構成する材料と異なる材料により構成される。 （もっと読む）

【課題】ゲートピッチが小さい領域において、ゲート電極間のソース・ドレイン電極に結晶欠陥の発生無しに電気的コンタクトを取ることができる半導体装置を提供する。
【解決手段】本願発明は、ゲート電極間に設けられるコンタクトプラグを含む半導体装置であって、前記ゲート電極下のチャネル領域を含み、かつチャネル長方向に平行な断面において前記コンタクトプラグを設けずに前記断面から垂直方向に外れて延設されたソース・ドレイン領域に、前記コンタクトプラグを設ける。 （もっと読む）

【課題】絶縁膜を研磨せずに、該絶縁膜からゲート電極の上面を露出させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】シリコン基板１の上にゲート絶縁膜５を形成する工程と、ゲート絶縁膜５の上にゲート電極７ａを形成する工程と、ゲート電極７ａを覆うように液状の絶縁性材料２０を塗布する工程と、絶縁性材料２０に鋳型１００を押し当てることにより、ゲート電極７ａの上方の絶縁性材料２０を押し流す工程と、絶縁性材料２０を硬化して絶縁膜２１にする工程と、硬化の後、ゲート電極７ａ上に高融点金属膜を形成する工程と、高融点金属膜をアニールすることにより、ゲート電極７ａの全体をシリサイド化する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ダマシンゲートプロセスにおいて、ゲート電極用溝形成時に層間絶縁膜が後退せず、短絡の原因となる導電層の残渣が発生しない半導体装置の製造方法を提供する。
【解決手段】チャネル形成領域を有する半導体基板１０にダミーゲート絶縁膜１２とダミーゲート電極１３を形成し、ダミーゲート電極をマスクとして基板にソース・ドレイン領域１９を形成し、酸化シリコンよりフッ酸耐性を有する絶縁性材料によりダミーゲート電極より厚い膜厚でダミーゲート電極を被覆して第１絶縁膜２１を形成し、その上に第１絶縁膜と異なる絶縁性材料で第２絶縁膜２２を形成し、第２絶縁膜の上面から第１絶縁膜の頂部、さらにダミーゲート電極が露出するまで第１絶縁膜と第２絶縁膜とを平坦化除去し、ダミーゲート電極及びダミーゲート絶縁膜を除去し、得られるゲート電極用溝の底部にゲート絶縁膜を形成し、その上にゲート電極を形成し、電界効果トランジスタとする。 （もっと読む）

本発明は、第１および第２メインコンタクト（７）、例えば、ソースおよびドレインコンタクトと、制御コンタクト、例えば、ゲートコンタクト（１０ａ）とを備えたＩＩＩ−Ｖ族ＣＭＯＳデバイスの製造方法に関する。該方法は、ダマシンプロセスを用いて制御コンタクト（１０ａ）を設けることを少なくとも含む。こうして２０ｎｍ〜５μｍの長さおよびショットキー挙動を持つ制御コンタクト（１０ａ）が得られる。Ｃｕなどの低抵抗材料の使用によりゲート抵抗を減少させることができ、ＩＩＩ−Ｖ族ＣＭＯＳデバイスの高周波性能を改善できる。
（もっと読む）

【課題】従来技術の欠点を有さない、バイポーラ無電解プロセス方法を提供する。
【解決手段】半導体基板の表面に金属化合物を無電解析出（光Ｂｉ−ＯＣＤとよばれる）させるバイポーラ光電気化学プロセスであって、基板の表側と基板の裏側の異なった照度が、カソード反応とアノード反応とを分離する駆動力を形成し、高歩留まりの金属化合物の析出が得られるプロセスが開示されている。更に、基板の表面が少なくとも部分的に絶縁性パターンで覆われ、金属化合物の析出がパターンの開口部中で選択的に起きる選択光Ｂｉ−ＯＣＤプロセスが開示されている。 （もっと読む）

【課題】窒化ガリウム系半導体素子のショットキ電極に関連するリーク電流を低減可能な構造を有する窒化ガリウム系半導体素子が提供される。
【解決手段】ショットキバリアダイオード１１では、絶縁体領域１５は、窒化ガリウム系半導体領域１３の第１のエリア１３ｂを覆うと共に第２のエリア１３ｃに設けられた開口１９を有する。第１の電極１７は、ショットキ接合導体部１７ａおよびオーバーラップ導体部１７ｂを含む。ショットキ接合導体部１７ａは、窒化ガリウム系半導体領域１３にショットキ接合２４を成す。オーバーラップ導体部１７ｂは絶縁体領域１５に位置している。絶縁体領域１５は、開口１９を規定しひさし形状の縁部１５ａを含む。庇の下に空隙２３が設けられており、これによって、第１の電極１７および絶縁体領域１５が窒化ガリウム系半導体領域１３の表面１３ｃを部分的に覆われていない。 （もっと読む）

【課題】信頼性の向上した半導体装置及びその作製方法を提供する。
【解決手段】ゲート電極と重畳し、該重畳領域の外側に不純物領域が形成された半導体層と、半導体層のゲート電極が設けられた側と同じ側の面に設けられ、不純物領域と一部が接する第１導電層と、ゲート電極及び第１導電層の上に設けられた絶縁層と、該絶縁層に形成され、第１導電層と少なくとも一部が重畳する開口を介して第１導電層と接する第２導電層と、を有する。 （もっと読む）

【課題】酸による化学処理などの煩雑な工程を実施することなく、かつ太陽電池セルの内部構造の損傷を引き起こすことなく、受光面側電極の半導体基板に対する接触抵抗を確実に低めることを可能とする太陽電池セルの製造方法を提供する。
【解決手段】ｐ型半導体層２が第１の主面２ａ側に、ｐ型半導体層３が第２の主面１ｂ側に設けられている半導体基板１を用意し、半導体基板１の第１の主面１ａ上に反射防止膜４を形成し、しかる後反射防止膜４上に受光面側電極用ペースト５Ａ，５Ｂを塗布し、受光面側電極用ペースト５Ａ，５Ｂを焼成し、受光面側電極５Ａ，５Ｂを形成するとともに、ファイヤースルーにより、受光面側電極５Ａ，５Ｂの下地に存在する反射防止膜部分を除去し、しかる後、複数の受光面側電極５Ａ，５Ｂ間に電圧を印加して、受光面側電極５Ａ，５Ｂ表面の不純物や残存反射防止膜を除去する、太陽電池セルの製造方法。 （もっと読む）

【課題】窒化物半導体装置においてリーク電流の低減が要求されている。
【解決手段】 本発明に従うSBDを形成する方法は、窒化物半導体２の上にチタン膜８及びアルミニウム膜９を電子ビーム蒸着法で形成する工程を有する。チタン膜８及びアルミニウム膜９を電子ビーム蒸着法で形成する時に自然発生的に極く薄いチタン酸化膜１０がチタン膜８と窒化物半導体２との間に生じる。この極く薄いチタン酸化膜１０を窒化物半導体２の上に残存させて表面安定化膜として使用し、リーク電流を低減させる。 （もっと読む）

【課題】半導体層内部に発生する電界を低減し、耐圧を向上できる窒化物半導体装置を提供する。
【解決手段】チャネル層を形成する第１の窒化物半導体層３、及びそれより禁制帯幅が広く窒化物半導体層３に対し障壁層となる層を含む第２の窒化物半導体層４を含む半導体層と、この半導体層３，４上に互いに間隔を隔てて形成されたソース電極５及びドレイン電極６と、半導体層３，４上のソース電極５とドレイン電極６との間の領域に形成されたゲート電極７とを備え、少なくともゲート電極７とドレイン電極６との間に存在する半導体層３，４にはフッ素を含む少なくとも１つのフッ素導入領域９が備えられている。 （もっと読む）

【課題】ソース/ドレインコンタクトホールを自己整列工程で形成する際に、窒化膜による膜ストレスを減らすことができ、エッチング停止膜の消失を防ぐことにより半導体基板を損傷から保護することができる製造方法を提供する。
【解決手段】半導体基板１０２の上部に選択ラインとワードラインを形成する。それらの上部に薄い窒化膜からなる第１のエッチング停止膜１１８と、さらにエッチング選択比の異なる高誘電体膜からなる第２のエッチング停止膜１２０を形成する。この上に第１の絶縁膜１２２を形成する。第１の絶縁膜の一部をＣＦ_４ガスによりエッチング除去する。第２のエッチング停止膜をＢＣｌ_３ガスにより除去し、第１のエッチング停止膜をＣＨＦ_３ガスにより除去し基板に達するコンタクトホールを形成する。 （もっと読む）

その底部孔口よりも幅が広い最上部孔口を有するゲートウェルを備えるパッシベーション体を含むＩＩＩ族窒化物ヘテロ接合パワー半導体素子、およびその製造方法。
（もっと読む）