【課題】アモルファスＳｉ−ＴＦＴに関し、Ａｌ−Ｎｉ系合金からなる電極配線層を半導体層に直接接合可能とする素子の接合技術を提供する。
【解決手段】本発明は、半導体層とＡｌ−Ｎｉ系合金からなる電極配線層と透明電極層とを備え、前記半導体層と前記電極配線層とが直接接合された部分を有する素子の接合構造において、電極配線層に直接接合された半導体層は、１．０×１０^２１ａｔｏｍｓ／ｃｍ^３〜１．０×１０^２２ａｔｏｍｓ／ｃｍ^３のリンと、５×１０^１７ａｔｏｍｓ／ｃｍ^３〜１×１０^２１ａｔｏｍｓ／ｃｍ^３の窒素を含有したアモルファスＳｉであることを特徴とする。 （もっと読む）

【課題】均一性や生産性が高いと共に、高周波性能として、雑音指数が小さく、かつ付随利得の大きい電界効果トランジスタ（ＦＥＴ）、このＦＥＴを備える半導体チップ及び半導体装置を提供すること。
【解決手段】本発明のＦＥＴ１は、ＧａＡｓ半導体基板２の上に、ｉ形ＧａＡｓバッファ層３と、ｉ形ＩｎＧａＡｓ二次元電子ガス層４と、ｎ形ＡｌＧａＡｓ電子供給層５と、が積み上げられ、ｎ形ＡｌＧａＡｓ電子供給層５の上に線状にショットキー性接触するゲート電極１２があり、ゲート電極１２の両横から離れ、かつｎ形ＡｌＧａＡｓ電子供給層５の上に、ｎ形ＩｎＧａＰエッチング停止層６と、続いて同程度の横位置でｎ形ＧａＡｓコンタクト層７とが積み上げられ、ｎ形ＧａＡｓコンタクト層７の上にコンタクト層７の端から離れて帯状にオーム性接触をする電極として各側にソース電極９とドレイン電極１０とを備える。 （もっと読む）

【課題】遮断板を使用せずに薬液処理を可能とする裏面洗浄方法であり、容易な装置構成にて、ベベル部および基板裏面に付着したルテニウムのエッチングを行う。
【解決手段】上ノズル１と下ノズル２から基板３の上面および下面に次亜塩素酸ナトリウム水溶液を供給し、下面のルテニウム膜を除去すると同時に、上面のルテニウム膜６をパターンニングする工程と、前記ノズル１，２から基板３の上面および下面に純水を供給して次亜塩素酸ナトリウム水溶液を除去する工程と、この工程の後に、前記ノズル１，２から基板３の上面および下面に弗酸を供給して不純物を除去する工程と、この工程の後に、前記ノズル１，２から基板３の上面および下面に純水を供給して弗酸を除去する工程と、この工程の後に、スピンベース５により基板３を回転させて乾燥させる工程とを有する。 （もっと読む）

【課題】閾値電圧などのばらつきを低減させることができ、信頼性の高い高性能なＴＦＴ特性を持つ半導体装置を提供すること。
【解決手段】本発明の一態様に係る半導体装置は、基板上に形成され、ソース領域４ｃ、ドレイン領域４ｄ及びチャネル領域４ｂを有する多結晶半導体層４ａと、多結晶半導体層４ａのソース領域４ｃ及びドレイン領域４ｄ上に形成された金属性導電層６と、多結晶半導体層４ａと金属性導電層６との間に形成された合金層５とを有し、多結晶半導体層４ａは、チャネル領域４ｂの膜厚が、金属性導電層６が形成された領域の膜厚より薄くなるように形成された凹部４ｅを有し、凹部４ｅの深さＸと、合金層５の膜厚Ｙと、金属性導電層６の膜厚ｔとが、次の関係を満たしている。
０．１ｔ≦Ｙ≦０．３ｔ
０．３Ｙ≦Ｘ≦２Ｙ （もっと読む）

【課題】トップコンタクト型のＦＥＴと同様のコンタクト抵抗を実現し、かつボトムコンタクト型のＦＥＴなみの微細構造の作製を可能とする。
【解決手段】ゲート電極１１と、前記ゲート電極１１上に形成されたゲート絶縁膜１２と、前記ゲート絶縁膜１２上に形成された半導体層１３と、前記ゲート絶縁膜１２上で前記半導体層１３の両端に形成されたソース・ドレイン電極１４、１５とを有し、前記各ソース・ドレイン電極１４、１５は、前記半導体層１３側に延長形成されたひさし部１６を有し、該ひさし部１６の前記ゲート絶縁膜１２側に向いている下面が前記半導体層１３の少なくとも一部に接続されている。 （もっと読む）

【課題】ＴＦＴ−ＬＣＤ用金属配線形成のためのエッチング液組成物を提供する。
【解決手段】組成物全体の質量に対してリン酸５５〜７５質量％、硝酸０.７５〜１.９９質量％、酢酸１０〜２０質量％、Ｍｏエッチング調整剤０.０５〜０.５質量％、含ホウ素化合物０.０２〜３質量％、及び残量の水を含むエッチング液組成物。ゲート及びソース／ドレイン配線材料であるＭｏ／ＡｌＮｄ二重膜またはＭｏ／Ａｌ／Ｍｏ三重膜を単一工程でウェットエッチングして、アンダーカット及び突出現象なしに優秀なテーパ状のエッチングプロファイルを収得でき、ドライエッチング工程を排除することによって、工程を円滑にして生産性を向上させ、生産コストを低減できる。また、過塩素酸のような環境有害物質、エッチング液の寿命を短縮させる不安定な成分、または基板のガラスを腐蝕させるフッ素系化合物が不要となる。 （もっと読む）

【課題】ｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴで異なる金属膜を使用する場合であっても、両方のゲート電極を同時に加工できる技術を提供する。
【解決手段】ｐチャネル型ＭＩＳＦＥＴ形成領域に改質膜１１を形成している。改質膜１１は、ポリシリコン膜９にリンを導入することにより形成されている。この改質膜１１は、ポリシリコン膜９よりもエッチング速度が速くなる性質がある。このことから、ｐチャネル型ＭＩＳＦＥＴ形成領域において、改質膜１１とポリシリコン膜９をすべてエッチングする際、ｎチャネル型ＭＩＳＦＥＴ形成領域においては、ポリシリコン膜９がすべてエッチングされずに一部が残存する。これにより、ｐチャネル型ＭＩＳＦＥＴ形成領域に形成されている膜の総膜厚と、ｎチャネル型ＭＩＳＦＥＴ形成領域に形成されている膜の総膜厚の差が緩和される。 （もっと読む）

【課題】本発明は、絶縁膜が低反射膜として所望の機能を発揮し、また暗電流を抑制した半導体受光素子及びその製造方法を提供することを目的とする。
【解決手段】半導体上に絶縁膜を形成する絶縁膜形成工程と、
該半導体のコンタクトをとるべき場所に電極を形成する電極形成工程を備える。 該電極形成工程後、該絶縁膜上にレジストを形成する絶縁膜保護用レジスト形成工程を備える。
該レジストと該電極上に、金属である給電層を形成する給電層形成工程と、
該給電層形成工程後、該電極と接する該給電層上にめっき形成を行うめっき形成工程と、
該めっき形成工程後、該電極となるべき部分を残して該給電層をエッチングする給電層エッチング工程とを備える。
さらに、該給電層エッチング工程後、該レジストを除去する絶縁膜保護用レジスト除去工程を備える。 （もっと読む）

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板１の上にゲート電極膜２を形成し、前記ガラス基板１およびゲート電極膜２の上に窒化珪素膜３を形成し、前記窒化珪素膜３の上にアモルファスＳｉ膜４を形成し、前記アモルファスＳｉ膜４の上に燐ドープアモルファスＳｉ膜４´を形成し、前記燐ドープアモルファスＳｉ膜４´の上にバリア膜を形成し、前記バリア膜の上に純銅または銅合金膜８からなるドレイン電極膜５およびソース電極膜６を形成し、前記ドレイン電極膜５およびソース電極膜６の上に窒化珪素膜３´を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜は、Ｓｉ、燐、Ｃｕおよび酸素からなり、必要に応じてその他の元素を含有するＣｕ燐ドープ酸化ケイ素膜１２´で構成されていることを特徴とする。 （もっと読む）

【課題】有機・カーボンナノチューブ表示装置において、オフ動作時の漏れ電流を抑制しつつ、画素エリア・バス配線幅の縮小を抑制する。
【解決手段】本発明に係る電界効果型トランジスタは、カーボンナノチューブをチャネルに用いる電界効果型トランジスタにおいて、ドレイン電極とソース電極が複数のカーボンナノチューブで直列に接続されていて、ゲートとゲート絶縁層を介して接しているカーボンナノチューブ１がｎ型またはｐ型にドーピングされて、ソースおよびドレイン電極と接触しているカーボンナノチューブ２がカーボンナノチューブ１とは相補的にドーピングされていることを特徴とする。 （もっと読む）

【課題】リーク電流の増大、及び電流コラプス現象によるオン抵抗の増大を抑制できる窒化物系化合物半導体装置を提供する。
【解決手段】窒化物系化合物半導体からなるキャリア走行層３を有する半導体層１０と、半導体層１０の主面１００上に配置され、キャリア走行層３を流れる主電流の電流経路の端部である第１の主電極２１及び第２の主電極２２と、第１の主電極２１及び第２の主電極２２を囲むように主面１００上に配置され、主面１００直下及びその近傍の半導体層１０内の電荷を制御する外周電極３０とを備える。 （もっと読む）

【課題】特に半導体装置の製造工程において、Ｐｔ及びＰｄの少なくとも一方を含む残留薄膜を簡易かつ効率的に除去することが可能な方法を提供する。
【解決手段】所定の容器中に、塩酸、硝酸及び水を順次に入れる、又は、硝酸、塩酸及び水を順次に入れて所定濃度の希王水を調整し、この希王水中に、製造過程にある半導体装置を浸漬し、前記半導体装置のＰｔを含む残留薄膜を除去する。 （もっと読む）

【課題】ピン電界効果トランジスタ及びその製造方法を提供する。
【解決手段】ピン電界効果トランジスタは、基板１００上に具備されるアクティブピン１０２と、アクティブピン１０２の表面に具備されるゲート酸化膜パターン１０４と、ゲート酸化膜パターン１０４上に具備され、アクティブピン１０２と交差するように延長される第１電極パターン１０６ｂと、第１電極パターン１０６ｂ上に積層され、第１電極パターン１０６ｂに対して広い線幅を有する第２電極パターン１０８ａ及び第１電極パターン１０６ｂ両側のアクティブピン１０２表面下に具備されるソース／ドレイン拡張領域１１０を含む。このようなピン電界効果トランジスタは、優れた性能を有するのみならず、ＧＩＤＬ電流が減少される。 （もっと読む）

【課題】効率的なパターン形成方法を用いて形成される電子部品、特に表示装置の提供。
【解決手段】ゲートパターン上にゲート絶縁膜５と半導体膜６と接触膜７と上層金属膜８とが積層された基板に対して、第１のレジストパターン９をマスクとした第１のエッチングで、上層金属膜８及び接触膜７を除去し、ドレイン電極１０とソース電極１１とデータ端子１２とデータ配線１３と含むデータパターン及びトランジスタのチャネル部を形成し、第２のレジストパターン１４を、チャネル部両側の第１のレジストパターン９と少なくとも一部が重なり、かつ、チャネル部を被覆するように転写し、第１のレジストパターン９及び第２のレジストパターン１４をマスクとした第２のエッチングで、半導体膜６を除去してゲート絶縁膜５を露出し、半導体膜６をアイランド状に加工する薄膜トランジスタの製造方法を用いる。 （もっと読む）

【課題】生産性を向上させることができるＴＦＴ基板及びその製造方法を提供すること。
【解決手段】本発明にかかるＴＦＴ基板１００は、ソース領域４ａ及びドレイン領域４ｂを有する半導体膜４と、ソース領域４ａに電気的に接続され、透明導電膜２１によってソース領域４ａ上に形成されるソース電極１１と、ドレイン領域４ｂに電気的に接続され、透明導電膜２１によってドレイン領域４ｂ上に形成されるドレイン電極１２と、ドレイン電極１２から延在し、半導体膜４からはみ出すように形成される画素電極１３と、ソース電極１１に電気的に接続され、ソース電極１１上において、ソース電極１１からはみ出さないように、上部導電膜２２によって形成された配線１４とを有するものである。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する発光装置、及び該発光装置を量産高く作製する方法を提案することを課題とする。
【解決手段】チャネルストップ型の逆スタガ型薄膜トランジスタを有する発光装置において、該チャネルストップ型の逆スタガ型薄膜トランジスタは、ゲート電極と、ゲート電極上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む微結晶半導体膜と、微結晶半導体膜上にバッファ層と、バッファ層上において微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層と、チャネル保護層及びバッファ層上にソース領域及びドレイン領域と、ソース領域及びドレイン領域上にソース電極及びドレイン電極を有する。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する液晶表示装置、及び該液晶表示装置を量産高く作製する方法を提案することを課題とする。
【解決手段】チャネルストップ型の逆スタガ型薄膜トランジスタを有する液晶表示装置において、該チャネルストップ型の逆スタガ型薄膜トランジスタは、ゲート電極と、ゲート電極上にゲート絶縁膜と、ゲート絶縁膜上にチャネル形成領域を含む微結晶半導体膜と、微結晶半導体膜上にバッファ層と、バッファ層上において微結晶半導体膜のチャネル形成領域と重なる領域にチャネル保護層と、チャネル保護層及びバッファ層上にソース領域及びドレイン領域と、ソース領域及びドレイン領域上にソース電極及びドレイン電極を有する。 （もっと読む）

【課題】同一のオーミック電極形成条件であっても、ｎ型不純物領域では特性を改善させ、ｐ型不純物領域ではオーミック特性を維持することができる炭化珪素半導体装置の製造方法、炭化珪素半導体装置を提供すること。
【解決手段】リンを含む第１層間絶縁膜１２を用いる場合に、ｐ型不純物領域７上にリンを含まない第２層間絶縁膜を形成することによって第１層間絶縁膜１２をｐ型不純物領域７に直接的に接触させないことができるので、第１層間絶縁膜１２からｐ型不純物領域７へのリンの拡散を防止することにより、ｐ型コンタクトのオーミック性を劣化させることない。また、ｎ型不純物領域５にリンを含む第１層間絶縁膜１２を接触させて熱処理することにより、ｎ型不純物領域５にリンを拡散させたリン拡散不純物領域１３を形成でき、ｎ型コンタクトの特性を改善したオーミック電極を形成することができる。 （もっと読む）

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板１の上にゲート電極膜２を形成し、前記ガラス基板１およびゲート電極膜２の上に窒化珪素膜３を形成し、前記窒化珪素膜３の上にアモルファスＳｉ膜４を形成し、前記アモルファスＳｉ膜４の上にバリア膜を介していずれもＣｕ−Ｏ−Ｚｎ銅合金膜１５の下地層を有するＣｕ−Ｚｎ銅合金からなるドレイン電極膜５およびソース電極膜６を形成し、前記アモルファスＳｉ膜４、ドレイン電極膜５およびソース電極膜６の上に窒化珪素膜３´を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜は、Ｃｕ−Ｓｉ−Ｏ−Ｚｎ銅合金膜１９で構成されていることを特徴とする。 （もっと読む）

低コンタクト抵抗を示すＭＯＳ構造（１００，２００）と、このようなＭＯＳ構造の形成方法が提供される。一方法では、半導体基板（１０６）が提供され、前記半導体基板上にゲートスタック（１４６）が形成される。前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域（１１６）が形成される。前記不純物ドープ領域から延びる隣接するコンタクトフィン（１８６）が形成され、前記コンタクトフィン上に金属シリサイド層（１２６）が形成される。前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクト（１２２）が形成される。
（もっと読む）