【課題】酸化物透明導電膜の上に反射電極用のＡｌ合金膜が直接接続された構造を備えた表示装置において、ＴＭＡＨ水溶液などのアルカリ現像液中での腐食が生じ難く、Ａｌ系合金膜の腐食を有効に防止することが可能な表示装置の製造方法を提供する。
【解決手段】酸化物透明導電膜１９ａの上に反射電極用のＡｌ合金膜１９ｂが直接接続されてなる構造を備えた表示装置１１の製造方法であって、基板上に酸化物透明導電膜を形成する第１の工程と、酸化物透明導電膜上にＡｌ合金膜を形成する第２の工程と、Ａｌ合金膜を加熱する第３の工程とを包含し、Ａｌ合金膜は、Ｎｉ及び／又はＣｏを０．１〜４原子％、およびＬａ、Ｍｇなどから選択される少なくとも一種の元素を総量で０．１〜２原子％の範囲で含有するＡｌ−（Ｎｉ／Ｃｏ）−Ｘ合金からなり、Ｎｉ及び／又はＣｏ含有量に応じて、第２の工程における基板の温度および第３の工程における加熱温度を制御している。 （もっと読む）

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板１の上に形成されたゲート電極膜２と、前記ガラス基板１およびゲート電極膜２の上に形成された窒化珪素膜３と、前記窒化珪素膜３の上に形成されたアモルファスＳｉ膜４と、前記アモルファスＳｉ膜４の上に形成されたＣｕ、ＳｉおよびＯからなる銅含有珪素酸化膜またはＣｕ、Ｓｉ、ＭおよびＯからなる銅Ｍ含有珪素酸化膜１９と、前記銅含有珪素酸化膜または銅Ｍ含有珪素酸化膜１９の上に形成された純銅または銅合金からなるドレイン電極膜５およびソース電極膜６と、前記ドレイン電極膜５およびソース電極膜６の上に形成された酸化ケイ素または酸化アルミニウム膜１６と、前記酸化ケイ素または酸化アルミニウム膜１６の上に形成された窒化珪素膜１３とからなる。 （もっと読む）

【課題】 ｎＭＩＳおよびｐＭＩＳに適したメタルゲート電極を有する実用的なＣＭＩＳＦＥＴの製造方法を提供する。
【解決手段】 半導体基板１の主面に素子分離領域２で分離したｐウェル３及びｎウェル４形成し、その上にゲート絶縁膜５、チタンナイトライド膜６、及び第一のポリシリコン膜７を積層形成した後、ウェル４上のポリシリコン膜７及びチタンナイトライド膜６を除去する。続いて、ｎウェル４のチタンナイトライド膜６上及びｐウェル３のポリシリコン膜７上にタングステン膜９及び第二のポリシリコン膜１０を積層形成した後、ｐウェル３上の第一のポリシリコン膜７表面に達するまで、ｐ及びｎウェル３、４上の第二のポリシリコン膜１０及びタングステン膜９を平坦化技術により、ｐウェル３上のタングステン膜９を除去する。その後、ゲート加工によりＣＭＩＳＦＥＴを形成する。 （もっと読む）

【課題】車載用半導体素子は、その用途の性質上、高度の信頼性を要求されている。従って、アルミニウム系電極等に関しても、原則としてボイド・フリーとする必要がある。ところが、パワーＭＯＳＦＥＴ等のパワー系半導体素子、特にトレンチ・ゲート型のパワーＭＯＳ系デバイスでは、アルミニウム系電極の厚さが３５００から５５００ｎｍ程度（２．５マイクロメートル以上）と厚く、ボイド・フリーとすることが極めて困難と考えられていた。
【解決手段】本願発明はライン・アンド・スペース状の凹凸領域上に、２．５マイクロメートル以上の厚さのアルミニウム系電極金属膜をスパッタリングで形成する際に、ウエハの温度を摂氏４００度以上、５００度未満とするものである。 （もっと読む）

【課題】２つのゲート配線間の接続を容易に、かつ低抵抗で行えるデュアルゲート半導体装置を提供する。
【解決手段】半導体基板を準備する工程と、半導体基板上に、それぞれがゲート絶縁膜と第１ゲート金属膜とを含む、第１および第２の電極を形成する工程と、第１および第２の電極を埋め込むように、層間絶縁層を形成する工程と、第１および第２の電極の上部を層間絶縁層から露出させる工程と、第２の電極の第１ゲート金属膜を選択的に除去する工程と、第１および第２の電極を覆うように、層間絶縁層上に、第２ゲート金属膜およびゲート配線膜を堆積する工程と、第２ゲート金属膜とゲート配線膜をパターニングして、第１ゲート電極と第２ゲート電極とを形成するとともに、第１ゲート電極と第２ゲート電極とをゲート配線膜で接続する工程とを含む。 （もっと読む）

【課題】工程を増やすことなく、１枚のマザーガラス基板上に所望の部分にそれぞれ精密に配線の側面の角度を異ならせた配線を提供することを課題とする。
【解決手段】多階調マスクを用いることで１つのフォトレジスト層を１枚のマザーガラス基板から遠ざかる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレジスト層を形成する。１本の配線を形成する際、１枚のフォトマスクを用い、金属膜を選択的にエッチングすることで、場所によって側面形状（具体的には基板主平面に対する角度）が異なる１本の配線を得る。 （もっと読む）

【課題】マスク数の少ない薄膜トランジスタ及び表示装置の作製方法を提供する。
【解決手段】第１の導電膜１０２と、絶縁膜１０４と、半導体膜１０６と、不純物半導体膜１０８と、第２の導電膜１１０とを積層し、この上に多階調マスクを用いて凹部を有するレジストマスク１１２を形成し、第１のエッチングを行って薄膜積層体を形成し、該薄膜積層体に対してサイドエッチングを伴う第２のエッチングを行ってゲート電極層１１６Ａを形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。 （もっと読む）

【課題】 ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高ｋゲート誘電体層の上に位置決めされている少なくとも１つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを形成する方法を提供する。
【解決手段】 これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために（すなわち、メッキを増強するために）照明を受けて実行され、所与の領域への電子流を防止するために（すなわち、メッキを防止するために）暗闇で実行される。 （もっと読む）

【課題】酸化亜鉛を含む半導体膜を用い、ソース電極及びドレイン電極にｎ型又はｐ型の不純物を添加した酸化亜鉛を含む膜を用いたときでも欠陥や不良が生じない半導体装置及びその作製方法を提供する。
【解決手段】絶縁膜を形成し、絶縁膜上に第１の導電膜を形成し、第１の導電膜上にｎ型又はｐ型の不純物が添加された酸化亜鉛を含む第２の導電膜を形成し、第２の導電膜を第１のエッチングによって島状にし、第１の導電膜を第２のエッチングによって島状にし、絶縁膜及び島状の第２の導電膜上に酸化亜鉛を含む半導体膜を形成する。 （もっと読む）

【課題】極めて微細な孔又は溝内に銅を埋め込むことができる、新たな銅配線の製造方法を提供する。
【解決手段】１価の銅イオンと錯体を形成し、１価の銅イオンとの錯化定数が１×１０³より高い値を示し、且つ使用環境下において１価の銅イオンと形成する錯体の溶解度が０．５ｇ／Ｌ以上の銅錯化剤、若しくは、１価の銅イオンと錯体を形成し、１価の銅イオンとの錯化定数が１×１０³より高い値を示し、且つ２価の銅イオンとの錯化定数が１×１０²⁰以下の値を示す銅錯化剤を１ｗｔ％以上と、水を１ｗｔ％以上と、銅成分とを含む電解液を強制攪拌しながら、被めっき体における配線接続孔又は配線溝内に銅を電気めっきする工程を備えた銅配線の製造方法によれば、攪拌の程度を調整することにより、微細孔への銅の埋め込み率を調整することができ、微細孔への銅の埋め込み率をより一層高めることができる。 （もっと読む）

【課題】電気特性が優れた薄膜トランジスタ、及びそれを有する表示装置、ならびにそれらを作製する方法を提案する。
【解決手段】ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成され、ドナーとなる不純物元素を含む微結晶半導体膜と、ドナーとなる不純物元素を含む微結晶半導体膜上に形成される一対のバッファ層と、一対のバッファ層上に形成される一導電型を付与する不純物元素が添加された一対の半導体膜と、一導電型を付与する不純物元素が添加された一対の半導体膜上に形成される配線とを有し、微結晶半導体膜におけるドナーとなる不純物元素の濃度は、ゲート絶縁膜側から前記バッファ層にかけて減少し、バッファ層は、ＳＩＭＳの検出限界より多くのドナーとなる不純物元素を含まない薄膜トランジスタである。 （もっと読む）

【課題】化学機械研磨（ＣＭＰ）に代わる新たな銅層エッチング方法を提供する。
【解決手段】１価の銅イオンと錯体を形成し、１価の銅イオンとの錯化定数が１×１０³より高い値を示し、且つ使用環境下において１価の銅イオンと形成する錯体の溶解度が０．５ｇ／Ｌ以上の銅錯化剤、若しくは、１価の銅イオンと錯体を形成し、１価の銅イオンとの錯化定数が１×１０³より高い値を示し、且つ２価の銅イオンとの錯化定数が１×１０²⁰以下の値を示す銅錯化剤、例えばアセトニトリルを１ｗｔ％以上と、水を１ｗｔ％以上とを含むエッチング処理液は、特に銅を溶解する効果があるため、かかる水溶液を強制攪拌させながら銅層表面に接触させることにより余分な銅層を除去することができる。 （もっと読む）

【課題】ｎチャネル及びｐチャネルのゲート構造が異なり且つメタルゲート電極を有する半導体装置において、ゲート電極パターン形成時のドライエッチングでゲート絶縁膜の突き抜けが発生しないようにする。
【解決手段】ゲート絶縁膜１０５と接する第２ゲート電極材料膜（ＴｉＮ膜）１１１がゲート電極１５１の一部として形成されないｎチャネル領域１０３上に、第２ゲート電極材料膜（ＴｉＮ膜）１１１のエッチング時にオーバーエッチング吸収層として機能する第１ゲート電極材料膜（ポリシリコン膜）１０７を予め形成しておく。 （もっと読む）

【課題】仕事関数が所望の値に制御されたメタルゲート電極を備える半導体装置を提供する。
【解決手段】半導体基板２上に、ゲート絶縁膜４を介して、Ｎ等を含有する仕事関数制御層５、ＳｉまたはＡｌを含んだ中間層６、およびＭｏＮ層等の低抵抗層７が積層された構造を有するメタルゲート電極を形成する。その形成時には、ゲート絶縁膜４上に仕事関数制御層５、中間層６および低抵抗層７の各層の積層後、ゲート加工を行い、ＬＤＤ領域９、サイドウォール８およびソース・ドレイン領域１０を順に形成して、半導体基板２に導入した不純物の活性化アニールを行う。仕事関数制御層５と低抵抗層７との間に中間層６を設けたことにより、仕事関数制御層５へのあるいは仕事関数制御層５からのＮ等の拡散が抑制され、その仕事関数の変動が抑制されるようになる。 （もっと読む）

【課題】膜厚の異なる複数のゲート絶縁膜厚を有し、かつ、高誘電率ゲート絶縁膜及びメタルゲートを有する半導体装置において、薄膜のゲート絶縁膜を有するＭＩＳ型トランジスタの特性バラツキが低減される構造を実現する。
【解決手段】低電圧系トランジスタ形成領域Ａに形成された第１のＭＩＳ型トランジスタは、ゲート絶縁膜５と、金属膜６及び多結晶シリコン膜９からなる第１のゲート電極とを含む。高電圧系トランジスタ形成領域Ｂに形成された第２のＭＩＳ型トランジスタは、ゲート絶縁膜５と、多結晶シリコン膜９からなる第２のゲート電極とを含む。低電圧系トランジスタ形成領域Ａのゲート絶縁膜５の等価酸化膜厚は、高電圧系トランジスタ形成領域Ｂのゲート絶縁膜５の等価酸化膜厚よりも薄く、低電圧系トランジスタ形成領域Ａの基板表面高さは、高電圧系トランジスタ形成領域Ｂの基板表面高さよりも高い。 （もっと読む）

【課題】ＡｌあるいはＡｌ合金など腐食しやすい金属を補助容量配線に用いた電気光学素子の製造方法において、後続画素エッチング工程における補助容量配線の腐食断線を防止する。
【解決手段】電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線とを備える。 （もっと読む）

【課題】紫外光を効率よく出力できる半導体発光素子およびその製造方法を提供する。
【解決手段】ｐ型半導体層１４を含み、少なくとも紫外領域に発光波長を有する半導体層と、前記ｐ型半導体層１４上に設けられた透光性電極１５とを備え、前記透光性電極１５が、結晶化されたＩＺＯ膜を含むものである半導体発光素子１とする。 （もっと読む）

【課題】本発明は、ＦＩＮ状の半導体部やゲート電極を精度良く形成すること、又は素子間の特性バラツキを改善することで、特性の優れたＦＩＮ型トランジスタを備える半導体装置を提供することを目的とする。
【解決手段】本発明は、一方にソース領域、他方にドレイン領域が形成されたＦＩＮ状の半導体部１０と、ソース領域とドレイン領域との間で、ＦＩＮ状の半導体部１０をゲート絶縁膜を介して囲むように形成されたゲート電極１７とを備える半導体装置である。そして、本発明に係る１つ解決手段は、ゲート電極１７が、ウェットエッチング可能なメタル材料又はシリサイド材料を用いている。 （もっと読む）

【課題】アルミニウム膜のウェットエッチングは、等方性のエッチング特性が知られているが、ウエハを高速回転させているため、回転に伴う異方性が現れるため、ウエハ外周部の配線形状を管理することが困難であった。
【解決手段】アルミニウム膜のウエット・エッチングにおいて、フルコーンノズルを２本搭載し、１本のノズルをウエハ全面へ薬液が塗布可能な位置に設置し、もう１本のノズルを薬液濃度が薄くなるウエハ中心部（ウエハ直近の位置）に設置し同時に薬液を塗布することにより、回転数依存が少なくエッチングレート均一性を向上することが可能とするものである。 （もっと読む）

【課題】コンタクト抵抗をより一層低減することができる半導体装置及びその製造方法を提供する。
【解決手段】コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する。次に、バリアメタル膜２３を覆うニッケル膜２４をスパッタリング法により形成する。次に、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を熱ＣＶＤ法により形成する。そして、ＣＭＰ法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。 （もっと読む）