本発明は、支持部と、この支持部からエピタキシャル成長した、それぞれ少なくとも１つのコレクタ又はエミッタレイヤと、少なくとも１つのベースレイヤ（Ｂ）と、それぞれ少なくとも１つのエミッタ又はコレクタレイヤと、を有するヘテロ接合バイポーラトランジスタに関するものである。それぞれコレクタ又はエミッタレイヤは、それぞれエミッタ又はコレクタレイヤと実質的に同一の組成を有する、ベースレイヤと接触状態にある少なくとも１つのアンダーコート（Ｃ１）と、この第１アンダーコートとの関係においてベースレイヤとは反対側の面上の少なくとも１つの第２アンダーコード（Ｃ２）と、を有している。
（もっと読む）

【課題】表面粗度が小さく、平滑性や緻密性に優れ、しかも、基材への密着性やエッチング性に優れた金属被膜と、前記金属被膜を形成するための形成方法と、前記金属被膜をパターン形成した金属配線とを提供する。
【解決手段】金属被膜は、金属微粒子と、水と、分子量２０００〜３００００の分散剤とを含む金属微粒子分散液を、基材の表面に塗布し、焼成して形成され、
(1) Ａｇと、
(2) Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｉｒ、Ｓｎ、Ｃｕ、Ｎｉ、Ｆｅ、Ｃｏ、Ｔｉ、およびＩｎからなる群より選ばれる少なくとも１種の金属と、
を含む合金からなり、合金の総量中の、Ａｇの含有割合が８０〜９９．９原子％、平均結晶粒径が０．２〜５μｍである。形成方法は、金属微粒子分散液を、基材の表面に塗布し、乾燥後、７００℃以下の温度で焼成する。金属配線は、金属被膜をパターン形成した。 （もっと読む）

【課題】ＣＭＰプロセスのやりやすいめっき膜を形成して、次工程のＣＭＰプロセスでの負担を軽減できるようにしためっき装置及びめっき方法を提供する。
【解決手段】基板Ｗを保持する基板保持部３６と、基板保持部３６で保持した基板Ｗと接触して通電させるカソード電極８８を備えたカソード部と、基板Ｗの表面に対向する位置に配置されるアノード９８と、基板保持部３６で保持した基板Ｗとアノード９８と間に基板Ｗと接離する方向に移動自在に配置され、該移動方向に沿って直線状に貫通して延びる貫通孔１１２ａを有する接触材１１２を有する。 （もっと読む）

【課題】アルミニウム、モリブデン、インジウムスズ酸化物等から構成される各マスク工程における各金属層をエッチングし得るエッチング組成物を提供する。また、工程が簡単で製造費用が低廉であり、且つ生産性を向上させ得る液晶表示装置用アレイ基板の製造方法を提供する。
【解決手段】４０〜７０重量％の燐酸、３〜１５重量％の硝酸、５〜３５重量％の酢酸、０．０５〜５重量％の塩素化合物、０．０１〜５重量％の塩素安定剤、０．０１〜５重量％のｐＨ安定剤及び残量の水を含むエッチング組成物とする。また、上記エッチング組成物を用いて各金属層をエッチングする液晶表示装置用アレイ基板の製造方法とする。 （もっと読む）

【課題】
半導体デバイス製造のトランジスタ形成工程に用いられるメタル材料を、選択的に、かつ効率よくエッチングするエッチング剤組成物、及びそれを用いた半導体デバイスの製造方法を提供する。
【解決手段】
メタル材料の精密な加工が可能であり、かつ絶縁材料に対する腐食性が少ないという優れた特性をもつエッチング剤組成物であって、フッ素化合物に無機酸もしくは有機酸のいずれかを含有することからなるエッチング剤組成物、及びそれを用いた半導体デバイスの製造方法。 （もっと読む）

【課題】 パターン形成において、低コスト化及び形成時間の短縮化を図るとともに、微細パターンの形成を可能としたパターンの形成方法を提供する。
【解決手段】 本発明のパターン形成方法は、基板１８上に第１金属膜２８を形成する第１金属膜形成工程と、第１金属膜２８上に、パターンを形成しない基板１８上の位置に対応する第１金属膜２８が露出するようにマスクパターン３８を形成するマスクパターン形成工程と、マスクパターン３８をマスクとして第１金属膜２８上に絶縁膜４０を形成する絶縁膜形成工程と、マスクパターン３８を除去し、メッキ法により、マスクパターン３８を除去した第１金属膜２８上に絶縁膜４０をマスクとして少なくとも第２金属膜４２を形成する第２金属膜形成工程と、を有する。 （もっと読む）

【課題】ＴＦＴ構造部の製造工程を簡略化するとともに、ソース・ドレイン電極の材質を限定せずとも、ＴＦＴチャネル部となる半導体層の膜厚を正確に制御することで、表示ムラを防止した電気光学表示装置を提供する。
【解決手段】活性領域層ＡＲ上から、画素電極３０の下方の透明絶縁性基板１の上方にかけて延在するようにドレイン電極２６が配設されている。ソース電極２４およびソース配線２５は、その端面が半導体膜６の何れの端面よりも後退した位置となるように配設され、活性領域層ＡＲ上のドレイン電極２６の端面も、半導体膜６のほぼ平行な関係にある端面よりも後退した位置となるように配設されている。 （もっと読む）

【課題】銀（Ａｇ）配線用エッチング液を提供すること。また、エッチング液を利用する銀（Ａｇ）配線形成方法を提供すること。さらに、エッチング液を利用する薄膜トランジスタ基板の製造方法を提供すること。
【解決手段】本発明により、エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法が提供される。エッチング液は下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含む。
（化学式１）
Ｍ（ＯＨ）_ＸＬ_Ｙ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ_２Ｏ、ＮＨ_３、ＣＮ、ＣＯＲ、ＮＨ_２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。） （もっと読む）

【課題】 同一の組成物を使用して薄膜トランジスタ液晶表示装置のＴＦＴを構成するゲート配線材料であるＡｌ−Ｎｄ／Ｍｏ二重膜またはＭｏ／Ａｌ−Ｎｄ／Ｍｏ三重膜を、単一工程で、下部膜であるＡｌ−ＮｄまたはＭｏのアンダーカット現象なしに湿式エッチングして、優れたテーパを収得することができ、同時にソース／ドレイン配線材料であるＭｏ単一膜でも優れたプロファイルを形成することができるエッチング組成物を提供する。
【解決手段】 本発明による薄膜トランジスタ液晶表示装置のエッチング組成物は、燐酸、硝酸、酢酸、燐酸塩、陰イオン界面活性剤及び水を含む。 （もっと読む）

本発明には、ケイ化ニッケルおよびケイ化コバルトをエッチングする方法ならびに導電線を形成する方法が含まれる。一実施形態では、ケイ化ニッケルを含む基板は、その基板からケイ化ニッケルをエッチングするために効果的な、少なくとも５０の温度および３５０トル〜１１００トルの圧力でＨ_３ＰＯ_４およびＨ_２Ｏを含む流体に曝露される。一実施形態では、ケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方が、基板からケイ化ニッケルまたはケイ化コバルトのうちの少なくとも一方をエッチングするために効果的な、５０以上の温度および３５０トル〜１１００トルの圧力で、Ｈ_２ＳＯ_４、Ｈ_２Ｏ_２、Ｈ_２Ｏ、およびＨＦを含む流体に曝露される。 （もっと読む）

【課題】本発明の目的は、所定のゲート開口部内の金属層を選択的に除去することができ、かつゲート絶縁膜へ与えるダメージを低減することができる半導体装置の製造方法を提供することにある。
【解決手段】本実施形態に係る半導体装置の製造方法は、層間絶縁膜１１の上面に対して第１金属層４の上面を窪める工程と、ゲート開口部Ｃ１，Ｃ２内にシリコン層５を形成する工程と、第２ゲート開口部Ｃ２内のシリコン層５を除去する工程と、シリコン層５ｐをマスクとしたエッチングにより、第２ゲート開口部Ｃ２内に露出した第１金属層４を除去する工程と、第２ゲート開口部Ｃ２を埋め込むように層間絶縁膜１１上に、第２トランジスタ用の第２金属層を形成する工程を有する。 （もっと読む）

【課題】本発明は、液晶表示装置に用いられる薄膜トランジスタ基板及びその製造方法に関し、ゲート電極や所定の配線の材料に低抵抗金属を用いても、高い信頼性を確保しうる薄膜トランジスタ基板及びその製造方法を提供することを目的とする。
【解決手段】ＴＦＴ基板は、窒素含有層としてのＡｌＮ膜５１と、主配線層としてのＡｌ膜５０と、ＭｏＮ膜５４とＭｏ膜５３とからなる上層配線層とにより構成された積層構造のゲート電極３３を有している。ゲート電極３３の側面は全体としてなだらかに傾斜するように形成されているので、ゲート絶縁膜３２上に良好な膜質のゲート絶縁膜３２を形成することができる。 （もっと読む）

【課題】ゲート電極材料に金属等の材料を採用したメタルゲート構造を有する半導体装置の閾値を容易に制御可能な半導体装置の製造方法を得ること。
【解決手段】半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜に接するとともに金属、金属合金、またはこれらの化合物からなるゲート電極を、該ゲート電極の厚さを制御することにより閾値特性を制御して形成するゲート電極形成・閾値制御工程と、前記半導体基板の表層の前記ゲート絶縁膜の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン領域を形成する工程と、を含む。 （もっと読む）

【課題】 ゲート電極および不純物拡散層にシリサイド膜が形成された半導体装置において、不純物拡散層のシリサイド膜の異常成長や凝集を抑える。
【解決手段】 半導体装置１００は、シリコン基板１０２と、シリコン基板１０２上に形成され、ゲート電極１３２を含む半導体素子と、ゲート長方向の断面において、シリコン基板１０２の半導体素子が形成された領域の両側方に形成された不純物拡散層１２１（または１２２）と、不純物拡散層１２１（または１２２）表面に形成され、第１の金属のシリサイド化合物により構成された第１のシリサイド膜１３０と、ゲート電極１３２の少なくとも表面に形成され、第１の金属のシリサイド化合物よりシリサイド化の温度が低い第２の金属のシリサイド化合物により構成された第２のシリサイド膜１３１と、を含む。 （もっと読む）

【課題】 電極層の電気的特性の悪化を抑制できるようにする。
【解決手段】 ゲート電極分離領域ＧＶに形成された第１の多結晶シリコン層５を除去する工程の前に、ゲート電極形成領域ＧＣに形成されたシリコン窒化膜１０、ＷＳｉ膜９、第３の多結晶シリコン層８、ＯＮＯ膜７、第２の多結晶シリコン層６の側壁を保護するための保護膜１４を形成しているため、これらの各層６〜１０を保護することができ第１の多結晶シリコン層５をエッチング処理するときの各層６〜１０の機能低下を抑制できる。 （もっと読む）

【課題】基板表面に親インク性と疎インク性の部分を設け、親インク性部分にインクによるパターン形成前駆体を正確な形状に形成する方法を提供する。
【解決手段】基材の表面に、パターン形成材料が優先的に堆積される表面特性を有する第１の領域と、前記第１の領域に比較して前記パターン形成材料が堆積されにくい表面特性を有する第２の領域を形成する工程と、前記基材に対して、前記パターン形成材料を付与し、前記第１の領域にその材料を選択的に堆積させる工程と、前記パターン形成材料に対し相溶性の低い第２の材料を堆積させる工程とによって、図１（Ｅ）の形状を有するパターン形成前駆体を図１（Ｆ）の形状とするパターン形成法である。 （もっと読む）

【課題】 低仕事関数金属の不適切な熱安定性のために、ｎＦＥＴ仕事関数とｐＦＥＴ仕事関数との両方を適正にするために用いることができるゲート・スタックを有するＣＭＯＳ構造体を提供すること。
【解決手段】 本発明は、半導体基板の１つの領域上に配置された少なくとも１つのｎＭＯＳデバイスと、半導体基板の別の領域上に配置された少なくとも１つのｐＭＯＳデバイスとを含む、ＣＭＯＳ構造体に向けられる。本発明によれば、少なくとも１つのｎＭＯＳデバイスは、ゲート誘電体と、４．２ｅＶ未満の仕事関数を有する低仕事関数の元素状金属と、その場金属キャッピング層と、ポリシリコン・カプセル化層とを含むゲート・スタックを含み、少なくとも１つのｐＭＯＳデバイスは、ゲート誘電体と、４．９ｅＶより大きい仕事関数を有する高仕事関数の元素状金属と、金属キャッピング層と、ポリシリコン・カプセル化層とを含むゲート・スタックを有する。本発明はまた、こうしたＣＭＯＳ構造体を製造する方法も提供する。 （もっと読む）

【課題】 様々なパターンを有するゲート電極をフルシリサイド化することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１０上にゲート絶縁膜３０を形成し、ゲート絶縁膜上にゲート電極４０、４２を形成し、ゲート電極上に金属膜１００を堆積し、第１の熱処理を施すことによってゲート電極の上部をシリサイド化し、第１の熱処理においてシリサイド化しなかった金属膜を除去し、第２の熱処理を施すことによってゲート電極の下部までシリサイド化する。 （もっと読む）

【課題】 貴金属と卑金属が共存する半導体材料上の貴金属をエッチングする際、卑金属が腐蝕する問題を抑制し、歩留まりを上げることにあり、さらに、シアン化物や鉛化合物を成分とした水溶液に比べて安全性に優れ、環境への影響が少ないエッチング液を提供する。
【解決手段】 貴金属と卑金属が共存する半導体材料から貴金属をエッチングするヨウ素系のエッチング液であって、該エッチング液の貴金属と卑金属のエッチングレート比（貴金属のエッチングレート／卑金属のエッチングレート）が０．０３以上である、前記エッチング液。
（もっと読む）

【課題】ＬＤＤ領域を有する微細ＴＦＴを、工程数の少ないプロセスで作製し、各回路に応じた構造のＴＦＴを作り分けることを課題とする。また、ＬＤＤ領域を有する微細ＴＦＴであってもオン電流を確保することを課題とする。
【解決手段】ゲート電極を２層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。 （もっと読む）