【課題】 シリサイド膜を有する半導体装置において配線抵抗を低減し、また配線抵抗のばらつきを低減する。
【解決手段】 コバルトシリサイドあるいはニッケルシリサイドを使う超高速半導体装置において、シリサイド膜形成のためシリコン表面に金属膜を堆積する前に、シリコン表面から自然酸化膜をウェットエッチングプロセスで除去した後、化学酸化膜を形成する。 （もっと読む）

【課題】 表示品位が高く、周辺回路とのコンタクト性に優れた液晶表示装置を構成するマトリックス基板およびその製造方法を実現する。
【解決手段】 複数の液晶セルを形成するためのマトリクス回路が形成されている液晶用マトリクス基板において、液晶パネルを組み立てるときに貼り合わせ面となる表面に島状に、第１の導電材からなる絵素電極１２と、第２の導電材からなる端子電極１３とを形成する。このとき、第１の導電材は、第２の導電材よりも透過性が高く、かつ、導電性が低いものを使用する。 （もっと読む）

【課題】低電気抵抗化および高信頼性化可能なコンタクトを備え、高速伝送が可能で信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 コンタクト２０、２３を、ＣＶＤ法を用いて、シリサイド膜１９、２２、シリコン窒化膜１５ａおよび第１層間絶縁膜１５ｂの内壁に接する表面に、表面からコンタクト内部方向への距離に応じて窒素含有量が減少する組成勾配を有する窒化タングステン部２４を形成し、その内側にタングステンが充填されたタングステン部２５を形成する。窒化タングステン部２４とタングステン部２５との界面の酸化や汚染を防止する。 （もっと読む）

【課題】フェルミ・レベル・ピンニング効果を抑制するとともに、トランジスタの微細化を図ること。
【解決手段】シリコン基板または支持基板１１上に形成された島状のチャネル層１３と、チャネル層１３上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、チャネル層１３の一方向に対向する両側面上に形成されたシリコン窒化膜１４と、シリコン窒化膜１４の側面上に形成された金属材料からなるソース電極及びドレイン電極１９とを具備する。 （もっと読む）

【課題】シリサイド領域および非シリサイド領域を有する半導体装置において、接合リーク電流を低減する方法を提供する。
【解決手段】第１のトランジスタ１０と半導体素子２０とを覆うシリコン酸化膜３０を形成した後、非シリサイド領域をフォトレジスト４で覆う。この状態でスパッタエッチングを行うことにより、シリサイド領域におけるシリコン酸化膜３０のうちサイドウォールスペーサ１４を覆う部分の肩部を除去する。その後、異方性ドライエッチングを行うことによりシリサイド領域におけるシリコン酸化膜３０のうちサイドウォールスペーサ１４の下端部と接する部分以外を除去し、フォトレジスト４を除去した後、ウェットエッチングを行う。その後、非シリサイド領域において残存するシリコン酸化膜３０をマスクとして、シリサイド領域に対してシリサイド化を行う。 （もっと読む）

【課題】 チップサイズパッケージ型の半導体装置の製造方法において、立体的な構造をもつ半導体基板上に形成する配線層の信頼性の向上を図る。
【解決手段】 半導体基板１０の表面に第１の絶縁膜１１を介して支持体１４を形成する。次に、半導体基板１０の一部を当該裏面から選択的にエッチングして開口部１０ｗを形成した後、当該裏面に第２の絶縁膜１７を選択的に形成する。次に、開口部１０ｗを含む半導体基板１０の裏面の全面に、銀ペーストと溶媒との混合物を、ノズル３０ａからの噴霧によってスプレー塗布することにより、当該銀ペーストから成る配線層１８を形成する。そして、配線層１８が形成された半導体基板１０をベークし、配線層１８を固化する。さらに、配線層１８を所定のパターンにパターニングする工程を経る。 （もっと読む）

【課題】 有機半導体層との相性のよい電極を形成した電子素子の製造、及びその製造方法により製造された電子素子を提供する。
【解決手段】 基板上に有機半導体及び／または有機導電体の前駆体の層を形成し、該層を加熱して、有機半導体及び／又は有機導電体の前駆体を有機 半導体及び／または有機導電体とすることにより、パターニングされた電極を形成することを特徴とする電子素子の製造方法、及び該製造方法により製造された電子素子。 （もっと読む）

本発明は層構造（２）からなる階段状プロファイルを形成する方法に関する。第二の構造形成ステップの間に、第一の残りの層構造部分（２１１）の下側に位置している、第二の層構造部分（２２）の領域を、取り除き、第一の残りの層構造部分（２１１）の第一の突出部（Ａ）を形成し、第三の構造形成ステップの間に、第一の残りの層構造部分（２１１）の第一の突出部（Ａ）を取り除く。
（もっと読む）

【課題】本発明は、信頼性の高く、且つしきい値電圧の変化量を高めることが可能な半導体不揮発性記憶素子を有する半導体装置の作製方法を提供する。また、信頼性の高い半導体不揮発性記憶素子を有する半導体装置を、大面積基板を用いて製造する方法を提供する。
【解決手段】本発明は、固溶限界を超えるシリコンを有する固溶体をターゲットとしてスパッタリングを行い、固溶体の主成分である金属元素の導電層と、シリコン粒子とからなる導電膜を成膜した後、金属元素の導電層を除去してシリコン粒子を露出する。また、当該シリコン粒子をフローティングゲート電極とする半導体不揮発性記憶素子を有する半導体装置を作製する。 （もっと読む）

【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

【課題】相対的に高いＯＮ電流と、相対的に低いしきい値電圧とを有するＭＩＳＦＥＴを形成する。
【解決手段】ゲート溝１９の内壁に沿って高誘電率膜２０を形成し、高誘電率膜２０上に相対的に低い温度により酸化する金属膜を積層し、金属膜に不純物をイオン注入した後、相対的に低い温度で金属膜を酸化させて酸化金属膜を形成すると同時に、不純物を高誘電率膜２０と酸化金属膜との界面に偏析させる。次いで、酸化金属膜を実質的に全て除去した後、改めて相対的に抵抗の低い金属膜をゲート溝１９の内部に埋め込むことにより、金属ゲート２４を形成する。 （もっと読む）

本発明は、比誘電率が８以上の膜（Ｈｉｇｈ−ｋ膜）とシリコン酸化膜とが表面に形成されたものをエッチング処理するのに好適なエッチング液であって、Ｈｉｇｈ−ｋ膜のエッチングレートが２Å／分以上であり、熱酸化膜（ＴＨＯＸ）とＨｉｇｈ−ｋ膜のエッチングレートの比が５０以下であるものを提供する。前記エッチング液としては、フッ化水素（ＨＦ）と種々のエーテル系有機溶媒とを混合したものが好ましく使用される。
（もっと読む）

【課題】 金属集積回路構造を好適に電気鋳造する方法を提供する。
【解決手段】 本発明による方法は、中間絶縁体を貫通するビアまたはラインといった開口部（１０８）を形成して基板（１０２）の表面（１０４）を露出し、中間絶縁体（１０６）と基板の表面との上にあるベース層（１１０）を形成し、ベース層の上にあるストライク層（１１２）を形成し、ストライク層の上にある最上層を形成し、選択的にエッチングすることにより基板の表面の上にある最上層を除去してストライク層（１１２）の表面を露出し、ストライク層の表面の上にある金属構造（１１４）を電気鋳造する。電気鋳造された金属構造（１１４）は、電気メッキまたは無電解堆積プロセスを用いて堆積される。典型的には、この金属はＣｕ、Ａｕ、Ｉｒ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、ＰｔまたはＡｇである。 （もっと読む）

本発明は、少なくとも１つの構造化された層（１０Ａ）を作成するための方法を提供し、その際第１の構造（２０Ａ）および第２の構造（２０Ｂ）を有するマスク構造（２０）が基板（５）上に存在している層（１０）に生成される。このマスク構造（２０）を通して第１の構造（２０Ａ）は等方性構造化法を用いてかつ第２の構造（２０Ｂ）は異方性構造化法を用いて層（１０）に移される。本発明の方法により、少なくとも１つの層に唯一のマスク構造を用いて２つの構造（２０Ａ，２０Ｂ）を生成することが可能になる。
（もっと読む）

半導体素子（１０）を形成する方法では、一の表面を有する基板（２０）を設け、絶縁層（２２）を基板（２０）の表面の上に形成し、第１パターニング済み導電層（３０）を絶縁層（２２）の上に形成し、第２パターニング済み導電層（３２）を第１パターニング済み導電層（３０）の上に形成し、パターニング済み非絶縁層（３４）を第２パターニング済み導電層（３２）の上に形成し、そして第１及び第２パターニング済み導電層（３０，３２）の一部分を選択的に除去して、半導体素子（１０）の切り欠き制御電極を形成する。
（もっと読む）

ショットキーバリア炭化ケイ素デバイスは、レニウムショットキー金属接触を有している。レニウム接触（２７）は２５０Åよりも厚く、２０００Åから４０００Åまでの間であり得る。ターミネーション構造は、ショットキー接触の周囲の環状領域をイオンミリングすることによって与えられる。
（もっと読む）

半導体素子において、非常に深い位置に達するゲルマニウムイオン注入及びゲルマニウムの活性化をニッケルシリサイド形成用のニッケルの堆積の前に行なう。ゲルマニウムを活性化させることにより、イオン注入領域の格子定数が、シリコンであることが好ましい母体基板の格子定数よりも大きくなる。このような変化が加えられた格子によって、ニッケルダイシリサイドの形成を防止することができるという効果が得られる。その結果、ニッケルシリサイドスパイクを防止することができる。
（もっと読む）

【課題】 チャネル移動度の向上を利用して性能を改善した半導体デバイス構造およびその製造方法を提供する。
【解決手段】 半導体デバイス構造を製造する方法であって、基板を設けるステップと、基板上に電極を設けるステップと、電極内に開口を有するくぼみを形成するステップと、くぼみ内に細粒半導体材料を配置するステップと、開口を覆ってくぼみ内に細粒半導体材料を閉じこめるステップと、上述のステップの結果として得られる構造をアニーリングするステップと、
を含む。 （もっと読む）

ソフト・リソグラフィのパターン化工程によって基板（２４）上にパターン化された自己組織化単分子層（２０）を形成する方法であって、その方法は、ａ）前記パターン化された自己組織化単分子層（２０）の必要なパターンを画定するためのパターン化手段（１０）を提供すること、ｂ）前記基板（２４）の表面（２２）上に自己組織化単分子層（２０）を形成すること、ｃ）前記パターン化手段（１０）を前記基板（２４）の前記表面に適用することであって、前記パターン化手段（１０）が前記基板表面の選択された領域に修飾剤を送達するように配置され、前記選択された領域が前記必要なパターン又はそのネガに対応し、前記修飾剤が化学物質を含み、且つ前記選択された領域で、前記自己組織化単分子層（１０）の分子と前記基板（２４）の前記表面との間の相互作用の強さを変えるように配置されること、並びにｄ）ステップｃ）の後、その分子と前記基板の前記表面との間でより低い相互作用の強さを示す前記自己組織化単分子層（２０）の領域を選択的に除去又は置換し、それによって前記必要なパターンを有する自己組織化単分子層（２０）を形成することを含む。修飾剤は、工程の要求に応じて、自己組織化単分子層の分子と基板の最上面との間の相互作用の強さを弱める又は高めるように選択されてもよい。
（もっと読む）

基板上に半導体デバイスを製造する方法であり、半導体デバイスは、ウェーハを有する。本発明による方法は、（ａ）熱伝導性の金属からなる種層をウェーハに付加するステップと、（ｂ）熱伝導性の金属からなる比較的に厚い層を種層上に電気メッキするステップと、（ｃ）基板を除去するステップとを含む。また、それに対応する半導体デバイスが開示される。 （もっと読む）