半導体デバイスの製造
基板上に半導体デバイスを製造する方法であり、半導体デバイスは、ウェーハを有する。本発明による方法は、（ａ）熱伝導性の金属からなる種層をウェーハに付加するステップと、（ｂ）熱伝導性の金属からなる比較的に厚い層を種層上に電気メッキするステップと、（ｃ）基板を除去するステップとを含む。また、それに対応する半導体デバイスが開示される。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、半導体デバイスの製造に関し、限定はしないが、とりわけ、半導体デバイス上にヒートシンクをメッキすることに関する。
【発明の背景】
【０００２】
半導体デバイスが、発達するにつれて、それらの動作速度は、大きく増加し、外形寸法は、減少した。これは、半導体デバイスにおける発熱という大きな問題をもたらしている。このために、ヒートシンクが、半導体デバイスから熱を放散させるのを助けるのに使用されている。そのようなヒートシンクは、通常、半導体デバイスとは別個に製造され、そして、通常、封止する直前に半導体デバイスに接着される。
【０００３】
とりわけ、配線として使用するために、半導体デバイスを製造中にその半導体デバイスの表面に銅を電気メッキするための多くの提案が、なされてきた。
【０００４】
現在のほとんどの半導体デバイスは、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、およびリン化インジウム（ＩｎＰ）に基づいた半導体材料から製造される。そのような電子デバイスおよび光電子デバイスと比較すれば、ＧａＮデバイスは、多くの利点を有する。ＧａＮが有する本質的な大きな利点が、表１にまとめられている。
【表１】
【０００５】
表１から、ＧａＮが、与えられた半導体の中で最も大きなバンドギャップ（３．４ｅＶ）を有することがわかる。そのために、ＧａＮは、ワイドバンドギャップ半導体と呼ばれる。その結果として、ＧａＮから製造された電子デバイスは、ＳｉおよびＧａＡｓおよびＩｎＰデバイスよりもきわめて大きな電力で動作する。
【０００６】
半導体レーザの場合、ＧａＮレーザは、比較的に短い波長を有する。そのようなレーザが、光データ記憶装置に使用されるならば、より短い波長は、より大きな容量をもたらす。ＧａＡｓレーザは、約６７０ＭＢ／ディスクの容量を備えるＣＤ−ＲＯＭの製造に使用される。ＡｌＧａＩｎＰレーザ（同様に、ＧａＡｓに基づいた）は、約４．７ＧＢ／ディスクの容量を備える最新のＤＶＤプレイヤーに使用される。次世代ＤＶＤプレイヤーにおけるＧａＮレーザは、２６ＧＢ／ディスクの容量を有するかもしれない。
【０００７】
ＧａＮデバイスは、ＧａＮウェーハから製造され、そのＧａＮウェーハは、典型的には、サファイア基板上に堆積された複数のＧａＮ関連エピタキシャル層である。サファイア基板は、通常、直径が２インチであり、エピタキシャル層のための成長テンプレートの役割をなす。ＧａＮ関連材料（エピタキシャル膜）とサファイアとの格子不整合のために、欠陥が、エピタキシャル層内に生成される。そのような欠陥は、ＧａＮレーザおよびＧａＮトランジスタに深刻な問題を発生させ、そして、それほどではないにせよ、ＧａＮＬＥＤにも問題を発生させる。
【０００８】
エピタキシャルウェーハを成長させる２つの主たる方法が、存在し、分子線エピタキシャル成長法（ＭＢＥ）、および有機金属気相成長法（ＭＯＣＶＤ）である。これらの両方は、広く使用されている。
【０００９】
一般的な製造プロセスは、通常、フォトリソグラフィー、エッチング、誘電体膜の堆積、メタライゼーション、ボンディングパッドの形成、ウェーハの検査／試験、ウェーハ薄型化、ウェーハダイシング、パッケージへのチップボンディング、ワイヤボンディング、および信頼性試験からなる主たるステップを含む。
【００１０】
ＬＥＤを製造するプロセスが、ウェーハの全体的な規模で完了すると、ウェーハを個々のＬＥＤチップまたはダイスに分割しなければならない。サファイア基板上で成長させたＧａＮウェーハの場合、サファイアはきわめて硬いので、この「ダイシング」処理は、大きな問題である。サファイアは、最初に、約４００ミクロンから約１００ミクロンまでの範囲に均一に薄型化されなければならない。そして、薄型化されたウェーハは、ダイヤモンドスクライバーによってダイシングされ、ダイヤモンドソーによって切断され、あるいは、レーザで溝を刻まれた後にダイヤモンドスクライバーによってスクライブされる。このようなプロセスは、スループットを制限し、歩留まりの問題を発生させ、かつ、高価なダイヤモンドスクライバー／ソーを浪費する。
【００１１】
サファイア基板上で成長させた良く知られているＬＥＤチップは、チップの上面に２つのワイヤボンディングを必要とする。これは、サファイアが電気的絶縁体であり１００ミクロンの厚さを介しての電流伝導が不可能なために、必要なものである。それぞれのワイヤボンディングパッドは、ウェーハ面積の約１０〜１５％を占めるので、第２のワイヤボンディングは、導電性の基板上で成長させた単一ワイヤボンディングＬＥＤと比較すれば、ウェーハ１枚当たりのチップ数を約１０〜１５％だけ減少させる。ほぼすべての非ＧａＮＬＥＤは、導電性の基板上において成長させられ、１つのワイヤボンディングを使用する。パッケージング会社にとって、２ワイヤボンディングは、パッケージング歩留まりを減少させ、１ワイヤボンディングプロセスの変更を必要とし、チップの有効面積を減少させ、ワイヤボンディングプロセスを複雑化し、そのために、パッケージング歩留まりを低下させる。
【００１２】
サファイアは、良好な熱導体ではない。例えば、３００Ｋ（室温）におけるそれの熱伝導率は、４０Ｗ／Ｋｍである。これは、３８０Ｗ／Ｋｍである銅の熱伝導率よりもきわめて小さい。ＬＥＤチップが、サファイア界面においてそれのパッケージにボンディングされる場合、デバイスの能動領域において生成する熱は、３〜４ミクロンのＧａＮおよび１００ミクロンのサファイアを通って流れ、パッケージ／ヒートシンクまで到達しなければならない。その結果として、チップは、熱くなり、性能および信頼性の両方に悪影響を及ぼす。
【００１３】
サファイア上に形成されたＧａＮＬＥＤの場合、光が生成される能動領域は、サファイア基板からの距離が約３〜４ミクロンである。
【発明の概要】
【００１４】
本発明の好ましい形態によれば、デバイス層を備えるウェーハを有する半導体デバイスを基板上に製造する方法が、提供され、この方法は、
（ａ）基板の反対側にありかつデバイス層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む。
【００１５】
半導体デバイスは、シリコンベースデバイスであってもよい。
【００１６】
別の形態によれば、能動層を備えるウェーハを有する発光デバイスを基板上に製造する方法が、提供され、この方法は、
（ａ）基板の反対側にありかつ能動層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む。
【００１７】
いずれの形態においても、熱伝導性の層は、ヒートシンクとして存在してもよく、３ミクロンから３００ミクロンまでの範囲にある厚さを有してもよく、好ましくは、５０ミクロンから２００ミクロンまでの範囲にある厚さを有してもよい。
【００１８】
さらなる形態においては、本発明は、ウェーハを有する半導体デバイスを基板上に製造する方法を提供し、この方法は、
（ａ）熱伝導性の金属からなる種層を基板の反対側にあるウェーハの第１の表面に付加するステップと、
（ｂ）熱伝導性の金属からなる比較的に厚い層を種層上に電気メッキするステップと、
（ｃ）基板を除去するステップと、
を含む。
【００１９】
種層が付加される前に、ウェーハは、接着層によってコーティングされてもよい。比較的に厚い層を電気メッキする前に、種層は、フォトレジストパターンによって、パターンを形成されてもよく、比較的に厚い層は、フォトレジスト間において電気メッキされる。
【００２０】
種層は、パターンを形成されることなく電気メッキされ、その後に、パターンの形成が実行されてもよい。パターンの形成は、フォトレジストパターン形成およびその後のウェットエッチングによるものであってもよい。あるいは、パターンの形成は、比較的に厚い層のレーザビームマイクロマシニングによるものであってもよい。
【００２１】
接着性を改善するために、ステップ（ｂ）とステップ（ｃ）との間において、ウェーハをアニーリングする付加的なステップが実行されてもよい。
【００２２】
好ましくは、フォトレジストは、少なくとも１５ミクロンから５００ミクロンまでの高さを有し、より好ましくは、５０ミクロンから２００ミクロンまでの高さを有し、また、３ミクロンから５００ミクロンの範囲にある厚さを有する。より好ましくは、フォトレジストは、２００ミクロンから２，０００ミクロンまでの範囲にある間隔を有し、好ましくは、３００ミクロンの間隔を有する。
【００２３】
比較的に厚い層は、フォトレジストの高さよりも大きくない高さを有してもよい。あるいは、熱伝導性の金属からなる層は、フォトレジストよりも大きな高さにまで電気メッキされ、その後に、薄型化されてもよい。薄型化は、ポリシングまたはウェットエッチングによるものであってもよい。
【００２４】
ステップ（ｃ）の後に、第２のオーミック接触層を比較的に厚い層の反対側にあるウェーハの第２の表面上に形成する付加的なステップを含んでもよい。その接触層は、第２のオーミック接触層であってもよい。第２のオーミック接触層は、不透明、透明、および半透明のいずれかであってもよく、また、何も加工がなされていないか、またはパターンが形成されているかのいずれかであってもよい。オーミック接触層の形成およびその後のプロセスステップが実行されてもよい。その後のプロセスステップは、ワイヤボンディングパッドを堆積することを含んでもよい。第２のオーミック接触層が、第２の表面上に堆積される前に、ウェーハ層の露出した第２の表面が、洗浄され、かつ、エッチングされてもよい。第２のオーミック接触層は、ウェーハの第２の表面の領域全体を被覆しなくてもよい。
【００２５】
半導体デバイスは、ウェーハ上で試験されてもよく、その後に、ウェーハは、個々のデバイスに分離されてもよい。
【００２６】
半導体デバイスは、ラッピング、ポリシング、およびダイシングの中の１つ以上を伴うことなく製造されてもよい。
【００２７】
ウェーハは、エピタキシャル層を含んでもよく、また、基板の反対側にあるエピタキシャル層上に第１のオーミック接触層を含んでもよい。第１のオーミック接触層は、エピタキシャル層のｐ型層上に存在してもよく、第２のオーミック接触層は、エピタキシャル層のｎ型層上に形成されてもよい。
【００２８】
ステップ（ｃ）の後に、誘電体膜が、エピタキシャル層上に堆積されてもよい。そして、孔が、誘電体膜に空けられ、第２のオーミック接触層およびボンディングパッドが、エピタキシャル層上に堆積されてもよい。あるいは、ステップ（ｃ）の後に、熱伝導性の金属（または、その他の材料）をエピタキシャル層上に電気メッキすることが実行されてもよい。
【００２９】
本発明は、また、上述した方法によって製造される半導体デバイスに関する。また、本発明は、好ましい態様において、上述した方法によって製造される発光ダイオードまたはレーザダイオードを提供する。
【００３０】
さらなる態様において、本発明は、エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する熱伝導性の金属からなる比較的に厚い層、およびエピタキシャル層の第２の表面上に存在する第２のオーミック接触層を備える半導体デバイスを提供し、その比較的に厚い層は、電気メッキによって付加される。
【００３１】
第１のオーミック接触層と比較的に厚い層との間に、接着層が、第１のオーミック接触層上に存在してもよい。
【００３２】
比較的に厚い層は、少なくとも５０マイクロメーターの厚さを有してもよく、第２のオーミック接触層は、３ナノメーターから５００ナノメーターまでの範囲にある薄い層であってもよい。第２のオーミック接触層は、透明、半透明、または、不透明であってもよく、また、ボンディングパッドを含んでもよい。
【００３３】
本発明のすべての形態において、熱伝導性の金属は、銅であってもよい。
【００３４】
熱伝導性の金属からなる種層が、接着層に付加されてもよい。
【００３５】
半導体デバイスは、発光ダイオード、レーザダイオード、およびトランジスタデバイスのいずれかであってもよい。
【００３６】
さらに別の形態においては、エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する接着層、および接着層上に存在する熱伝導性の金属からなる種層を備える半導体デバイスが、提供される。
【００３７】
熱伝導性の金属からなる比較的に厚い層を種層上にさらに含んでもよい。
【００３８】
第２のオーミック接触層が、エピタキシャル層の第２の表面上に提供されてもよく、その第２のオーミック接触層は、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である。第２のオーミック接触層は、ボンディングパッドを備えてもよく、また、不透明、透明、および半透明のいずれかであってもよい。
【００３９】
熱伝導性の金属は、銅からなり、そして、エピタキシャル層は、ＧａＮ関連層からなってもよい。
【００４０】
半導体デバイスは、発光デバイスであってもよい。
【００４１】
最後から２番目の形態においては、本発明は、半導体デバイスを製造する方法を提供し、この方法は、
（ａ）複数のＧａＮ関連エピタキシャル層を備えるウェーハを備える基板上において、第１のオーミック接触層をウェーハの第１の表面上に形成するステップと、
（ｂ）ウェーハから基板を除去するステップと、
（ｃ）第２のオーミック接触層をウェーハの第２の表面上に形成するステップであり、第２のオーミック接触層は、その上に形成されたボンディングパッドを有する、前記第２のオーミック接触層を形成するステップと、
を含む。
【００４２】
第２のオーミック接触層は、発光のためのものであってもよく、不透明、透明、または、半透明であってもよい。第２のオーミック接触層は、何も加工がなされていないか、またはパターンが形成されているかのいずれかであってもよい。
【００４３】
最後の形態においては、本発明は、上述した方法によって製造された半導体デバイスを提供する。
【００４４】
半導体デバイスは、発光ダイオードまたはレーザダイオードであってもよい。
【００４５】
本発明をより良く理解できるように、また、容易に実施できるように、ここで、添付の図面（正確な縮尺率ではない）を参照して、限定するものではない単なる例として本発明の好ましい実施形態を説明する。
【好ましい実施形態の詳細説明】
【００４６】
以下の説明において、括弧で囲まれた参照番号は、図８のプロセスステップを意味する。
【００４７】
図１を参照すると、プロセスの第１のステップ、すなわち、ウェーハ１０のｐ型表面上にメタライゼーションするステップが示される。
【００４８】
ウェーハ１０は、基板１２とその上の複数のエピタキシャル層１４の積層体とを備えるエピタキシャルウェーハである。基板１２は、例えば、サファイア、ＧａＡｓ、ＩｎＰ、Ｓｉ、などであってもよい。以下においては、サファイア基板１２上に１つ以上のＧａＮ層１４を有するＧａＮサンプルが、例として使用される。エピタキシャル層１４（しばしば、エピ層と呼ばれる）は、複数の層が積層されたものであり、下方部分１６（これは、最初に、基板上に成長させられる）は、通常、ｎ型層であり、上方部分１８は、多くの場合、ｐ型層である。
【００４９】
ＧａＮ層１４上には、複数の金属層を有するオーミック接触層２０が、存在する。オーミック接触層２０には、接着層２２、および例えば銅のような熱伝導性の金属からなる薄い銅種層２４（図２）が、付加される（ステップ８８）。熱伝導性の金属は、好ましくは、導電性のあるものでもある。積層された接着層は、形成された後、アニーリングされてもよい。
【００５０】
オーミック接触層２０は、半導体表面に堆積されかつアニーリングされた複数の層が積層されたものであってもよい。それは、元々のウェーハの一部分でなくてもよい。ＧａＮ、ＧａＡ、およびＩｎＰデバイスの場合、エピタキシャルウェーハは、多くの場合、ｎ型半導体とｐ型半導体との間にサンドイッチ状に挟まれた能動領域を含む。ほとんどの場合、最上層は、ｐ型である。シリコンデバイスの場合、エピタキシャル層が、使用されるのではなく、ウェーハそのものが、使用されてもよい。
【００５１】
図３に示されるように、一般的なフォトリソグラフィーを用いて（８９）、薄い銅種層２４は、比較的に厚いフォトレジスト２６によって、パターンを形成される。好ましくは、フォトレジストパターン２６は、３〜５００マイクロメーターの範囲にある高さ、好ましくは、１５〜５００マイクロメーターの範囲にある高さを有し、また、約３〜５００マイクロメーターの厚さを備える。好ましくは、それらのフォトレジストパターン２６は、最終的なチップの設計に応じて、２００〜２，０００ミクロンの範囲にある間隔、好ましくは、３００ミクロンの間隔によって、お互いから分離される。実際のパターンは、デバイス設計に依存する。
【００５２】
そして、銅からなるパターン形成層２８が、層２４上においてフォトレジスト２６間に電気メッキされ（９０）、基板の一部分を構成するヒートシンクを形成する。好ましくは、銅層２８は、フォトレジスト２６の高さよりも大きくない高さを有し、したがって、フォトレジスト２６と同じかまたはそれよりも小さい高さを有する。しかしながら、銅層２８は、フォトレジスト２６の高さよりも大きな高さを有してもよい。そのような場合には、銅層２８は、その後に、フォトレジスト２８の高さよりも大きくない高さとなるように薄型化されてもよい。薄型化は、ポリシングまたはウェットエッチングによるものであってもよい。フォトレジスト２６は、銅メッキの後に、除去されてもよく、あるいは、除去されなくてもよい。除去は、例えば、レジストストリッパー溶液内の樹脂のような一般的なかつ良く知られている方法によるものであってもよく、あるいは、プラズマエッチングによるものであってもよい。
【００５３】
デバイス設計に応じて、その後に、エピタキシャル層１４の処理が、例えば、洗浄（８０）、リソグラフィー（８１）、エッチング（８２）、デバイスアイソレーション（８３）、パッシベーション（８４）、メタライゼーション（８５）、熱処理（８６）、などのような一般的なプロセス技術を用いてなされる（図４）。そして、ウェーハ１０は、接着性を改善するために、アニーリングされる（８７）。
【００５４】
エピタキシャル層１４は、通常、元々の基板１２上に存在するｎ型層１６、および元々の上面１８上に存在するｐ型層からなり、そのｐ型層は、この時点において、オーミック層２０、接着層２２、および銅種層２４、そして、電気メッキされた厚い銅層２８によって被覆されている。
【００５５】
そして、図５において、元々の基板層１２が、例えば、Ｋｅｌｌｙの方法（Ｍ．Ｋ．Ｋｅｌｌｙ，Ｏ．Ａｍｂａｃｈｅｒ，Ｒ．Ｄｉｍｉｔｒｏｖ，Ｒ．Ｈａｎｄｓｃｈｕｈ，ａｎｄ Ｍ．Ｓｔｕｔｚｍａｎｎ，ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ａ）１５９，Ｒ３（１９９７））を用いて、除去される（９１）。また、基板は、ポリシングまたはウェットエッチングによって除去されてもよい。
【００５６】
図６は、最後から２番目のステップであり、とりわけ、発光ダイオードに関連するものであり、透明なオーミック接触層３０が、発光のためのエピタキシャル層１４の下に付加される。また、ボンディングパッド３２が、付加される。オーミック接触層３０は、好ましくは、透明かまたは半透明である。より好ましくは、オーミック接触層３０は、３〜５０ｎｍの範囲にある厚さを有してもよい。
【００５７】
オーミック接触層３０を付加する前に、良く知られている予備プロセスが実行されてもよい。これらは、例えば、フォトリソグラフィー（９２、９３）、ドライエッチング（９４、９５）、およびフォトリソグラフィー（９６）であってもよい。
【００５８】
オーミック接触層３０の堆積の後に、アニーリング（９８）が実行されてもよい。
【００５９】
そして、チップ／ダイは、良く知られている標準的な方法によって試験される（９９）。そして、チップ／ダイは、基板をラッピング／ポリシングすることなく、かつ、ダイシングすることなく、個々のデバイス／チップ１および２に分離されてもよい（１００）（図７）。その後に、パッケージングが、標準的な良く知られている方法によってなされる。
【００６０】
好ましくは、エピタキシャル層１４の上面は、能動領域からの距離が約０．１〜２．０ミクロンの範囲にあり、好ましくは、約０．３ミクロンである。シリコンベース半導体の場合、好ましくは、半導体の上面は、デバイス層からの距離が０．１〜２．０ミクロンの範囲にあり、好ましくは、約０．３ミクロンである。この構造における能動層／デバイス層は、比較的に厚い銅パッド２８に近いので、熱除去の速度が、改善される。
【００６１】
それに加えて、あるいは、それの代わりに、比較的に厚い層２８が、チップを機械的に支持するのに使用されてもよい。さらに、それは、能動領域／デバイス層から熱を除去する経路を提供するのに使用されてもよく、また、電気的な接続のために使用されてもよい。
【００６２】
メッキするステップは、ウェーハレベルで実行されてもよく（すなわち、ダイシング処理の前に）、また、一度にいくつかのウェーハに実行されてもよい。
【００６３】
ＧａＮレーザダイオードの製造は、ＧａＮＬＥＤの製造に類似するが、より多くのステップを必要とするかもしれない。１つの相違点は、ＧａＮレーザダイオードは製造中に鏡面形成を必要とすることである。サファイアを基板として使用する場合、サファイアを基板として使用しない方法と比較すれば、鏡面形成は、きわめて難しいことであり、鏡面の品質は、一般的には、より劣悪なものとなる。
【００６４】
サファイアが、除去されると、レーザは、より良好な性能を有する。典型的なＧａＮレーザエピタキシャルウェーハ構造の例が、表２に示される。
【表２】
【００６５】
市販されている標準的なＧａＮＬＥＤの場合、半導体において生成される光の約５％が、放射される。非ＧａＮＬＥＤ（とりわけ、ＧａＮではなくＡｌＧａＩｎＰに基づいた赤色ＬＥＤ）におけるチップからより多くの光を取り出すために、様々な方法が、開発されてきた。
【００６６】
金属でありかつ比較的に平坦な第１のオーミック接触層２０は、きわめて光沢があり、そのために、光をよく反射する。そのために、第１のオーミック接触層２０は、それのエピタキシャル層１４との接合部において、反射面または鏡面でもあり、光出力を改善する。
【００６７】
銅について説明したが、導電性および／または熱伝導性があれば、あるいは、半導体デバイスを機械的に支持するならば、その他のどのようなメッキ可能な材料が、使用されてもよい。
【００６８】
本発明の好ましい形態が、上で説明されたが、この技術に精通する者には、設計、構造、または、処理における多くの変形または変更が本発明から逸脱することなく実施されてもよいことがわかる。
【図面の簡単な説明】
【００６９】
【図１】製造プロセスの第１のステージにおける半導体デバイスの概略図である。
【図２】製造プロセスの第２のステージにおける図１の半導体デバイスの概略図である。
【図３】製造プロセスの第３のステージにおける図１の半導体デバイスの概略図である。
【図４】製造プロセスの第４のステージにおける図１の半導体デバイスの概略図である。
【図５】製造プロセスの第５のステージにおける図１の半導体デバイスの概略図である。
【図６】製造プロセスの第６のステージにおける図１の半導体デバイスの概略図である。
【図７】製造プロセスの第７のステージにおける図１の半導体デバイスの概略図である。
【図８】プロセスのフローチャートである。
【発明の分野】
【０００１】
本発明は、半導体デバイスの製造に関し、限定はしないが、とりわけ、半導体デバイス上にヒートシンクをメッキすることに関する。
【発明の背景】
【０００２】
半導体デバイスが、発達するにつれて、それらの動作速度は、大きく増加し、外形寸法は、減少した。これは、半導体デバイスにおける発熱という大きな問題をもたらしている。このために、ヒートシンクが、半導体デバイスから熱を放散させるのを助けるのに使用されている。そのようなヒートシンクは、通常、半導体デバイスとは別個に製造され、そして、通常、封止する直前に半導体デバイスに接着される。
【０００３】
とりわけ、配線として使用するために、半導体デバイスを製造中にその半導体デバイスの表面に銅を電気メッキするための多くの提案が、なされてきた。
【０００４】
現在のほとんどの半導体デバイスは、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、およびリン化インジウム（ＩｎＰ）に基づいた半導体材料から製造される。そのような電子デバイスおよび光電子デバイスと比較すれば、ＧａＮデバイスは、多くの利点を有する。ＧａＮが有する本質的な大きな利点が、表１にまとめられている。
【表１】
【０００５】
表１から、ＧａＮが、与えられた半導体の中で最も大きなバンドギャップ（３．４ｅＶ）を有することがわかる。そのために、ＧａＮは、ワイドバンドギャップ半導体と呼ばれる。その結果として、ＧａＮから製造された電子デバイスは、ＳｉおよびＧａＡｓおよびＩｎＰデバイスよりもきわめて大きな電力で動作する。
【０００６】
半導体レーザの場合、ＧａＮレーザは、比較的に短い波長を有する。そのようなレーザが、光データ記憶装置に使用されるならば、より短い波長は、より大きな容量をもたらす。ＧａＡｓレーザは、約６７０ＭＢ／ディスクの容量を備えるＣＤ−ＲＯＭの製造に使用される。ＡｌＧａＩｎＰレーザ（同様に、ＧａＡｓに基づいた）は、約４．７ＧＢ／ディスクの容量を備える最新のＤＶＤプレイヤーに使用される。次世代ＤＶＤプレイヤーにおけるＧａＮレーザは、２６ＧＢ／ディスクの容量を有するかもしれない。
【０００７】
ＧａＮデバイスは、ＧａＮウェーハから製造され、そのＧａＮウェーハは、典型的には、サファイア基板上に堆積された複数のＧａＮ関連エピタキシャル層である。サファイア基板は、通常、直径が２インチであり、エピタキシャル層のための成長テンプレートの役割をなす。ＧａＮ関連材料（エピタキシャル膜）とサファイアとの格子不整合のために、欠陥が、エピタキシャル層内に生成される。そのような欠陥は、ＧａＮレーザおよびＧａＮトランジスタに深刻な問題を発生させ、そして、それほどではないにせよ、ＧａＮＬＥＤにも問題を発生させる。
【０００８】
エピタキシャルウェーハを成長させる２つの主たる方法が、存在し、分子線エピタキシャル成長法（ＭＢＥ）、および有機金属気相成長法（ＭＯＣＶＤ）である。これらの両方は、広く使用されている。
【０００９】
一般的な製造プロセスは、通常、フォトリソグラフィー、エッチング、誘電体膜の堆積、メタライゼーション、ボンディングパッドの形成、ウェーハの検査／試験、ウェーハ薄型化、ウェーハダイシング、パッケージへのチップボンディング、ワイヤボンディング、および信頼性試験からなる主たるステップを含む。
【００１０】
ＬＥＤを製造するプロセスが、ウェーハの全体的な規模で完了すると、ウェーハを個々のＬＥＤチップまたはダイスに分割しなければならない。サファイア基板上で成長させたＧａＮウェーハの場合、サファイアはきわめて硬いので、この「ダイシング」処理は、大きな問題である。サファイアは、最初に、約４００ミクロンから約１００ミクロンまでの範囲に均一に薄型化されなければならない。そして、薄型化されたウェーハは、ダイヤモンドスクライバーによってダイシングされ、ダイヤモンドソーによって切断され、あるいは、レーザで溝を刻まれた後にダイヤモンドスクライバーによってスクライブされる。このようなプロセスは、スループットを制限し、歩留まりの問題を発生させ、かつ、高価なダイヤモンドスクライバー／ソーを浪費する。
【００１１】
サファイア基板上で成長させた良く知られているＬＥＤチップは、チップの上面に２つのワイヤボンディングを必要とする。これは、サファイアが電気的絶縁体であり１００ミクロンの厚さを介しての電流伝導が不可能なために、必要なものである。それぞれのワイヤボンディングパッドは、ウェーハ面積の約１０〜１５％を占めるので、第２のワイヤボンディングは、導電性の基板上で成長させた単一ワイヤボンディングＬＥＤと比較すれば、ウェーハ１枚当たりのチップ数を約１０〜１５％だけ減少させる。ほぼすべての非ＧａＮＬＥＤは、導電性の基板上において成長させられ、１つのワイヤボンディングを使用する。パッケージング会社にとって、２ワイヤボンディングは、パッケージング歩留まりを減少させ、１ワイヤボンディングプロセスの変更を必要とし、チップの有効面積を減少させ、ワイヤボンディングプロセスを複雑化し、そのために、パッケージング歩留まりを低下させる。
【００１２】
サファイアは、良好な熱導体ではない。例えば、３００Ｋ（室温）におけるそれの熱伝導率は、４０Ｗ／Ｋｍである。これは、３８０Ｗ／Ｋｍである銅の熱伝導率よりもきわめて小さい。ＬＥＤチップが、サファイア界面においてそれのパッケージにボンディングされる場合、デバイスの能動領域において生成する熱は、３〜４ミクロンのＧａＮおよび１００ミクロンのサファイアを通って流れ、パッケージ／ヒートシンクまで到達しなければならない。その結果として、チップは、熱くなり、性能および信頼性の両方に悪影響を及ぼす。
【００１３】
サファイア上に形成されたＧａＮＬＥＤの場合、光が生成される能動領域は、サファイア基板からの距離が約３〜４ミクロンである。
【発明の概要】
【００１４】
本発明の好ましい形態によれば、デバイス層を備えるウェーハを有する半導体デバイスを基板上に製造する方法が、提供され、この方法は、
（ａ）基板の反対側にありかつデバイス層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む。
【００１５】
半導体デバイスは、シリコンベースデバイスであってもよい。
【００１６】
別の形態によれば、能動層を備えるウェーハを有する発光デバイスを基板上に製造する方法が、提供され、この方法は、
（ａ）基板の反対側にありかつ能動層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む。
【００１７】
いずれの形態においても、熱伝導性の層は、ヒートシンクとして存在してもよく、３ミクロンから３００ミクロンまでの範囲にある厚さを有してもよく、好ましくは、５０ミクロンから２００ミクロンまでの範囲にある厚さを有してもよい。
【００１８】
さらなる形態においては、本発明は、ウェーハを有する半導体デバイスを基板上に製造する方法を提供し、この方法は、
（ａ）熱伝導性の金属からなる種層を基板の反対側にあるウェーハの第１の表面に付加するステップと、
（ｂ）熱伝導性の金属からなる比較的に厚い層を種層上に電気メッキするステップと、
（ｃ）基板を除去するステップと、
を含む。
【００１９】
種層が付加される前に、ウェーハは、接着層によってコーティングされてもよい。比較的に厚い層を電気メッキする前に、種層は、フォトレジストパターンによって、パターンを形成されてもよく、比較的に厚い層は、フォトレジスト間において電気メッキされる。
【００２０】
種層は、パターンを形成されることなく電気メッキされ、その後に、パターンの形成が実行されてもよい。パターンの形成は、フォトレジストパターン形成およびその後のウェットエッチングによるものであってもよい。あるいは、パターンの形成は、比較的に厚い層のレーザビームマイクロマシニングによるものであってもよい。
【００２１】
接着性を改善するために、ステップ（ｂ）とステップ（ｃ）との間において、ウェーハをアニーリングする付加的なステップが実行されてもよい。
【００２２】
好ましくは、フォトレジストは、少なくとも１５ミクロンから５００ミクロンまでの高さを有し、より好ましくは、５０ミクロンから２００ミクロンまでの高さを有し、また、３ミクロンから５００ミクロンの範囲にある厚さを有する。より好ましくは、フォトレジストは、２００ミクロンから２，０００ミクロンまでの範囲にある間隔を有し、好ましくは、３００ミクロンの間隔を有する。
【００２３】
比較的に厚い層は、フォトレジストの高さよりも大きくない高さを有してもよい。あるいは、熱伝導性の金属からなる層は、フォトレジストよりも大きな高さにまで電気メッキされ、その後に、薄型化されてもよい。薄型化は、ポリシングまたはウェットエッチングによるものであってもよい。
【００２４】
ステップ（ｃ）の後に、第２のオーミック接触層を比較的に厚い層の反対側にあるウェーハの第２の表面上に形成する付加的なステップを含んでもよい。その接触層は、第２のオーミック接触層であってもよい。第２のオーミック接触層は、不透明、透明、および半透明のいずれかであってもよく、また、何も加工がなされていないか、またはパターンが形成されているかのいずれかであってもよい。オーミック接触層の形成およびその後のプロセスステップが実行されてもよい。その後のプロセスステップは、ワイヤボンディングパッドを堆積することを含んでもよい。第２のオーミック接触層が、第２の表面上に堆積される前に、ウェーハ層の露出した第２の表面が、洗浄され、かつ、エッチングされてもよい。第２のオーミック接触層は、ウェーハの第２の表面の領域全体を被覆しなくてもよい。
【００２５】
半導体デバイスは、ウェーハ上で試験されてもよく、その後に、ウェーハは、個々のデバイスに分離されてもよい。
【００２６】
半導体デバイスは、ラッピング、ポリシング、およびダイシングの中の１つ以上を伴うことなく製造されてもよい。
【００２７】
ウェーハは、エピタキシャル層を含んでもよく、また、基板の反対側にあるエピタキシャル層上に第１のオーミック接触層を含んでもよい。第１のオーミック接触層は、エピタキシャル層のｐ型層上に存在してもよく、第２のオーミック接触層は、エピタキシャル層のｎ型層上に形成されてもよい。
【００２８】
ステップ（ｃ）の後に、誘電体膜が、エピタキシャル層上に堆積されてもよい。そして、孔が、誘電体膜に空けられ、第２のオーミック接触層およびボンディングパッドが、エピタキシャル層上に堆積されてもよい。あるいは、ステップ（ｃ）の後に、熱伝導性の金属（または、その他の材料）をエピタキシャル層上に電気メッキすることが実行されてもよい。
【００２９】
本発明は、また、上述した方法によって製造される半導体デバイスに関する。また、本発明は、好ましい態様において、上述した方法によって製造される発光ダイオードまたはレーザダイオードを提供する。
【００３０】
さらなる態様において、本発明は、エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する熱伝導性の金属からなる比較的に厚い層、およびエピタキシャル層の第２の表面上に存在する第２のオーミック接触層を備える半導体デバイスを提供し、その比較的に厚い層は、電気メッキによって付加される。
【００３１】
第１のオーミック接触層と比較的に厚い層との間に、接着層が、第１のオーミック接触層上に存在してもよい。
【００３２】
比較的に厚い層は、少なくとも５０マイクロメーターの厚さを有してもよく、第２のオーミック接触層は、３ナノメーターから５００ナノメーターまでの範囲にある薄い層であってもよい。第２のオーミック接触層は、透明、半透明、または、不透明であってもよく、また、ボンディングパッドを含んでもよい。
【００３３】
本発明のすべての形態において、熱伝導性の金属は、銅であってもよい。
【００３４】
熱伝導性の金属からなる種層が、接着層に付加されてもよい。
【００３５】
半導体デバイスは、発光ダイオード、レーザダイオード、およびトランジスタデバイスのいずれかであってもよい。
【００３６】
さらに別の形態においては、エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する接着層、および接着層上に存在する熱伝導性の金属からなる種層を備える半導体デバイスが、提供される。
【００３７】
熱伝導性の金属からなる比較的に厚い層を種層上にさらに含んでもよい。
【００３８】
第２のオーミック接触層が、エピタキシャル層の第２の表面上に提供されてもよく、その第２のオーミック接触層は、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である。第２のオーミック接触層は、ボンディングパッドを備えてもよく、また、不透明、透明、および半透明のいずれかであってもよい。
【００３９】
熱伝導性の金属は、銅からなり、そして、エピタキシャル層は、ＧａＮ関連層からなってもよい。
【００４０】
半導体デバイスは、発光デバイスであってもよい。
【００４１】
最後から２番目の形態においては、本発明は、半導体デバイスを製造する方法を提供し、この方法は、
（ａ）複数のＧａＮ関連エピタキシャル層を備えるウェーハを備える基板上において、第１のオーミック接触層をウェーハの第１の表面上に形成するステップと、
（ｂ）ウェーハから基板を除去するステップと、
（ｃ）第２のオーミック接触層をウェーハの第２の表面上に形成するステップであり、第２のオーミック接触層は、その上に形成されたボンディングパッドを有する、前記第２のオーミック接触層を形成するステップと、
を含む。
【００４２】
第２のオーミック接触層は、発光のためのものであってもよく、不透明、透明、または、半透明であってもよい。第２のオーミック接触層は、何も加工がなされていないか、またはパターンが形成されているかのいずれかであってもよい。
【００４３】
最後の形態においては、本発明は、上述した方法によって製造された半導体デバイスを提供する。
【００４４】
半導体デバイスは、発光ダイオードまたはレーザダイオードであってもよい。
【００４５】
本発明をより良く理解できるように、また、容易に実施できるように、ここで、添付の図面（正確な縮尺率ではない）を参照して、限定するものではない単なる例として本発明の好ましい実施形態を説明する。
【好ましい実施形態の詳細説明】
【００４６】
以下の説明において、括弧で囲まれた参照番号は、図８のプロセスステップを意味する。
【００４７】
図１を参照すると、プロセスの第１のステップ、すなわち、ウェーハ１０のｐ型表面上にメタライゼーションするステップが示される。
【００４８】
ウェーハ１０は、基板１２とその上の複数のエピタキシャル層１４の積層体とを備えるエピタキシャルウェーハである。基板１２は、例えば、サファイア、ＧａＡｓ、ＩｎＰ、Ｓｉ、などであってもよい。以下においては、サファイア基板１２上に１つ以上のＧａＮ層１４を有するＧａＮサンプルが、例として使用される。エピタキシャル層１４（しばしば、エピ層と呼ばれる）は、複数の層が積層されたものであり、下方部分１６（これは、最初に、基板上に成長させられる）は、通常、ｎ型層であり、上方部分１８は、多くの場合、ｐ型層である。
【００４９】
ＧａＮ層１４上には、複数の金属層を有するオーミック接触層２０が、存在する。オーミック接触層２０には、接着層２２、および例えば銅のような熱伝導性の金属からなる薄い銅種層２４（図２）が、付加される（ステップ８８）。熱伝導性の金属は、好ましくは、導電性のあるものでもある。積層された接着層は、形成された後、アニーリングされてもよい。
【００５０】
オーミック接触層２０は、半導体表面に堆積されかつアニーリングされた複数の層が積層されたものであってもよい。それは、元々のウェーハの一部分でなくてもよい。ＧａＮ、ＧａＡ、およびＩｎＰデバイスの場合、エピタキシャルウェーハは、多くの場合、ｎ型半導体とｐ型半導体との間にサンドイッチ状に挟まれた能動領域を含む。ほとんどの場合、最上層は、ｐ型である。シリコンデバイスの場合、エピタキシャル層が、使用されるのではなく、ウェーハそのものが、使用されてもよい。
【００５１】
図３に示されるように、一般的なフォトリソグラフィーを用いて（８９）、薄い銅種層２４は、比較的に厚いフォトレジスト２６によって、パターンを形成される。好ましくは、フォトレジストパターン２６は、３〜５００マイクロメーターの範囲にある高さ、好ましくは、１５〜５００マイクロメーターの範囲にある高さを有し、また、約３〜５００マイクロメーターの厚さを備える。好ましくは、それらのフォトレジストパターン２６は、最終的なチップの設計に応じて、２００〜２，０００ミクロンの範囲にある間隔、好ましくは、３００ミクロンの間隔によって、お互いから分離される。実際のパターンは、デバイス設計に依存する。
【００５２】
そして、銅からなるパターン形成層２８が、層２４上においてフォトレジスト２６間に電気メッキされ（９０）、基板の一部分を構成するヒートシンクを形成する。好ましくは、銅層２８は、フォトレジスト２６の高さよりも大きくない高さを有し、したがって、フォトレジスト２６と同じかまたはそれよりも小さい高さを有する。しかしながら、銅層２８は、フォトレジスト２６の高さよりも大きな高さを有してもよい。そのような場合には、銅層２８は、その後に、フォトレジスト２８の高さよりも大きくない高さとなるように薄型化されてもよい。薄型化は、ポリシングまたはウェットエッチングによるものであってもよい。フォトレジスト２６は、銅メッキの後に、除去されてもよく、あるいは、除去されなくてもよい。除去は、例えば、レジストストリッパー溶液内の樹脂のような一般的なかつ良く知られている方法によるものであってもよく、あるいは、プラズマエッチングによるものであってもよい。
【００５３】
デバイス設計に応じて、その後に、エピタキシャル層１４の処理が、例えば、洗浄（８０）、リソグラフィー（８１）、エッチング（８２）、デバイスアイソレーション（８３）、パッシベーション（８４）、メタライゼーション（８５）、熱処理（８６）、などのような一般的なプロセス技術を用いてなされる（図４）。そして、ウェーハ１０は、接着性を改善するために、アニーリングされる（８７）。
【００５４】
エピタキシャル層１４は、通常、元々の基板１２上に存在するｎ型層１６、および元々の上面１８上に存在するｐ型層からなり、そのｐ型層は、この時点において、オーミック層２０、接着層２２、および銅種層２４、そして、電気メッキされた厚い銅層２８によって被覆されている。
【００５５】
そして、図５において、元々の基板層１２が、例えば、Ｋｅｌｌｙの方法（Ｍ．Ｋ．Ｋｅｌｌｙ，Ｏ．Ａｍｂａｃｈｅｒ，Ｒ．Ｄｉｍｉｔｒｏｖ，Ｒ．Ｈａｎｄｓｃｈｕｈ，ａｎｄ Ｍ．Ｓｔｕｔｚｍａｎｎ，ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ａ）１５９，Ｒ３（１９９７））を用いて、除去される（９１）。また、基板は、ポリシングまたはウェットエッチングによって除去されてもよい。
【００５６】
図６は、最後から２番目のステップであり、とりわけ、発光ダイオードに関連するものであり、透明なオーミック接触層３０が、発光のためのエピタキシャル層１４の下に付加される。また、ボンディングパッド３２が、付加される。オーミック接触層３０は、好ましくは、透明かまたは半透明である。より好ましくは、オーミック接触層３０は、３〜５０ｎｍの範囲にある厚さを有してもよい。
【００５７】
オーミック接触層３０を付加する前に、良く知られている予備プロセスが実行されてもよい。これらは、例えば、フォトリソグラフィー（９２、９３）、ドライエッチング（９４、９５）、およびフォトリソグラフィー（９６）であってもよい。
【００５８】
オーミック接触層３０の堆積の後に、アニーリング（９８）が実行されてもよい。
【００５９】
そして、チップ／ダイは、良く知られている標準的な方法によって試験される（９９）。そして、チップ／ダイは、基板をラッピング／ポリシングすることなく、かつ、ダイシングすることなく、個々のデバイス／チップ１および２に分離されてもよい（１００）（図７）。その後に、パッケージングが、標準的な良く知られている方法によってなされる。
【００６０】
好ましくは、エピタキシャル層１４の上面は、能動領域からの距離が約０．１〜２．０ミクロンの範囲にあり、好ましくは、約０．３ミクロンである。シリコンベース半導体の場合、好ましくは、半導体の上面は、デバイス層からの距離が０．１〜２．０ミクロンの範囲にあり、好ましくは、約０．３ミクロンである。この構造における能動層／デバイス層は、比較的に厚い銅パッド２８に近いので、熱除去の速度が、改善される。
【００６１】
それに加えて、あるいは、それの代わりに、比較的に厚い層２８が、チップを機械的に支持するのに使用されてもよい。さらに、それは、能動領域／デバイス層から熱を除去する経路を提供するのに使用されてもよく、また、電気的な接続のために使用されてもよい。
【００６２】
メッキするステップは、ウェーハレベルで実行されてもよく（すなわち、ダイシング処理の前に）、また、一度にいくつかのウェーハに実行されてもよい。
【００６３】
ＧａＮレーザダイオードの製造は、ＧａＮＬＥＤの製造に類似するが、より多くのステップを必要とするかもしれない。１つの相違点は、ＧａＮレーザダイオードは製造中に鏡面形成を必要とすることである。サファイアを基板として使用する場合、サファイアを基板として使用しない方法と比較すれば、鏡面形成は、きわめて難しいことであり、鏡面の品質は、一般的には、より劣悪なものとなる。
【００６４】
サファイアが、除去されると、レーザは、より良好な性能を有する。典型的なＧａＮレーザエピタキシャルウェーハ構造の例が、表２に示される。
【表２】
【００６５】
市販されている標準的なＧａＮＬＥＤの場合、半導体において生成される光の約５％が、放射される。非ＧａＮＬＥＤ（とりわけ、ＧａＮではなくＡｌＧａＩｎＰに基づいた赤色ＬＥＤ）におけるチップからより多くの光を取り出すために、様々な方法が、開発されてきた。
【００６６】
金属でありかつ比較的に平坦な第１のオーミック接触層２０は、きわめて光沢があり、そのために、光をよく反射する。そのために、第１のオーミック接触層２０は、それのエピタキシャル層１４との接合部において、反射面または鏡面でもあり、光出力を改善する。
【００６７】
銅について説明したが、導電性および／または熱伝導性があれば、あるいは、半導体デバイスを機械的に支持するならば、その他のどのようなメッキ可能な材料が、使用されてもよい。
【００６８】
本発明の好ましい形態が、上で説明されたが、この技術に精通する者には、設計、構造、または、処理における多くの変形または変更が本発明から逸脱することなく実施されてもよいことがわかる。
【図面の簡単な説明】
【００６９】
【図１】製造プロセスの第１のステージにおける半導体デバイスの概略図である。
【図２】製造プロセスの第２のステージにおける図１の半導体デバイスの概略図である。
【図３】製造プロセスの第３のステージにおける図１の半導体デバイスの概略図である。
【図４】製造プロセスの第４のステージにおける図１の半導体デバイスの概略図である。
【図５】製造プロセスの第５のステージにおける図１の半導体デバイスの概略図である。
【図６】製造プロセスの第６のステージにおける図１の半導体デバイスの概略図である。
【図７】製造プロセスの第７のステージにおける図１の半導体デバイスの概略図である。
【図８】プロセスのフローチャートである。
【特許請求の範囲】
【請求項１】
ウェーハを有する半導体デバイスを基板上に製造する方法であって、
（ａ）熱伝導性の金属からなる種層をウェーハの第１の表面に付加するステップと、
（ｂ）熱伝導性の金属からなる比較的に厚い層を種層上に電気メッキするステップと、
（ｃ）基板を除去するステップと、
を含む方法。
【請求項２】
種層を付加する前に、第１の表面が、接着層によってコーティングされる、請求項１に記載の方法。
【請求項３】
電気メッキするステップ（ｂ）の前に、種層が、フォトレジストパターンによって、パターンを形成される、請求項１または２に記載の方法。
【請求項４】
比較的に厚い層の電気メッキが、フォトレジストパターン間においてなされる、請求項３に記載の方法。
【請求項５】
接着性を改善するために、ステップ（ｂ）とステップ（ｃ）との間において、ウェーハをアニーリングする付加的なステップが実行される、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
フォトレジストパターンが、１５〜５００マイクロメーターの範囲にある高さを有する、請求項３または４に記載の方法。
【請求項７】
フォトレジストパターンが、３〜５００マイクロメーターの範囲にある厚さを有する、請求項３に記載の方法。
【請求項８】
フォトレジストパターンが、２００〜２，０００ミクロンの範囲にある間隔を有する、請求項３、４、６および７のいずれか一項に記載の方法。
【請求項９】
種層が、パターンを形成されることなく、ステップ（ｂ）において電気メッキされ、その後に、パターンの形成が実行される、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
パターンの形成が、フォトレジストパターン形成およびその後のウェットエッチングによるものである、請求項９に記載の方法。
【請求項１１】
パターンの形成が、比較的に厚い層のレーザビームマイクロマシニングによるものである、請求項９に記載の方法。
【請求項１２】
比較的に厚い層が、フォトレジストの高さよりも大きくない高さを有する、請求項３〜１１のいずれか一項に記載の方法。
【請求項１３】
熱伝導性の金属からなる比較的に厚い層が、フォトレジストよりも大きな高さにまで電気メッキされ、その後に、薄型化される、請求項３〜１１のいずれか一項に記載の方法。
【請求項１４】
薄型化が、ポリシングまたはウェットエッチングによるものである、請求項１３に記載の方法。
【請求項１５】
ステップ（ｃ）の後に、第２のオーミック接触層をウェーハの第２の表面上に形成する付加的なステップを含み、第２のオーミック接触層が、不透明、透明、および半透明からなるグループの中から選択される、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
第２のオーミック接触層が、何も加工がなされていないか、またはパターンが形成されているかのいずれかである、請求項１５に記載の方法。
【請求項１７】
ボンディングパッドが、第２のオーミック接触層上に形成される、請求項１５または１６に記載の方法。
【請求項１８】
ステップ（ｃ）の後に、オーミック接触層の形成およびその後のプロセスステップが実行され、前記その後のプロセスステップが、ワイヤボンディングパッドを堆積する工程を含む、請求項１〜１４のいずれか一項に記載の方法。
【請求項１９】
オーミック接触層が、堆積される前に、露出した第２の表面が、洗浄され、かつ、エッチングされる、請求項１８に記載の方法。
【請求項２０】
第２のオーミック接触層が、第２の表面の領域全体を被覆しない、請求項１５〜１９のいずれか一項に記載の方法。
【請求項２１】
第２のオーミック接触層を形成した後に、ウェーハ上の半導体デバイスを試験することを含む、請求項１５〜２０のいずれか一項に記載の方法。
【請求項２２】
ウェーハを個々のデバイスに分離するステップを含む、請求項１５〜２１のいずれか一項に記載の方法。
【請求項２３】
半導体デバイスが、ラッピング、ポリシング、およびダイシングからなるグループの中から選択される１つ以上を伴うことなく製造される、請求項１〜２２のいずれか一項に記載の方法。
【請求項２４】
ウェーハが、エピタキシャル層を含み、また、基板の反対側にあるエピタキシャル層の第１の表面上に第１のオーミック接触層を含み、第１のオーミック接触層が、エピタキシャル層のｐ型層上に存在する、請求項１〜２３のいずれか一項に記載の方法。
【請求項２５】
第２のオーミック接触層が、エピタキシャル層のｎ型層上に形成される、請求項２２に記載の方法。
【請求項２６】
ステップ（ｃ）の後に、誘電体膜が、エピタキシャル層上に堆積され、孔が、誘電体膜に空けられ、第２のオーミック接触層およびボンディングパッドが、エピタキシャル層上に堆積される、請求項１〜１４のいずれか一項に記載の方法。
【請求項２７】
ステップ（ｃ）の後に、熱伝導性の金属をエピタキシャル層上に電気メッキすることが実行される、請求項１〜１４のいずれか一項に記載の方法。
【請求項２８】
熱伝導性の金属が、銅からなり、エピタキシャル層が、複数のＧａＮ関連層からなる、請求項２４〜２７のいずれか一項に記載の方法。
【請求項２９】
エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する熱伝導性の金属からなる比較的に厚い層、およびエピタキシャル層の第２の表面上に存在する第２のオーミック接触層を備え、前記比較的に厚い層が、電気メッキによって付加された、半導体デバイス。
【請求項３０】
第１のオーミック接触層と比較的に厚い層との間に、接着層が、第１のオーミック接触層上に存在する、請求項２９に記載の半導体デバイス。
【請求項３１】
熱伝導性の金属からなる種層が、接着層に付加された、請求項３０に記載の半導体デバイス。
【請求項３２】
比較的に厚い層が、少なくとも５０マイクロメーターの厚さを有する、請求項２９〜３１のいずれか一項に記載の半導体デバイス。
【請求項３３】
第２のオーミック接触層が、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である、請求項２９〜３２のいずれか一項に記載の半導体デバイス。
【請求項３４】
第２のオーミック接触層が、不透明、透明、および半透明からなるグループの中から選択される、請求項２９〜３３のいずれか一項に記載の半導体デバイス。
【請求項３５】
第２のオーミック接触層が、ボンディングパッドを含む、請求項２９〜３４のいずれか一項に記載の半導体デバイス。
【請求項３６】
熱伝導性の金属が、銅であり、エピタキシャル層が、複数のＧａＮ関連エピタキシャル層を備える、請求項２９〜３５のいずれか一項に記載の半導体デバイス。
【請求項３７】
半導体デバイスが、発光デバイスおよびトランジスタデバイスからなるグループの中から選択される、請求項２９〜３６のいずれか一項に記載の半導体デバイス。
【請求項３８】
エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する接着層、および接着層上に存在する熱伝導性の金属からなる種層を備える半導体デバイス。
【請求項３９】
熱伝導性の金属からなる比較的に厚い層を種層上にさらに含み、前記比較的に厚い層が、ヒートシンクの役割をなす請求項３８に記載の半導体デバイス。
【請求項４０】
第２のオーミック接触層をエピタキシャル層の第２の表面上にさらに含み、前記第２のオーミック接触層が、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である、請求項３８または３９に記載の半導体デバイス。
【請求項４１】
第２のオーミック接触層が、ボンディングパッドを備え、かつ、不透明、透明、および半透明からなるグループの中から選択される、請求項３８〜４０のいずれか一項に記載の半導体デバイス。
【請求項４２】
熱伝導性の金属が、銅からなり、エピタキシャル層が、ＧａＮ関連層からなる、請求項３８〜４１のいずれか一項に記載の半導体デバイス。
【請求項４３】
半導体デバイスを製造する方法であって、
（ａ）複数のＧａＮ関連エピタキシャル層を備えるウェーハを備える基板上において、第１のオーミック接触層をウェーハの第１の表面上に形成するステップと、
（ｂ）ウェーハから基板を除去するステップと、
（ｃ）第２のオーミック接触層をウェーハの第２の表面上に形成するステップであり、第２のオーミック接触層が、その上に形成されたボンディングパッドを有する、前記第２のオーミック接触層を形成するステップと、
を含む方法。
【請求項４４】
第２のオーミック接触層が、不透明、透明、および半透明からなるグループから選択される、請求項４３に記載の方法。
【請求項４５】
第２のオーミック接触層が、何も加工がなされていないか、またはパターンが形成されているかのいずれかである、請求項４３または４４のいずれかに記載の方法。
【請求項４６】
請求項４３〜４５のいずれか一項に記載の方法によって製造された半導体デバイス。
【請求項４７】
半導体デバイスが、発光デバイスかまたはトランジスタデバイスのいずれかである、請求項４６に記載の半導体デバイス。
【請求項４８】
デバイス層を備えるウェーハを有する半導体デバイスを基板上に製造する方法であって、
（ａ）基板の反対側にありかつデバイス層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む方法。
【請求項４９】
半導体デバイスが、シリコンベースデバイスである、請求項４８に記載の方法。
【請求項５０】
能動層を備えるウェーハを有する発光デバイスを基板上に製造する方法であって、
（ａ）基板の反対側にありかつ能動層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む方法。
【請求項５１】
熱伝導性の層が、ヒートシンクとして存在する、請求項４８〜５０のいずれか一項に記載の方法。
【請求項５２】
熱伝導性の層が、３ミクロンから３００ミクロンまでの範囲にある厚さを有する、請求項５１に記載の方法。
【請求項５３】
熱伝導性の層が、５０ミクロンから２００ミクロンまでの厚さを有する、請求項５１または５２のいずれかに記載の方法。
【請求項１】
ウェーハを有する半導体デバイスを基板上に製造する方法であって、
（ａ）熱伝導性の金属からなる種層をウェーハの第１の表面に付加するステップと、
（ｂ）熱伝導性の金属からなる比較的に厚い層を種層上に電気メッキするステップと、
（ｃ）基板を除去するステップと、
を含む方法。
【請求項２】
種層を付加する前に、第１の表面が、接着層によってコーティングされる、請求項１に記載の方法。
【請求項３】
電気メッキするステップ（ｂ）の前に、種層が、フォトレジストパターンによって、パターンを形成される、請求項１または２に記載の方法。
【請求項４】
比較的に厚い層の電気メッキが、フォトレジストパターン間においてなされる、請求項３に記載の方法。
【請求項５】
接着性を改善するために、ステップ（ｂ）とステップ（ｃ）との間において、ウェーハをアニーリングする付加的なステップが実行される、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
フォトレジストパターンが、１５〜５００マイクロメーターの範囲にある高さを有する、請求項３または４に記載の方法。
【請求項７】
フォトレジストパターンが、３〜５００マイクロメーターの範囲にある厚さを有する、請求項３に記載の方法。
【請求項８】
フォトレジストパターンが、２００〜２，０００ミクロンの範囲にある間隔を有する、請求項３、４、６および７のいずれか一項に記載の方法。
【請求項９】
種層が、パターンを形成されることなく、ステップ（ｂ）において電気メッキされ、その後に、パターンの形成が実行される、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
パターンの形成が、フォトレジストパターン形成およびその後のウェットエッチングによるものである、請求項９に記載の方法。
【請求項１１】
パターンの形成が、比較的に厚い層のレーザビームマイクロマシニングによるものである、請求項９に記載の方法。
【請求項１２】
比較的に厚い層が、フォトレジストの高さよりも大きくない高さを有する、請求項３〜１１のいずれか一項に記載の方法。
【請求項１３】
熱伝導性の金属からなる比較的に厚い層が、フォトレジストよりも大きな高さにまで電気メッキされ、その後に、薄型化される、請求項３〜１１のいずれか一項に記載の方法。
【請求項１４】
薄型化が、ポリシングまたはウェットエッチングによるものである、請求項１３に記載の方法。
【請求項１５】
ステップ（ｃ）の後に、第２のオーミック接触層をウェーハの第２の表面上に形成する付加的なステップを含み、第２のオーミック接触層が、不透明、透明、および半透明からなるグループの中から選択される、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
第２のオーミック接触層が、何も加工がなされていないか、またはパターンが形成されているかのいずれかである、請求項１５に記載の方法。
【請求項１７】
ボンディングパッドが、第２のオーミック接触層上に形成される、請求項１５または１６に記載の方法。
【請求項１８】
ステップ（ｃ）の後に、オーミック接触層の形成およびその後のプロセスステップが実行され、前記その後のプロセスステップが、ワイヤボンディングパッドを堆積する工程を含む、請求項１〜１４のいずれか一項に記載の方法。
【請求項１９】
オーミック接触層が、堆積される前に、露出した第２の表面が、洗浄され、かつ、エッチングされる、請求項１８に記載の方法。
【請求項２０】
第２のオーミック接触層が、第２の表面の領域全体を被覆しない、請求項１５〜１９のいずれか一項に記載の方法。
【請求項２１】
第２のオーミック接触層を形成した後に、ウェーハ上の半導体デバイスを試験することを含む、請求項１５〜２０のいずれか一項に記載の方法。
【請求項２２】
ウェーハを個々のデバイスに分離するステップを含む、請求項１５〜２１のいずれか一項に記載の方法。
【請求項２３】
半導体デバイスが、ラッピング、ポリシング、およびダイシングからなるグループの中から選択される１つ以上を伴うことなく製造される、請求項１〜２２のいずれか一項に記載の方法。
【請求項２４】
ウェーハが、エピタキシャル層を含み、また、基板の反対側にあるエピタキシャル層の第１の表面上に第１のオーミック接触層を含み、第１のオーミック接触層が、エピタキシャル層のｐ型層上に存在する、請求項１〜２３のいずれか一項に記載の方法。
【請求項２５】
第２のオーミック接触層が、エピタキシャル層のｎ型層上に形成される、請求項２２に記載の方法。
【請求項２６】
ステップ（ｃ）の後に、誘電体膜が、エピタキシャル層上に堆積され、孔が、誘電体膜に空けられ、第２のオーミック接触層およびボンディングパッドが、エピタキシャル層上に堆積される、請求項１〜１４のいずれか一項に記載の方法。
【請求項２７】
ステップ（ｃ）の後に、熱伝導性の金属をエピタキシャル層上に電気メッキすることが実行される、請求項１〜１４のいずれか一項に記載の方法。
【請求項２８】
熱伝導性の金属が、銅からなり、エピタキシャル層が、複数のＧａＮ関連層からなる、請求項２４〜２７のいずれか一項に記載の方法。
【請求項２９】
エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する熱伝導性の金属からなる比較的に厚い層、およびエピタキシャル層の第２の表面上に存在する第２のオーミック接触層を備え、前記比較的に厚い層が、電気メッキによって付加された、半導体デバイス。
【請求項３０】
第１のオーミック接触層と比較的に厚い層との間に、接着層が、第１のオーミック接触層上に存在する、請求項２９に記載の半導体デバイス。
【請求項３１】
熱伝導性の金属からなる種層が、接着層に付加された、請求項３０に記載の半導体デバイス。
【請求項３２】
比較的に厚い層が、少なくとも５０マイクロメーターの厚さを有する、請求項２９〜３１のいずれか一項に記載の半導体デバイス。
【請求項３３】
第２のオーミック接触層が、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である、請求項２９〜３２のいずれか一項に記載の半導体デバイス。
【請求項３４】
第２のオーミック接触層が、不透明、透明、および半透明からなるグループの中から選択される、請求項２９〜３３のいずれか一項に記載の半導体デバイス。
【請求項３５】
第２のオーミック接触層が、ボンディングパッドを含む、請求項２９〜３４のいずれか一項に記載の半導体デバイス。
【請求項３６】
熱伝導性の金属が、銅であり、エピタキシャル層が、複数のＧａＮ関連エピタキシャル層を備える、請求項２９〜３５のいずれか一項に記載の半導体デバイス。
【請求項３７】
半導体デバイスが、発光デバイスおよびトランジスタデバイスからなるグループの中から選択される、請求項２９〜３６のいずれか一項に記載の半導体デバイス。
【請求項３８】
エピタキシャル層、エピタキシャル層の第１の表面上に存在する第１のオーミック接触層、第１のオーミック接触層上に存在する接着層、および接着層上に存在する熱伝導性の金属からなる種層を備える半導体デバイス。
【請求項３９】
熱伝導性の金属からなる比較的に厚い層を種層上にさらに含み、前記比較的に厚い層が、ヒートシンクの役割をなす請求項３８に記載の半導体デバイス。
【請求項４０】
第２のオーミック接触層をエピタキシャル層の第２の表面上にさらに含み、前記第２のオーミック接触層が、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である、請求項３８または３９に記載の半導体デバイス。
【請求項４１】
第２のオーミック接触層が、ボンディングパッドを備え、かつ、不透明、透明、および半透明からなるグループの中から選択される、請求項３８〜４０のいずれか一項に記載の半導体デバイス。
【請求項４２】
熱伝導性の金属が、銅からなり、エピタキシャル層が、ＧａＮ関連層からなる、請求項３８〜４１のいずれか一項に記載の半導体デバイス。
【請求項４３】
半導体デバイスを製造する方法であって、
（ａ）複数のＧａＮ関連エピタキシャル層を備えるウェーハを備える基板上において、第１のオーミック接触層をウェーハの第１の表面上に形成するステップと、
（ｂ）ウェーハから基板を除去するステップと、
（ｃ）第２のオーミック接触層をウェーハの第２の表面上に形成するステップであり、第２のオーミック接触層が、その上に形成されたボンディングパッドを有する、前記第２のオーミック接触層を形成するステップと、
を含む方法。
【請求項４４】
第２のオーミック接触層が、不透明、透明、および半透明からなるグループから選択される、請求項４３に記載の方法。
【請求項４５】
第２のオーミック接触層が、何も加工がなされていないか、またはパターンが形成されているかのいずれかである、請求項４３または４４のいずれかに記載の方法。
【請求項４６】
請求項４３〜４５のいずれか一項に記載の方法によって製造された半導体デバイス。
【請求項４７】
半導体デバイスが、発光デバイスかまたはトランジスタデバイスのいずれかである、請求項４６に記載の半導体デバイス。
【請求項４８】
デバイス層を備えるウェーハを有する半導体デバイスを基板上に製造する方法であって、
（ａ）基板の反対側にありかつデバイス層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む方法。
【請求項４９】
半導体デバイスが、シリコンベースデバイスである、請求項４８に記載の方法。
【請求項５０】
能動層を備えるウェーハを有する発光デバイスを基板上に製造する方法であって、
（ａ）基板の反対側にありかつ能動層に近いウェーハの表面上に熱伝導性の材料からなる層を電気メッキするステップと、
（ｂ）基板を除去するステップと、
を含む方法。
【請求項５１】
熱伝導性の層が、ヒートシンクとして存在する、請求項４８〜５０のいずれか一項に記載の方法。
【請求項５２】
熱伝導性の層が、３ミクロンから３００ミクロンまでの範囲にある厚さを有する、請求項５１に記載の方法。
【請求項５３】
熱伝導性の層が、５０ミクロンから２００ミクロンまでの厚さを有する、請求項５１または５２のいずれかに記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２００７−５２１６３５（Ｐ２００７−５２１６３５Ａ）
【公表日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願番号】特願２００５−５０９０８８（Ｐ２００５−５０９０８８）
【出願日】平成１５年９月１９日（２００３．９．１９）
【国際出願番号】ＰＣＴ／ＳＧ２００３／０００２２３
【国際公開番号】ＷＯ２００５／０２９５７３
【国際公開日】平成１７年３月３１日（２００５．３．３１）
【出願人】（５０６０９４７０３）ティンギ テクノロジーズ プライベート リミテッド (10)
【Ｆターム（参考）】
【公表日】平成１９年８月２日（２００７．８．２）
【国際特許分類】
【出願日】平成１５年９月１９日（２００３．９．１９）
【国際出願番号】ＰＣＴ／ＳＧ２００３／０００２２３
【国際公開番号】ＷＯ２００５／０２９５７３
【国際公開日】平成１７年３月３１日（２００５．３．３１）
【出願人】（５０６０９４７０３）ティンギ テクノロジーズ プライベート リミテッド (10)
【Ｆターム（参考）】
[ Back to top ]