【課題】本発明は、画質を向上させることのできる薄膜トランジスタアレイの製造方法及びそれを用いる薄膜トランジスタアレイ基板に関する。
【解決手段】本発明の薄膜トランジスタアレイ基板の製造方法は、第２マスク工程でゲート電極と重畳する領域に、島状の活性層及びオーミック接触層を形成し、第２マスク工程とは異なる第３マスク工程でソース電極及びドレイン電極を形成する。従って、本発明のＴＦＴアレイ基板の活性層には、バックライトから照射される光をゲート電極が遮ることにより、光が照射されない。従って、ＴＦＴはＴＦＴアレイ基板の駆動とは関係ないチャンネルを形成しないことにより、ＴＦＴアレイ基板は画素電極に充電された画素電圧信号が漏洩される問題を除去することができる。 （もっと読む）

【課題】３マスク工程を通じて良好なパターンデザインを形成すると共に、段差の除去できる薄膜トランジスタ基板の製造方法を提供する。
【解決手段】本発明の薄膜トランジスタ基板の製造方法は、薄膜トランジスタ１４０が形成されたゲート絶縁膜１２５を覆う保護膜１５０上にコンタクトホール及び画素電極１６０が形成される領域をオープンさせるための第１フォトレジストパターンを形成する段階、第１フォトレジストパターンが形成された保護膜１５０上に透明導電膜を全面蒸着させた後、コンタクトホール及び画素電極１６０が形成される領域以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、第２フォトレジストパターンにより露出された透明導電膜をエッチング処理した後、保護膜１５０上に残留する第１及び第２フォトレジストパターンを除去して、保護膜１５０上にコンタクトホール及び画素電極１６０を形成する段階を含む。 （もっと読む）

【課題】特性に優れ、かつ、特性が大気中において経時的に劣化するのを防止し得る電子デバイス、かかる電子デバイスを製造する電子デバイスの製造方法、および、電子機器を提供すること。
【解決手段】薄膜トランジスタ１は、ソース電極２０ａおよびドレイン電極２０ｂと、ソース電極２０ａおよびドレイン電極２０ｂの表面に形成された有機膜６０と、ソース電極２０ａおよびドレイン電極２０ｂを覆い、かつ、有機膜６０と接触するように設けられた有機半導体層３０と、有機半導体層３０上に設けられたゲート絶縁層４０と、ゲート絶縁層４０上に設けられたゲート電極６０とを有する。有機膜６０は、好ましくは一般式：ＣＦ_３（ＣＦ_２）_ｍ（ＣＨ_２）_ｎＣＨ（ＣＨ_２ＳＨ）_２（ただし、ｍは１〜３５の整数を示し、ｎは２〜３３の整数を示す。）で表される非共役系有機化合物を、ソース電極２０ａおよびドレイン電極２０ｂの表面に結合させてなるものである。 （もっと読む）

【課題】 本発明は、適切な仕事関数を有する半導体装置を提供することを目的とする。
【解決手段】 第１の発明の半導体装置は、基板と、基板に形成されたＮ型半導体層とＮ型半導体層上に形成された第１ゲート絶縁層と第１ゲート絶縁層上に形成され膜厚が１ｎｍ以上５ｎｍ以下でありＴａの炭化物を有する第１下層ゲート電極と第１下層ゲート電極上に形成され真空仕事関数が４．６ｅＶ以上５．２ｅＶ以下の金属珪化物を有する第１上層ゲート電極とを有するＰ型ＭＩＳＦＥＴと、基板に形成されたＰ型半導体層とＰ型半導体層上に形成された第２ゲート絶縁層と第２ゲート絶縁層上に形成され膜厚が１ｎｍ以上５ｎｍ以下でありＴａの炭化物を有する第２下層ゲート電極と第２下層ゲート電極上に形成され、真空仕事関数が４．０ｅＶ以上４．５ｅＶ以下の金属珪化物を有する第２上層ゲート電極とを有するＮ型ＭＩＳＦＥＴと、を具備することを特徴とする。 （もっと読む）

【課題】接合リーク不良の抑制が可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１０の表面上にゲート電極３４を形成し、ゲート電極３４の側壁に側壁絶縁膜４１を形成する。ゲート電極３４及び側壁絶縁膜４１を覆うように半導体基板１０に金属膜を堆積し、半導体基板１０を雰囲気ガス中に載置して、半導体基板１０の表面及び裏面のそれぞれから雰囲気ガスの熱伝導により金属膜を加熱して金属シリサイド膜を形成する。 （もっと読む）

【課題】薄膜トランジスタの特性が向上した表示装置を提供する。
【解決手段】
本発明は、表示装置とその製造方法に関し、本発明による表示装置は、絶縁基板上に形成されているゲート電極を含むゲート配線と；ゲート電極上に形成されているゲート絶縁膜と；ゲート絶縁膜上にゲート電極を中心に相互離隔して形成されてチャネル領域を定義するソース電極及びドレイン電極とを含み、多重層からなる導電層；及びチャネル領域に形成されている有機半導体層を含むことを特徴とする。 （もっと読む）

【課題】Ｆｉｎ型トランジスタの金属ゲート電極を高抵抗化させることなく、トランジスタを正常に動作させることができる半導体装置を提供する。
【解決手段】半導体装置の製造方法は、半導体材料から成り、上面が保護膜４０で被覆されたＦｉｎ３０を絶縁層２０上に形成し、Ｆｉｎの側面にゲート絶縁膜５０を形成し、Ｆｉｎを被覆するようにゲート電極材料６０を堆積し、ゲート電極材料を平坦化し、ゲート電極材料を加工することによってゲート電極６２を形成し、ゲート電極を被覆するように層間絶縁膜９０を堆積し、ゲート電極の上面を露出させ、ゲート電極の上面上に金属１１０を堆積し、ゲート電極と金属とを反応させることによってゲート電極をシリサイド化し、金属のうち未反応の金属を除去することによって、保護膜の上面上に溝１１５が形成され、溝に導電体１２０を充填することを具備する。 （もっと読む）

【課題】ＺｎＯ半導体膜を用い、ソース電極及びドレイン電極にｎ型又はｐ型の不純物を添加したＺｎＯ膜を用いたときでも欠陥や不良が生じない半導体装置及びその作製方法を提供する。
【解決手段】ゲート電極３上の酸化珪素膜又は酸化窒化珪素膜からなるゲート絶縁膜５と、前記ゲート絶縁膜上のＡｌ膜又はＡｌ合金膜１１ａと、前記Ａｌ膜又はＡｌ合金膜１１ａ上のｎ型又はｐ型の不純物が添加されたＺｎＯ膜１１ｂと、前記ｎ型又はｐ型の不純物が添加されたＺｎＯ膜１１ｂ上及び前記ゲート絶縁膜５上のＺｎＯ半導体膜１３とを有する。 （もっと読む）

【課題】より高機能、高信頼性の半導体装置、及びそのような半導体装置を工程、装置を複雑化することなく低コストで、歩留まりよく作製できる技術を提供することを目的とする。
【解決手段】第１の導電層及び第２の導電層の少なくとも一方をインジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成する、又は第１の導電層及び第２の導電層の少なくとも一方と、有機化合物層との界面において酸化処理を行う。第１の基板上に剥離層を介して設けられる第１の導電層、有機化合物層、及び第２の導電層は、剥離層より第１の基板より剥離され第２の基板に転置することができる。 （もっと読む）

【課題】エミッタからベース電極間の抵抗が低減され、高速動作が可能であり、高性能のバイポーラトランジスタを有する半導体装置を提供する。
【解決手段】半導体基体上に形成された絶縁膜の開口を含むように、シリコン層９Ａ，９Ｃ、シリコンとゲルマニウム及び／又はカーボンとを有する層９Ｂ、により成るシリコン混晶層９によって形成されたエピタキシャルベース領域を有するバイポーラトランジスタが形成されて成り、シリコン混晶層９の最上層９Ｃがシリコン層であり、シリコン混晶層９から成るベース領域のうち、単結晶シリコン混晶層上及び多結晶シリコン混晶層上に、多結晶シリコン膜１０を介してコバルトシリサイド１１が形成されて成る半導体装置を構成する。 （もっと読む）

【課題】純アルミニウムまたはアルミニウム合金からなる単層の配線膜を形成するに際し、側壁のテーパ角度が規定範囲内のテーパ状に良好にエッチングすることのできる配線膜の形成方法を提供する。
【解決手段】ポストベーク後に、硝酸、リン酸、酢酸および水を含むエッチング液を用いて側壁のテーパ角度が１０〜７０°のテーパ状に純アルミニウム膜またはアルミニウム合金膜をエッチングするにあたり、上記ポストベーク温度：ｘ（℃）を１１０℃以下にすると共に、該ポストベーク温度と上記エッチング液の硝酸濃度：ｙ（質量％）が下記式（１）を満たすようにすることを特徴とする配線膜の形成方法。
１０≦［（２／３）ｘ−５ｙ］≦７０…（１） （もっと読む）

【課題】ゲート長に依存することなく均一な組成を持つＦＵＳＩ構造を有する半導体装置及びその製造方法を実現できるようにする。
【解決手段】ＦＵＳＩ化されたゲート長が異なる第１のゲート電極１４Ｔ１及び第２のゲート電極Ｔ２を有する半導体装置において、第１のゲート電極１４Ｔ１には第１のサイドウォールスペーサ１０５との第２のサイドウォールスペーサ１０６とが順次形成され、第１のサイドウォールスペーサ１０５の上端は、第１のゲート電極１４Ｔ１の上面及び第２のサイドウォールスペーサ１０６の上端よりも低く且つ第１のサイドウォールスペーサ１０５と第２のサイドウォールスペーサ１０６とは互いのエッチング特性が異なる。第２のゲート電極１４Ｔ２においても、第１のサイドウォールスペーサ１０５の上端は、第２のゲート電極１４Ｔ２の上面及び第２のサイドウォールスペーサ１０６の上端よりも低い。 （もっと読む）

【課題】従来よりも均一な膜厚の金属シリサイド膜をアクティブ領域に備えた半導体装置およびそのような半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０に素子分離領域２０を形成し、素子分離領域に隣接するアクティブ領域ＡＡに不純物拡散層７０を形成し、半導体基板上に金属膜８０を堆積し、素子分離領域上の少なくとも一部分の金属膜を除去し、金属膜および半導体基板とを熱処理することによって、アクティブ領域上に自己整合的にシリサイド膜１１０を形成することを具備する。 （もっと読む）

【課題】
本発明は、薄膜トランジスタ表示板及びその製造方法に関し、金属残留物による汚染を減少させて、薄膜トランジスタの特性を確保することを課題とする。
【解決手段】
本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成し、前記ゲート線上にゲート絶縁膜、半導体層、及びオーミックコンタクト層を順次形成し、前記オーミックコンタクト層上にデータ層を形成し、前記データ層上に感光膜パターンを形成し、前記データ層をエッチングして、ソース電極を含むデータ線及び前記ソース電極と対向するドレイン電極を形成し、前記ソース電極及び前記ドレイン電極の側面を覆うように前記感光膜パターンをリフローし、前記リフローされた感光膜パターンをマスクにして前記オーミックコンタクト層をエッチングすることを特徴とする。 （もっと読む）

【課題】工程数の増加を可及的に防止するとともに製造条件を複雑化させない、メタルゲートを有するＭＩＳトランジスタを備えた半導体装置の提供。
【解決手段】基板１と、基板上に設けられたＰ型半導体層３と、Ｐ型半導体層上に設けられた第１ゲート絶縁膜９と、第１ゲート絶縁膜上に設けられＲｕ、Ｐｔ、Ｒｈからなる群から選択された１つの金属と希土類金属との合金を有する第１ゲート電極１１と、第１ゲート電極の両側のＰ型半導体層に設けられたＮ型不純物領域７，８と、を有するＮチャネルＭＩＳトランジスタ１５を備えている。 （もっと読む）

【課題】ＳＯＩ基板を用いることなく、絶縁体上に配置された電界効果型トランジスタ下にバックゲート電極を形成する。
【解決手段】半導体基板１１上に第１半導体層１２および第２半導体層１３を形成した後、第１半導体層１２をエッチング除去することで半導体基板１１と第２半導体層１３との間に空洞部２０を形成し、半導体基板１１および第２半導体層１３の熱酸化を行うことにより、半導体基板１１と第２半導体層１３との間の空洞部２０内の上下面に絶縁膜２１を形成してから、空洞部２０内に埋め込み導電体層３０を形成する。 （もっと読む）

【課題】 有機半導体層を用いた半導体装置では、各電極の位置合わせとコストの両観点を両立する製造方法が無かった。印刷法では位置ずれが生じるため、絶縁膜を介して下部電極と上部電極が良く位置合せされた電極基板を形成できなかった。位置合わせのためにフォトマスクを使用すると、飛躍的にコストが向上した。
【解決手段】 本発明は、下部電極と、上部電極との位置あわせを自己整合的に行ない、印刷法を用いても位置ずれが発生しない。この為、有機半導体を用いたフレキシブル基板などの半導体装置が印刷法を用いて安価に形成できる。 （もっと読む）

基板に電気化学エッチングまたは電気めっきを施すことにより多層構造を形成する方法。基板上にシード層を形成し、その上に主電極を形成する。主電極は、基板から複数の電気化学セルを形成するためのパターン層を有する。電圧が印加され、シード層がエッチングされて、またはシード層に材料がめっきされて形成された構造（８）の間に誘電体（９）が堆積される。誘電体層は下層構造を露出するために平坦化され、別の構造層が第１の構造層上に形成される。または、誘電体層は２層の厚さで形成され、下層構造の上端部を選択的に露出するために選択的にエッチングされる。また、複数の構造層を１工程で形成しても良い。 （もっと読む）

【課題】簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【解決手段】本発明に係るＴＦＴアレイ基板１００は、基板１０と、基板１０上に画素毎に形成された画素電極２０と、画素電極２０に対応して、基板１０上に形成されたＴＦＴ素子３０とを備えている。そして、ＴＦＴ素子３０に接続された電極・配線３１、３２、３４、３３１や、容量電極４０などは、上層膜３１ｂ、３２ｂ、３４ｂ、３３１ｂおよび下層膜３１ａ、３２ａ、３４ａ、３３１ａが積層されて形成された積層体を有しており、下層膜３１ａ等は、１種以上の周期律表第８族元素を含むアルミニウム合金により形成され、上層膜３１ｂ等は、下層膜３１ａ等の上に積層されて、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成されている。 （もっと読む）

【課題】ｎＭＯＳＴｒおよびｐＭＯＳＴｒのそれぞれに適した仕事関数を有するシリサイド電極を有するＣＭＯＳのような半導体装置の製造方法を提供する。
【解決手段】半導体基板のｎＭＯＳ領域およびｐＭＯＳ領域にシリコンのような元素からなる電極パターンをゲート絶縁膜を介して形成する工程；電極パターンを含むｎＭＯＳ領域を絶縁膜パターンでマスキングした後、全面にＰｄ、Ｐｔのような第１金属膜を成膜する工程；熱処理を施して第１金属のシリサイドからなるゲート電極を形成する工程；熱酸化処理を施してゲート電極表面にシリコン酸化膜を形成した後、未反応の第１金属膜を溶解除去する工程；前記電極パターンを含むｐＭＯＳ領域を絶縁膜パターンでマスキングした後、全面にＥｒ、Ｙのような第２金属膜を成膜する工程；熱処理を施して前記第２金属膜のシリサイドからなるゲート電極を形成する工程；および未反応の第２金属膜を溶解除去する工程；を含むことを特徴とする。 （もっと読む）