【課題】ＴＦＴ−ＬＣＤアレー基板及びその製造方法を提供する。
【解決手段】ＴＦＴ−ＬＣＤアレー基板の製造方法は、基板にゲートライン及びそのゲートラインと接続するゲート電極を形成し、前記ゲート電極にゲート絶縁層と半導体層とを形成し、前記半導体層にオーム接触層を形成することにより、基板にトランジスタ部を形成する工程と、前記工程で作製された基板に、ゲートラインとゲート電極と電気的に絶縁し、オーム接触層を介して前記半導体層の両側にオーム接触する透明画素電極層とソース・ドレイン電極金属層と順次堆積する工程と、作製された基板に、グレートーンマスクでマスキング及びエッチングを行うことにより、透明画素電極及びソース・ドレイン電極が同時に形成する工程とを含む。 （もっと読む）

【課題】低リーク電流及び低閾値電圧のｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとが一の基板に形成された半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成され、第１のゲート絶縁膜３２及び第１のゲート電極３３を有する第１導電型のトランジスタ３１と、第２のゲート絶縁膜４２及び第２のゲート電極４３を有する第２の導電型のトランジスタ４１とを備えている。第１のゲート電極３３は、金属膜１４ａを有するメタルゲート電極であり、第２のゲート電極４３は、シリサイド膜２６ｂからなるフルシリサイド化ゲート電極である。 （もっと読む）

【課題】 本発明は、表面のヒロックの発生や下地層を構成するＮｉの表面拡散を抑制するようにした、ＡｕＳｎ共晶接合のためのＬＥＤ用共晶基板及びその製造方法を提供することを目的とする。
【解決手段】 Ｓｉ基板１１と、この基板上に形成された複数の下地層１３〜１５と、この下地層の最上層のＮｉ層１５の上に形成されたＡｇ薄膜１６と、このＡｇ薄膜上のＬＥＤチップ実装部及びボンディング部の領域に形成されたＡｇ合金膜１７及びＬＥＤチップ実装部及びボンディング部を除いた表面領域に形成された透光性導電膜１８と、を含んでおり、上記Ａｇ薄膜及びＡｇ合金膜の膜厚が４００ｎｍ以上であるように、ＬＥＤ用共晶基板１０を構成する。 （もっと読む）

【課題】 単純な構造で寸法ずれの影響を低減し、かつ、工程の簡単な薄膜トランジスタを提供する。
【解決手段】 ゲート電極、キャパシタ電極を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極と、それと接続されたドレイン配線、ソース電極と、それと接続された画素電極が配置されており、少なくともソース電極とドレイン電極の間隙を含むように半導体層が配置されている薄膜トランジスタで、ゲート電極およびキャパシタ電極が等幅のストライプ状であり、平面的に見て、チャネル部およびそれに接するドレイン電極・ソース電極がすべてゲート電極に包含され、画素電極がキャパシタ電極に包含されている。 （もっと読む）

【課題】長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及び反射型ＴＦＴ基板並びにそれらの製造方法の提案を目的とする。
【解決手段】反射型ＴＦＴ基板１ａは、ガラス基板１０と、上面がゲート絶縁膜３０に覆われ、かつ、側面が層間絶縁膜５０に覆われることにより絶縁されたゲート電極２３及びゲート配線２４と、ゲート電極２３上のゲート絶縁膜３０上に形成されたｎ型酸化物半導体層４０と、ｎ型酸化物半導体層４０上に、チャンネル部４４によって隔てられて形成された反射金属層６０ａと、チャンネル部４４を保護するチャンネルガード５００とを備えた構成としてある。 （もっと読む）

【課題】ドープしたポリシリコン膜及びチタンシリサイド膜からなるゲート電極表面が再酸化する際、チタンシリサイド膜の非正常的な酸化を防止できる半導体素子のゲート電極形成方法を提供する。
【解決手段】半導体基板上にゲート酸化膜及びポリシリコン膜を形成する段階、前記ポリシリコン膜上に第１ＴｉＳｉｘ膜を蒸着する段階、前記第１ＴｉＳｉｘ膜上にシリコン膜を蒸着する段階、前記シリコン膜上に第２ＴｉＳｉｘ膜を蒸着する段階、熱処理によって、前記第１ＴｉＳｉｘ膜、前記シリコン膜及び前記第２ＴｉＳｉｘ膜からシリコン過剰状態のＴｉＳｉ_２膜を形成する段階、前記ＴｉＳｉ_２膜上に絶縁膜を蒸着する段階、前記絶縁膜、ＴｉＳｉ_２膜、ポリシリコン膜及びゲート酸化膜をパターニングして、ＴｉＳｉ_２膜／ポリシリコン膜の積層構造のゲート電極を形成する段階、ゲート再酸化を行う段階を含む構成とする。 （もっと読む）

【課題】従来の、真空装置を用いた形成方法に比べて簡便かつ安価に、しかも、インクジェット印刷方法に比べて、断線等を生じることなしに、より細線化された金属配線を形成することができる金属配線の形成方法と、前記形成方法によって形成された金属配線とを提供する。
【解決手段】形成方法は、平均粒径が１００ｎｍ以下である金属粒子を含む分散液を、基材の表面に塗布して塗膜を形成し、乾燥後の塗膜における平均結晶粒径が５００ｎｍ以下の範囲を維持する条件で乾燥させ、エッチングによって、所定の平面形状にパターン形成した後、焼成する。金属配線は、その縁部の、基材の表面方向の、想定される外形線からの凹入量の最大値と突出量の最大値との和を５０ｎｍ以下とするか、前記縁部の、厚み方向の外形線の、基材の表面と接する部分での交差角度を７０°以下とする。 （もっと読む）

【課題】サイドエッチングを抑制して所望の幅を有する金属パターンが得られる金属パターン形成方法を提供する。
【解決手段】基板１上に金属からなる下層２と該下層２上の前記下層２とは異なる金属からなる上層３とで構成される金属膜を形成する金属膜形成工程と、前記上層３上に所定形状のパターンを有するレジスト膜４を形成するレジスト膜形成工程と、このレジスト膜４をマスクとして前記金属膜をエッチングすることにより当該金属膜をパターニングするパターニング工程とを有し、且つこのパターニング工程が、前記上層３をエッチングする第１エッチング工程と、第１エッチング工程後にノニオン系界面活性剤を含む前処理液に前記レジスト膜４及び前記上層３を浸漬する浸漬工程と、浸漬工程後に前記下層２をエッチングする第２エッチング工程を具備する。 （もっと読む）

【課題】ＴＦＴ基板の製造工程の工程数を削減し、製造処理時間を短縮し、よって製造コストを大幅に低減でき、且つ、製造歩留りを向上させる方法を及びそのＴＦＴ基板を提供することを目的とする。
【解決手段】ゲート配線及びゲート絶縁膜と、第１のシリコン層及び第２のシリコン層と、ソース・ドレイン配線及びソース・ドレイン電極と、前記ソース・ドレイン電極に電気的に接続された画素電極と、を具備したＴＦＴ基板であって、さらに、前記第１のシリコン層と、前記第２のシリコン層と、第１の金属膜と、層間絶縁膜と、前記層間絶縁膜のスルーホールを通して前記第１の金属膜と接続された透明電極層と、第２の金属膜と、の順に積層された積層膜を有し、前記積層膜の全部又は一部が 前記ソース・ドレイン電極であることを特徴とするＴＦＴ基板である （もっと読む）

【目的】低抵抗なコンタクトを歩留まり良く形成することができる半導体装置及びその製造方法を提供する。
【解決手段】ニッケルシリサイド層７が十分な膜厚を有する領域にコンタクトホール１１を形成するとともに、金属シリサイド層７のエッチングを行い金属シリサイド層７に凹部を形成する。次いで、コンタクトホール１１を所望のコンタクト径まで拡大する。これにより、コンタクトホールの底部を占めるシリサイド面積率を下げることなく、所望のコンタクトホール１１のボトム面積を確保することができ、コンタクト抵抗上昇に起因する製造歩留まり低下を抑制することができる。 （もっと読む）

２重ゲートＦｉｎＦＥＴおよびその製造方法を提供する。ＦｉｎＦＥＴは、フィン（２０）の各側面に隣接して第１および第２ゲート（７２、７４）を有し、第１ゲートのフィンに対面する少なくとも一部分を多結晶シリコンによって形成し、第２ゲートのフィンに対面する少なくとも一部分を金属シリサイド化合物によって形成する。２個のゲートの異なった組成は、それぞれ異なった動作機能を提供し、短チャンネル効果を減少させる。
（もっと読む）

【課題】保護用絶縁膜により長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減する。
【解決手段】反射型ＴＦＴ基板１は、基板１０と、ゲート電極２３及びゲート配線２４と、ゲート絶縁膜３０と、ｎ型酸化物半導体層４０と、チャンネル部４１によって隔てられて形成された金属層６０と、画素電極６７，ドレイン配線パッド６８及びゲート配線パッド２５が露出した状態で、ガラス基板１０の上方を覆う保護用絶縁膜８０とを具備し、金属層６０が、ソース配線６５，ドレイン配線６６，ソース電極６３，ドレイン電極６４及び画素電極６７を兼ねる。 （もっと読む）

【課題】パターンのＣＤ変異を減らすことが可能な半導体素子の微細パターン形成方法を提供すること。
【解決手段】被エッチング層を有する半導体基板上に第１ポリシリコン膜２８とバッファ酸化膜２９を順次形成し、さらに第２ポリシリコン膜３０、研磨停止膜３１及び第１酸化膜３２が積層された構造のハードマスクを形成する。ハードマスクの側面に窒化膜スペーサ３５を形成し、全体に第２酸化膜３６を形成する。第２酸化膜、窒化膜スペーサ及び第１酸化膜を研磨し、前記研磨停止膜と窒化膜スペーサを除去する。第２ポリシリコン膜と第２酸化膜をマスクとしてバッファ酸化膜をエッチングする。第２酸化膜を除去し、第２ポリシリコン膜とバッファ酸化膜をマスクとして第１ポリシリコン膜をエッチングし、第２ポリシリコン膜を除去する。バッファ酸化膜と前記第１ポリシリコン膜をマスクとして被エッチング層をエッチングする。 （もっと読む）

【課題】二重仕事関数金属ゲートスタックを備えるＣＭＯＳ半導体装置を提供する。
【解決手段】ＣＭＯＳ半導体装置は、ＰＭＯＳ及びＮＭＯＳ装置の仕事関数を独立的に調節できる工程技術を利用して形成された二重仕事関数金属ゲート構造物を備えて、ゲート絶縁膜の信頼性に悪い影響を与えることをかなり低減または除去できる。 （もっと読む）

【課題】金属配線同士が短絡することがない、信頼性の高い複数層の金属配線の形成方法を提供すること。
【解決手段】第一層目の金属配線７の側壁が露出するように最初に使用したレジストマスク６を再度露光、現像してパターニングしてレジストマスク６ａを形成し、第一層目の金属配線７の外側に空間１２を形成する。この後、第二層目の金属配線８を第一層目の金属配線７の表面と側壁に形成する。金属配線間にレジストマスク６ａが形成されているので、金属配線間に第二層目の金属配線の形成時に発生する析出物が形成されないので金属配線同士の短絡が防止され、高信頼性の金属配線が形成できる。 （もっと読む）

【課題】シリサイド上に接続孔を形成する際のエッチングで、高抵抗の変質層が発生することを防止する。
【解決手段】 基板中もしくは基板上に導電層を形成する。次に、導電層上を含む基板上に第１の金属膜を形成する。次に、基板に対して熱処理を行なって第１の金属膜と導電層とを反応させ、導電層上に選択的にシリサイド膜を形成する。次に、選択ＣＶＤ法によりシリサイド膜上のみに第２の金属膜を形成する。次に、第２の金属膜上を含む基板上に絶縁膜を形成する。次に、絶縁膜の所定領域を開口して、第２の金属膜に到達するコンタクトホールを形成する。次に、コンタクトホール内を洗浄して、コンタクトホール底面における第２の金属膜表面に形成された変質層を除去する。 （もっと読む）

【課題】電界効果トランジスタにおいて、リーク電流特性に優れた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置はゲート電極１、ゲート絶縁膜２、サイドウォール絶縁膜３、ソース領域４、ドレイン領域５、エアギャップ６、シリサイド７、半導体８を備えている。ここで、ソース領域４とドレイン領域５上の半導体８はエアギャップ６上面よりもせり上がっている。また、半導体８上のシリサイド７はサイドウォール絶縁膜３に接近している。両者は接触していてもよい。 （もっと読む）

【課題】ウエハ面内での高い均一性をもってポリシリコン膜をウエットエッチングできるエッチング装置およびエッチング方法を提供する。
【解決手段】基板上に形成されたポリシリコン膜をエッチングするためのフッ硝酸溶液を吐出するフッ硝酸溶液供給部６と、フッ硝酸溶液にＮＯ₂ガスを混合するＮＯ₂ガス供給部７とを備える。フッ硝酸溶液にＮＯ₂ガスを混合し、次にＮＯ₂ガスが混合されたフッ硝酸溶液を用いてポリシリコン膜をエッチングする。薬液吐出部においてもＮＯ₂が充分に供給されて、ウエハ面全体においてＮＯ₂による酸化反応が均一化され、ウエハ面内におけるポリシリコン膜のウエットエッチングの均一性が改善される。 （もっと読む）

【課題】浅い接合領域上に、浅いニッケルモノシリサイド層を形成する。
【解決手段】絶縁膜で画成されたシリコン面上に金属ニッケル膜を堆積し、シラン雰囲気中、２２０℃を超えない温度で熱処理し、組成がＮｉ₂Ｓｉのシリサイド層を、接合領域との界面および金属ニッケル膜表面に、未反応の金属ニッケル膜が残るように形成した後、前記未反応の金属ニッケル膜をエッチング除去し、熱処理してニッケルモノシリサイド層に変換する。 （もっと読む）

【課題】３マスク工程を通じて良好なパターンデザインを形成すると共に、段差の除去できる薄膜トランジスタ基板の製造方法を提供する。
【解決手段】本発明の薄膜トランジスタ基板の製造方法は、薄膜トランジスタ１４０が形成されたゲート絶縁膜１２５を覆う保護膜１５０上にコンタクトホール及び画素電極１６０が形成される領域をオープンさせるための第１フォトレジストパターンを形成する段階、第１フォトレジストパターンが形成された保護膜１５０上に透明導電膜を全面蒸着させた後、コンタクトホール及び画素電極１６０が形成される領域以外に形成された透明導電膜を露出させる第２フォトレジストパターンを形成する段階、第２フォトレジストパターンにより露出された透明導電膜をエッチング処理した後、保護膜１５０上に残留する第１及び第２フォトレジストパターンを除去して、保護膜１５０上にコンタクトホール及び画素電極１６０を形成する段階を含む。 （もっと読む）