半導体装置及びその製造方法
【課題】フェルミ・レベル・ピンニング効果を抑制するとともに、トランジスタの微細化を図ること。
【解決手段】シリコン基板または支持基板11上に形成された島状のチャネル層13と、チャネル層13上に形成されたゲート絶縁膜15と、ゲート絶縁膜15上に形成されたゲート電極16と、チャネル層13の一方向に対向する両側面上に形成されたシリコン窒化膜14と、シリコン窒化膜14の側面上に形成された金属材料からなるソース電極及びドレイン電極19とを具備する。
【解決手段】シリコン基板または支持基板11上に形成された島状のチャネル層13と、チャネル層13上に形成されたゲート絶縁膜15と、ゲート絶縁膜15上に形成されたゲート電極16と、チャネル層13の一方向に対向する両側面上に形成されたシリコン窒化膜14と、シリコン窒化膜14の側面上に形成された金属材料からなるソース電極及びドレイン電極19とを具備する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ショットキーソース・ドレイントランジスタを有する半導体装置及びその製造方法に関する。
【背景技術】
【0002】
トランジスタのソース・ドレイン部分を不純物の拡散層でなく、メタルで形成するショットキーソース・ドレイントランジスタ技術が提案されている。この構造を用いると、ソースおよびドレイン領域の寄生抵抗を小さくでき、浅い接合(ショットキー接合)を形成することができる。
【0003】
また、ソース・ドレインに不純物を用いないので、活性化のための高温熱工程を行なう必要が無く、製造工程を著しく簡略化できる。
【0004】
さらにまた、ソース端部にショットキーバリアが存在するため、オフ電流を抑え、ショートチャネル効果を抑制することができ、トランジスタの微細化を図ることができる。
【0005】
一方、このトランジスタの課題は、ショットキーコンタクト抵抗を低減させることである。その一つの解決策として、ソース/ドレイン材料の仕事関数制御技術がある。例えば、nMOSFETのソース・ドレインに仕事関数の小さいメタルまたはシリサイド(ErSi2等)を用い、pMOSFETのソース・ドレインに仕事関数の大きいメタルまたはシリサイド(PtSi等)を用いる方法が提案されている。
【0006】
この技術を用いれば、nMOSFETのショットキーバリア高さを0.28eV程度、pMOSFETのバリア高さを0.22eV程度とすることができ、n、pMOSFET共ある程度低いショットキーコンタクト抵抗のメタルシリサイドソース・ドレインが形成可能である。しかしながら、十分な高電流を得るには、これらの値ではまだ不十分であり、さらなるショットキーバリアの低減が必要であった。残念ながら、メタルの仕事関数制御のみでは、フェルミ・レベル・ピンニング効果の悪影響を受けるため、さらなるバリア低減は困難であった。
【0007】
そこで提案されたのが、ショットキー接合界面に薄い絶縁膜を形成したメタルソース/ドレイントランジスタ技術である(非特許文献1)。
【0008】
ショットキー接合界面に薄い絶縁膜(例えば1nm以下のSiN膜)をはさむと、フェルミ・レベル・ピンニング効果を抑制し、低いショットキーバリアを実現できる。しかしながら、このトランジスタの形成には、従来のサリサイドプロセスが使えないため、ナノレベルのゲート長を持った微細なトランジスタの形成が容易には行なえなかった。非特許文献1で報告されているトランジスタは寸法が非常に大きく(ゲート長20μm程度)、半導体基板をゲートとして用いているため、ゲート電極エッジとソース/ドレインがセルフアラインではなかった。
【非特許文献1】Daniel Connelly et al. , Silicon Nano-technology, p.122, (2003)
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明の目的は、フェルミ・レベル・ピンニング効果を抑制するとともに、トランジスタの微細化を実現し得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0010】
本発明は、上記目的を達成するために以下のように構成されている。
【0011】
本発明の第1の実施形態に係わる半導体装置は、基板上に形成された島状のチャネル層と、前記チャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記チャネル層の一方向に対向する両側面上に形成された絶縁膜と、前記絶縁膜の側面上に形成された金属材料からなるソース電極及びドレイン電極とを具備してなることを特徴とする。
【0012】
本発明の第2の実施形態に係わる半導体装置の製造方法は、基板上に島状の半導体材料からなるチャネル層を形成する工程と、前記チャネル層上にゲート絶縁膜及びゲート電極を形成する工程と、前記基板上に前記ゲート絶縁膜及びゲート電極の周囲を囲う層間絶縁膜を形成する工程と、前記ゲート電極を挟むように、側壁の一部が前記チャネル層で構成された一対のホールを形成する工程と、前記ホールの側壁を構成するチャネル層の表面上に絶縁膜を形成する工程と、前記ホール内に金属材料を埋め込むことによって、ソース電極及びドレイン電極を形成する工程を具備してなることを特徴とする。
【発明の効果】
【0013】
本発明によれば、フェルミ・レベル・ピンニング効果を抑制するとともに、トランジスタの微細化を実現し得る半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0014】
本発明の実施の形態を以下に図面を参照して説明する。
【0015】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わるnMOSFETの構成を示す図である。図1(a)は平面図、図1(b)はゲート長方向沿った断面図である。
【0016】
図1に示すように、nMOSFETはn型シリコン基板又は支持基板11、埋め込み酸化膜12、シリコン層13が積層されたSOI基板に形成されている。埋め込み酸化膜12上に島状のチャネル層13が形成されている。チャネル層13の側壁に絶縁膜として、例えば1nm程度の膜厚のシリコン窒化膜14が形成されている。チャネル層13上にゲート絶縁膜15が形成されている。ゲート絶縁膜15は、HfO2 等の高誘電体膜で構成されている。ゲート絶縁膜15上に、ポリシリコンにより構成されたゲート電極16が形成されている。ゲート電極16上にキャップ絶縁膜17が形成されている。キャップ絶縁膜17はシリコン窒化物により構成されている。
【0017】
シリコン窒化膜14及びチャネル層13上、且つゲート絶縁膜15,ゲート電極16,及びキャップ絶縁膜17の側壁に側壁絶縁膜18が形成されている。側壁絶縁膜18は、例えばシリコン窒化物により構成されている。埋め込み酸化膜12上、且つシリコン窒化膜14及び側壁絶縁膜18の側面上にソース・ドレイン電極19が形成されている。ソース・ドレイン電極19は、低仕事関数のメタルとして例えばエルビウム(Er)により構成されている。ソース・ドレイン電極19は、チャネル層13に対してショットキー接合する。埋め込み酸化膜12上、且つソース・ドレイン電極19及び側壁絶縁膜18の側面上に層間絶縁膜20が形成されている。ここで、層間絶縁膜20の上面とソース・ドレイン電極19の上面とは略同一平面にある。
【0018】
次に、図1に示したnMOSFETの製造方法を説明する。図2〜図9は、図1に示す半導体装置の製造工程を示す図である。図2(a)〜図9(a)はそれぞれ平面図、図2(b)〜図9(b)はそれぞれゲート長方向の断面図である。
【0019】
図2に示すように、SOI層の厚さが20nm程度のSOI基板を用意する。SOI層を島状に加工し、チャネル層13を形成する。図3に示すように、チャネル層13上にゲート絶縁膜15,ポリシリコン膜16,及びキャップ絶縁膜17を積層する。ゲート絶縁膜15,ポリシリコン膜16,及びキャップ絶縁膜17をゲート電極16形状にパターニングする。ゲート絶縁膜15,ゲート電極16,及びキャップ絶縁膜17の側面上に10nm程度の側壁絶縁膜18を形成する。
【0020】
図4に示すように、全面に層間絶縁膜20を堆積した後、CMP法により表面を平坦化する。CMP時、キャップ絶縁膜17が露出するまで行う。図5に示すように、リソグラフィ法とRIE法とにより、ソース・ドレイン電極が形成される領域の層間絶縁膜20を除去し、ホール21を形成する。マスクとなる開口を有するレジストパターンの形成は、ゲート電極を横切るように形成すればよい。層間絶縁膜20のエッチング条件を最適化することにより、側壁絶縁膜18とキャップ絶縁膜17を削らず、層間絶縁膜20を選択エッチングすることが可能である。図6に示すように、レジストパターンを除去した後、チャネル層13を選択エッチングする。ここまでの工程で、チャネル層13の側面が側面の一部であるホール21が形成される。
【0021】
図7に示すように、ホール21内に露出するチャネル層13の側面に1nm程度の膜厚のシリコン窒化膜14を形成する。シリコン窒化膜14は、アンモニア雰囲気中で700℃でアニール処理してチャネル層13の表面を窒化して形成される。
【0022】
図8に示すように、全面に、低仕事関数のメタルとして例えばエルビウム(Er)22を300nm程度堆積する。図9に示すように、ソース・ドレイン電極19を形成するために、硝酸エッチングや、過酸化水素水と硫酸の混合液や、CMPにより、エルビウム22をエッチバックし、平坦化する。
【0023】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0024】
なお、本実施形態では、チャネル層13の側面に絶縁膜としてシリコン窒化膜14を1nm程度の膜厚で形成する場合を説明したが、1原子層(シリコン窒化膜では0.15nm程度)以上且つ1nm以下で形成することによって、ピンニング効果を抑制することができる。また、シリコン窒化膜に限定されず、シリコン酸化膜、シリコン酸窒化膜であっても、同様の効果を得ることが出来る。
【0025】
以上のように、本実施形態によれば、以下の効果が得られる。
【0026】
フェルミ・レベル・ピンニング効果を抑えた低いコンタクト抵抗のショットキーソース/ドレイントランジスタを容易な製造プロセスで形成できる。すなわち、ソース、ドレインがメタル材料で形成されるため、不純物拡散層からなるソース/ドレイン形成のためのイオン注入、高温熱工程がないから、プロセスが簡略化され、またHigh−kゲート絶縁膜が結晶化しにくい。すなわち、ゲート電極16,ソース・ドレイン電極19がセルフアラインで形成できるので、トランジスタの微細化が可能になる。
【0027】
なお、上記実施形態では、SOI基板にnMOSFETを形成する場合を説明したが、図10に示すように、シリコン単結晶基板31にnMOSFETを形成することも可能である。なお、図10において、23はSTI領域である。また、ソース・ドレイン電極の材料を変更すれば、pMOSFETを形成することも可能である。
【0028】
(第2の実施形態)
本実施形態では、nMOSFETとpMOSFETとを組み合わせたCMOSFETの製造方法を説明する。
【0029】
図11(a)〜(d)は、本発明の第2の実施形態に係わる半導体装置の製造工程を示す断面図である。
【0030】
図11(a)に示す構造は、第1の実施形態で図2〜図7を参照して説明した工程と同様な工程を経て形成される。紙面左側がnMOSFET領域、紙面右側がpMOSFET領域である。なお、符号41はp型支持基板である。
【0031】
図11(b)に示すように、ホール21内にエルビウム19を埋め込み形成する。次いで、図11(c)に示すように、nMOS領域の表面に絶縁膜24を形成する。pMOSFET領域のエルビウム19を除去してホール21を露出させ、nMOS領域のみにエルビウム19を残して第1のソース・ドレイン電極19を形成する。pMOS領域のエルビウム19は硝酸エッチングや、過酸化水素水と硫酸の混合液で除去する。
【0032】
図11(d)に示すように、絶縁膜24を除去した後、pMOSFET領域のホール21内に第2のソース・ドレイン電極49を埋め込み形成する。第2のソース・ドレイン電極49は、全面に高仕事関数のメタル(例えばプラチナ(Pt))を300nm程度堆積し、王水(塩酸と硝酸の混合液)エッチングやCMPでPtをエッチバック平坦化して、形成される。
【0033】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0034】
以上のように、nMOSFETとpMOSFETそれぞれのソース・ドレイン電極に適した材料を用いたCMOSFETを容易に形成することができる。
【0035】
(第3の実施形態)
図12(a)〜(d)は、本発明の第3の実施形態に係わる半導体装置の製造工程を示す断面図である。
【0036】
図12(a)示すように、SOI層の表面面方位が(111)であるSOI層53に対して、第1の実施形態で図2〜図5を参照して説明した工程を適用する。
【0037】
図12(b)に示すように、KOH溶液により、SOI層53をエッチングする。KOH溶液を用いると、側面形状が順テーパー形状のホール51が形成される。 図12(c)に示すように、ホール51に露出するチャネル層53の側面をアンモニア雰囲気、700℃程度でアニール窒化し、1nm以下のSiN膜54を絶縁膜として形成する。図12(d)に示すように、ホール21,51内にエルビウムを埋め込み、平坦化処理を行ってソース・ドレイン電極19を形成する。ここで、基板の主面に平行な方向におけるチャネル層53の断面は、基板からゲート電極16にかけて小さくなっている。
【0038】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0039】
本実施形態では、SOI側壁を順テーパー形状にすることにより、ショートチャネル効果が抑えられるため、トランジスタをさらに微細化できる。
【0040】
なお、本実施形態ではチャネル層53の側面に絶縁膜としてシリコン窒化膜54を1nm程度の膜厚で形成する場合を説明したが、1原子層(シリコン窒化膜では0.15nm程度)以上且つ1nm以下で形成することによって、ピンニング効果を抑制することができる。また、シリコン窒化膜に限定されず、シリコン酸化膜、シリコン酸窒化膜であっても、効果を得ることが出来る。
【0041】
(第4の実施形態)
図13(a)〜(d)は、本発明の第4の実施形態に係わる半導体装置の製造工程を示す断面図である。
【0042】
図13(a)に示す構造は、第1の実施形態で図2〜図6を参照して説明した工程と同様な工程を経て形成される。図13(b)に示すように、チャネル層13に対してCDEを行い、チャネル層の側面を後退させる。この場合にも、基板の主面に平行な方向におけるチャネル層13の断面は、基板からゲート電極16にかけて小さくなっている。図13(c)に示すように、チャネル層13の側面にシリコン窒化膜14を絶縁膜として形成する。図13(d)に示すように、ホール21内にソース・ドレイン電極19を埋め込み形成する。この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレイン電極およびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0043】
本実施形態では、チャネル層の側面を後退させたことにより、ゲートとソース・ドレインのオーバーラップを増加させることができるため、トランジスタをさらに高駆動力化できる。
【0044】
(第5の実施形態)
図14(a)〜図15(f)は、本発明の第5の実施形態のNMOSFETの製造工程を示す鳥瞰図である。本実施形態では、3次元構造トランジスタ(FinFET)にも本発明が適用できることを説明する。
【0045】
まず、図14(a)に示すように、SOI層の厚さが100nm程度のSOI基板を用意する。埋め込み酸化膜71上にリソグラフィとエッチングにより、高さ100nm程度、横方向厚さ10nm程度のSi−Fin72を形成する。
【0046】
図14(b)に示すように、図示されないゲート絶縁膜(例えばHfO2などのHigh−k膜)形成後、膜厚150nm程度のポリシリコン膜及びシリコン窒化膜を積層する。シリコン窒化膜及びポリシリコン膜をパターニングし、ゲート長が20nmのゲート電極73及びキャップ絶縁層74を形成する。ゲート電極73及びキャップ絶縁層74の側面上に7nm程度の側壁絶縁膜75を形成する。側壁絶縁膜75は、シリコン窒化膜を全面に堆積した後、異方性エッチングを行うことにより形成される。側壁絶縁膜75は、Si−Fin72の側面上にも若干形成される。
【0047】
図14(c)に示すように、全面に層間絶縁膜76を堆積し、CMP法を用いて層間絶縁膜76の表面を平坦化する。CMPは、キャップ絶縁層74(SiN膜)が露出するまで行う。図15(d)に示すように、ソース・ドレイン領域の層間絶縁膜76を選択除去し、溝を形成する。続いて、溝内のSi−Fin72をRIEによって除去する。溝の内部が、ソース・ドレイン電極が形成される領域である。
【0048】
図15(e)に示すように、溝内に露出するSi−Fin72の表面に、絶縁膜として1nm程度の膜厚のシリコン窒化膜77を形成する。このシリコン窒化膜77は、例えばアンモニア雰囲気中で、700℃程度でアニールすることにより形成される。
【0049】
図15(f)に示すように、溝内にエルビウムを埋め込み、平坦化処理することにより、ソース・ドレイン電極78を形成する。
【0050】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0051】
なお、本実施形態では、チャネル層72の側面に絶縁膜としてシリコン窒化膜77を1nm程度の膜厚で形成する場合を説明したが、1原子層(シリコン窒化膜では0.15nm程度)以上且つ1nm以下で形成することによって、ピンニング効果を抑制することができる。また、シリコン窒化膜に限定されず、シリコン酸化膜、シリコン酸窒化膜であっても、効果を得ることが出来る。
【0052】
以上のように、本実施形態によれば、以下の効果が得られる。
【0053】
フェルミ・レベル・ピンニング効果を抑えた低いコンタクト抵抗のショットキーソース/ドレイン−FinFETを容易な製造プロセスで形成できる。つまり、ソース、ドレインがメタル材料で形成されるため、不純物拡散層からなるソース/ドレイン形成のためのイオン注入、高温熱工程がないから、プロセスが簡略化され、またHigh-kゲート絶縁膜が結晶化しにくい。
【0054】
ゲート電極−ソース/ドレインがセルフアラインで形成できるので、トランジスタの微細化が可能になる。
【0055】
Fin側面にイオン注入する必要がないため、ソース/ドレイン形成のプロセスが簡略化される。
【0056】
なお、本発明は、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【図面の簡単な説明】
【0057】
【図1】第1の実施形態に係わるnMOSFETの構成を示す平面図及び断面図。
【図2】第1の実施形態に係わる半導体装置の製造工程を示す平面図及び断面図。
【図3】図2に続く製造工程を示す平面図及び断面図。
【図4】図3に続く製造工程を示す平面図及び断面図。
【図5】図4に続く製造工程を示す平面図及び断面図。
【図6】図5に続く製造工程を示す平面図及び断面図。
【図7】図6に続く製造工程を示す平面図及び断面図。
【図8】図7に続く製造工程を示す平面図及び断面図。
【図9】図8に続く製造工程を示す平面図及び断面図。
【図10】第1の実施形態の変形例に係わるnMOSFETの構成を示す断面図。
【図11】第2の実施形態に係わる半導体装置の製造工程を示す断面図。
【図12】第3の実施形態に係わる半導体装置の製造工程を示す断面図。
【図13】第4の実施形態に係わる半導体装置の製造工程を示す断面図。
【図14】第5の実施形態に係わるNMOSFETの製造工程を示す鳥瞰図。
【図15】図14に続く製造工程を示す鳥瞰図。
【符号の説明】
【0058】
11…n型シリコン基板又はウェル,12…埋め込み酸化膜,13…シリコン層(チャネル層),14…シリコン窒化膜,15…ゲート絶縁膜,16…ゲート電極(ポリシリコン膜),17…キャップ絶縁膜,18…側壁絶縁膜,19…ソース・ドレイン電極,20…層間絶縁膜,21…ホール,22…エルビウム。
【技術分野】
【0001】
本発明は、ショットキーソース・ドレイントランジスタを有する半導体装置及びその製造方法に関する。
【背景技術】
【0002】
トランジスタのソース・ドレイン部分を不純物の拡散層でなく、メタルで形成するショットキーソース・ドレイントランジスタ技術が提案されている。この構造を用いると、ソースおよびドレイン領域の寄生抵抗を小さくでき、浅い接合(ショットキー接合)を形成することができる。
【0003】
また、ソース・ドレインに不純物を用いないので、活性化のための高温熱工程を行なう必要が無く、製造工程を著しく簡略化できる。
【0004】
さらにまた、ソース端部にショットキーバリアが存在するため、オフ電流を抑え、ショートチャネル効果を抑制することができ、トランジスタの微細化を図ることができる。
【0005】
一方、このトランジスタの課題は、ショットキーコンタクト抵抗を低減させることである。その一つの解決策として、ソース/ドレイン材料の仕事関数制御技術がある。例えば、nMOSFETのソース・ドレインに仕事関数の小さいメタルまたはシリサイド(ErSi2等)を用い、pMOSFETのソース・ドレインに仕事関数の大きいメタルまたはシリサイド(PtSi等)を用いる方法が提案されている。
【0006】
この技術を用いれば、nMOSFETのショットキーバリア高さを0.28eV程度、pMOSFETのバリア高さを0.22eV程度とすることができ、n、pMOSFET共ある程度低いショットキーコンタクト抵抗のメタルシリサイドソース・ドレインが形成可能である。しかしながら、十分な高電流を得るには、これらの値ではまだ不十分であり、さらなるショットキーバリアの低減が必要であった。残念ながら、メタルの仕事関数制御のみでは、フェルミ・レベル・ピンニング効果の悪影響を受けるため、さらなるバリア低減は困難であった。
【0007】
そこで提案されたのが、ショットキー接合界面に薄い絶縁膜を形成したメタルソース/ドレイントランジスタ技術である(非特許文献1)。
【0008】
ショットキー接合界面に薄い絶縁膜(例えば1nm以下のSiN膜)をはさむと、フェルミ・レベル・ピンニング効果を抑制し、低いショットキーバリアを実現できる。しかしながら、このトランジスタの形成には、従来のサリサイドプロセスが使えないため、ナノレベルのゲート長を持った微細なトランジスタの形成が容易には行なえなかった。非特許文献1で報告されているトランジスタは寸法が非常に大きく(ゲート長20μm程度)、半導体基板をゲートとして用いているため、ゲート電極エッジとソース/ドレインがセルフアラインではなかった。
【非特許文献1】Daniel Connelly et al. , Silicon Nano-technology, p.122, (2003)
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明の目的は、フェルミ・レベル・ピンニング効果を抑制するとともに、トランジスタの微細化を実現し得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0010】
本発明は、上記目的を達成するために以下のように構成されている。
【0011】
本発明の第1の実施形態に係わる半導体装置は、基板上に形成された島状のチャネル層と、前記チャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記チャネル層の一方向に対向する両側面上に形成された絶縁膜と、前記絶縁膜の側面上に形成された金属材料からなるソース電極及びドレイン電極とを具備してなることを特徴とする。
【0012】
本発明の第2の実施形態に係わる半導体装置の製造方法は、基板上に島状の半導体材料からなるチャネル層を形成する工程と、前記チャネル層上にゲート絶縁膜及びゲート電極を形成する工程と、前記基板上に前記ゲート絶縁膜及びゲート電極の周囲を囲う層間絶縁膜を形成する工程と、前記ゲート電極を挟むように、側壁の一部が前記チャネル層で構成された一対のホールを形成する工程と、前記ホールの側壁を構成するチャネル層の表面上に絶縁膜を形成する工程と、前記ホール内に金属材料を埋め込むことによって、ソース電極及びドレイン電極を形成する工程を具備してなることを特徴とする。
【発明の効果】
【0013】
本発明によれば、フェルミ・レベル・ピンニング効果を抑制するとともに、トランジスタの微細化を実現し得る半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0014】
本発明の実施の形態を以下に図面を参照して説明する。
【0015】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わるnMOSFETの構成を示す図である。図1(a)は平面図、図1(b)はゲート長方向沿った断面図である。
【0016】
図1に示すように、nMOSFETはn型シリコン基板又は支持基板11、埋め込み酸化膜12、シリコン層13が積層されたSOI基板に形成されている。埋め込み酸化膜12上に島状のチャネル層13が形成されている。チャネル層13の側壁に絶縁膜として、例えば1nm程度の膜厚のシリコン窒化膜14が形成されている。チャネル層13上にゲート絶縁膜15が形成されている。ゲート絶縁膜15は、HfO2 等の高誘電体膜で構成されている。ゲート絶縁膜15上に、ポリシリコンにより構成されたゲート電極16が形成されている。ゲート電極16上にキャップ絶縁膜17が形成されている。キャップ絶縁膜17はシリコン窒化物により構成されている。
【0017】
シリコン窒化膜14及びチャネル層13上、且つゲート絶縁膜15,ゲート電極16,及びキャップ絶縁膜17の側壁に側壁絶縁膜18が形成されている。側壁絶縁膜18は、例えばシリコン窒化物により構成されている。埋め込み酸化膜12上、且つシリコン窒化膜14及び側壁絶縁膜18の側面上にソース・ドレイン電極19が形成されている。ソース・ドレイン電極19は、低仕事関数のメタルとして例えばエルビウム(Er)により構成されている。ソース・ドレイン電極19は、チャネル層13に対してショットキー接合する。埋め込み酸化膜12上、且つソース・ドレイン電極19及び側壁絶縁膜18の側面上に層間絶縁膜20が形成されている。ここで、層間絶縁膜20の上面とソース・ドレイン電極19の上面とは略同一平面にある。
【0018】
次に、図1に示したnMOSFETの製造方法を説明する。図2〜図9は、図1に示す半導体装置の製造工程を示す図である。図2(a)〜図9(a)はそれぞれ平面図、図2(b)〜図9(b)はそれぞれゲート長方向の断面図である。
【0019】
図2に示すように、SOI層の厚さが20nm程度のSOI基板を用意する。SOI層を島状に加工し、チャネル層13を形成する。図3に示すように、チャネル層13上にゲート絶縁膜15,ポリシリコン膜16,及びキャップ絶縁膜17を積層する。ゲート絶縁膜15,ポリシリコン膜16,及びキャップ絶縁膜17をゲート電極16形状にパターニングする。ゲート絶縁膜15,ゲート電極16,及びキャップ絶縁膜17の側面上に10nm程度の側壁絶縁膜18を形成する。
【0020】
図4に示すように、全面に層間絶縁膜20を堆積した後、CMP法により表面を平坦化する。CMP時、キャップ絶縁膜17が露出するまで行う。図5に示すように、リソグラフィ法とRIE法とにより、ソース・ドレイン電極が形成される領域の層間絶縁膜20を除去し、ホール21を形成する。マスクとなる開口を有するレジストパターンの形成は、ゲート電極を横切るように形成すればよい。層間絶縁膜20のエッチング条件を最適化することにより、側壁絶縁膜18とキャップ絶縁膜17を削らず、層間絶縁膜20を選択エッチングすることが可能である。図6に示すように、レジストパターンを除去した後、チャネル層13を選択エッチングする。ここまでの工程で、チャネル層13の側面が側面の一部であるホール21が形成される。
【0021】
図7に示すように、ホール21内に露出するチャネル層13の側面に1nm程度の膜厚のシリコン窒化膜14を形成する。シリコン窒化膜14は、アンモニア雰囲気中で700℃でアニール処理してチャネル層13の表面を窒化して形成される。
【0022】
図8に示すように、全面に、低仕事関数のメタルとして例えばエルビウム(Er)22を300nm程度堆積する。図9に示すように、ソース・ドレイン電極19を形成するために、硝酸エッチングや、過酸化水素水と硫酸の混合液や、CMPにより、エルビウム22をエッチバックし、平坦化する。
【0023】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0024】
なお、本実施形態では、チャネル層13の側面に絶縁膜としてシリコン窒化膜14を1nm程度の膜厚で形成する場合を説明したが、1原子層(シリコン窒化膜では0.15nm程度)以上且つ1nm以下で形成することによって、ピンニング効果を抑制することができる。また、シリコン窒化膜に限定されず、シリコン酸化膜、シリコン酸窒化膜であっても、同様の効果を得ることが出来る。
【0025】
以上のように、本実施形態によれば、以下の効果が得られる。
【0026】
フェルミ・レベル・ピンニング効果を抑えた低いコンタクト抵抗のショットキーソース/ドレイントランジスタを容易な製造プロセスで形成できる。すなわち、ソース、ドレインがメタル材料で形成されるため、不純物拡散層からなるソース/ドレイン形成のためのイオン注入、高温熱工程がないから、プロセスが簡略化され、またHigh−kゲート絶縁膜が結晶化しにくい。すなわち、ゲート電極16,ソース・ドレイン電極19がセルフアラインで形成できるので、トランジスタの微細化が可能になる。
【0027】
なお、上記実施形態では、SOI基板にnMOSFETを形成する場合を説明したが、図10に示すように、シリコン単結晶基板31にnMOSFETを形成することも可能である。なお、図10において、23はSTI領域である。また、ソース・ドレイン電極の材料を変更すれば、pMOSFETを形成することも可能である。
【0028】
(第2の実施形態)
本実施形態では、nMOSFETとpMOSFETとを組み合わせたCMOSFETの製造方法を説明する。
【0029】
図11(a)〜(d)は、本発明の第2の実施形態に係わる半導体装置の製造工程を示す断面図である。
【0030】
図11(a)に示す構造は、第1の実施形態で図2〜図7を参照して説明した工程と同様な工程を経て形成される。紙面左側がnMOSFET領域、紙面右側がpMOSFET領域である。なお、符号41はp型支持基板である。
【0031】
図11(b)に示すように、ホール21内にエルビウム19を埋め込み形成する。次いで、図11(c)に示すように、nMOS領域の表面に絶縁膜24を形成する。pMOSFET領域のエルビウム19を除去してホール21を露出させ、nMOS領域のみにエルビウム19を残して第1のソース・ドレイン電極19を形成する。pMOS領域のエルビウム19は硝酸エッチングや、過酸化水素水と硫酸の混合液で除去する。
【0032】
図11(d)に示すように、絶縁膜24を除去した後、pMOSFET領域のホール21内に第2のソース・ドレイン電極49を埋め込み形成する。第2のソース・ドレイン電極49は、全面に高仕事関数のメタル(例えばプラチナ(Pt))を300nm程度堆積し、王水(塩酸と硝酸の混合液)エッチングやCMPでPtをエッチバック平坦化して、形成される。
【0033】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0034】
以上のように、nMOSFETとpMOSFETそれぞれのソース・ドレイン電極に適した材料を用いたCMOSFETを容易に形成することができる。
【0035】
(第3の実施形態)
図12(a)〜(d)は、本発明の第3の実施形態に係わる半導体装置の製造工程を示す断面図である。
【0036】
図12(a)示すように、SOI層の表面面方位が(111)であるSOI層53に対して、第1の実施形態で図2〜図5を参照して説明した工程を適用する。
【0037】
図12(b)に示すように、KOH溶液により、SOI層53をエッチングする。KOH溶液を用いると、側面形状が順テーパー形状のホール51が形成される。 図12(c)に示すように、ホール51に露出するチャネル層53の側面をアンモニア雰囲気、700℃程度でアニール窒化し、1nm以下のSiN膜54を絶縁膜として形成する。図12(d)に示すように、ホール21,51内にエルビウムを埋め込み、平坦化処理を行ってソース・ドレイン電極19を形成する。ここで、基板の主面に平行な方向におけるチャネル層53の断面は、基板からゲート電極16にかけて小さくなっている。
【0038】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0039】
本実施形態では、SOI側壁を順テーパー形状にすることにより、ショートチャネル効果が抑えられるため、トランジスタをさらに微細化できる。
【0040】
なお、本実施形態ではチャネル層53の側面に絶縁膜としてシリコン窒化膜54を1nm程度の膜厚で形成する場合を説明したが、1原子層(シリコン窒化膜では0.15nm程度)以上且つ1nm以下で形成することによって、ピンニング効果を抑制することができる。また、シリコン窒化膜に限定されず、シリコン酸化膜、シリコン酸窒化膜であっても、効果を得ることが出来る。
【0041】
(第4の実施形態)
図13(a)〜(d)は、本発明の第4の実施形態に係わる半導体装置の製造工程を示す断面図である。
【0042】
図13(a)に示す構造は、第1の実施形態で図2〜図6を参照して説明した工程と同様な工程を経て形成される。図13(b)に示すように、チャネル層13に対してCDEを行い、チャネル層の側面を後退させる。この場合にも、基板の主面に平行な方向におけるチャネル層13の断面は、基板からゲート電極16にかけて小さくなっている。図13(c)に示すように、チャネル層13の側面にシリコン窒化膜14を絶縁膜として形成する。図13(d)に示すように、ホール21内にソース・ドレイン電極19を埋め込み形成する。この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレイン電極およびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0043】
本実施形態では、チャネル層の側面を後退させたことにより、ゲートとソース・ドレインのオーバーラップを増加させることができるため、トランジスタをさらに高駆動力化できる。
【0044】
(第5の実施形態)
図14(a)〜図15(f)は、本発明の第5の実施形態のNMOSFETの製造工程を示す鳥瞰図である。本実施形態では、3次元構造トランジスタ(FinFET)にも本発明が適用できることを説明する。
【0045】
まず、図14(a)に示すように、SOI層の厚さが100nm程度のSOI基板を用意する。埋め込み酸化膜71上にリソグラフィとエッチングにより、高さ100nm程度、横方向厚さ10nm程度のSi−Fin72を形成する。
【0046】
図14(b)に示すように、図示されないゲート絶縁膜(例えばHfO2などのHigh−k膜)形成後、膜厚150nm程度のポリシリコン膜及びシリコン窒化膜を積層する。シリコン窒化膜及びポリシリコン膜をパターニングし、ゲート長が20nmのゲート電極73及びキャップ絶縁層74を形成する。ゲート電極73及びキャップ絶縁層74の側面上に7nm程度の側壁絶縁膜75を形成する。側壁絶縁膜75は、シリコン窒化膜を全面に堆積した後、異方性エッチングを行うことにより形成される。側壁絶縁膜75は、Si−Fin72の側面上にも若干形成される。
【0047】
図14(c)に示すように、全面に層間絶縁膜76を堆積し、CMP法を用いて層間絶縁膜76の表面を平坦化する。CMPは、キャップ絶縁層74(SiN膜)が露出するまで行う。図15(d)に示すように、ソース・ドレイン領域の層間絶縁膜76を選択除去し、溝を形成する。続いて、溝内のSi−Fin72をRIEによって除去する。溝の内部が、ソース・ドレイン電極が形成される領域である。
【0048】
図15(e)に示すように、溝内に露出するSi−Fin72の表面に、絶縁膜として1nm程度の膜厚のシリコン窒化膜77を形成する。このシリコン窒化膜77は、例えばアンモニア雰囲気中で、700℃程度でアニールすることにより形成される。
【0049】
図15(f)に示すように、溝内にエルビウムを埋め込み、平坦化処理することにより、ソース・ドレイン電極78を形成する。
【0050】
この後は通常のLSI製造プロセスと同様である。すなわち、層間絶縁膜等をCVDで堆積し、ソース/ドレインおよびゲート電極上にコンタクトホールを開孔し、上層金属配線(例えばAl配線)をデュアルダマシン法にて形成する(図示せず)。
【0051】
なお、本実施形態では、チャネル層72の側面に絶縁膜としてシリコン窒化膜77を1nm程度の膜厚で形成する場合を説明したが、1原子層(シリコン窒化膜では0.15nm程度)以上且つ1nm以下で形成することによって、ピンニング効果を抑制することができる。また、シリコン窒化膜に限定されず、シリコン酸化膜、シリコン酸窒化膜であっても、効果を得ることが出来る。
【0052】
以上のように、本実施形態によれば、以下の効果が得られる。
【0053】
フェルミ・レベル・ピンニング効果を抑えた低いコンタクト抵抗のショットキーソース/ドレイン−FinFETを容易な製造プロセスで形成できる。つまり、ソース、ドレインがメタル材料で形成されるため、不純物拡散層からなるソース/ドレイン形成のためのイオン注入、高温熱工程がないから、プロセスが簡略化され、またHigh-kゲート絶縁膜が結晶化しにくい。
【0054】
ゲート電極−ソース/ドレインがセルフアラインで形成できるので、トランジスタの微細化が可能になる。
【0055】
Fin側面にイオン注入する必要がないため、ソース/ドレイン形成のプロセスが簡略化される。
【0056】
なお、本発明は、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【図面の簡単な説明】
【0057】
【図1】第1の実施形態に係わるnMOSFETの構成を示す平面図及び断面図。
【図2】第1の実施形態に係わる半導体装置の製造工程を示す平面図及び断面図。
【図3】図2に続く製造工程を示す平面図及び断面図。
【図4】図3に続く製造工程を示す平面図及び断面図。
【図5】図4に続く製造工程を示す平面図及び断面図。
【図6】図5に続く製造工程を示す平面図及び断面図。
【図7】図6に続く製造工程を示す平面図及び断面図。
【図8】図7に続く製造工程を示す平面図及び断面図。
【図9】図8に続く製造工程を示す平面図及び断面図。
【図10】第1の実施形態の変形例に係わるnMOSFETの構成を示す断面図。
【図11】第2の実施形態に係わる半導体装置の製造工程を示す断面図。
【図12】第3の実施形態に係わる半導体装置の製造工程を示す断面図。
【図13】第4の実施形態に係わる半導体装置の製造工程を示す断面図。
【図14】第5の実施形態に係わるNMOSFETの製造工程を示す鳥瞰図。
【図15】図14に続く製造工程を示す鳥瞰図。
【符号の説明】
【0058】
11…n型シリコン基板又はウェル,12…埋め込み酸化膜,13…シリコン層(チャネル層),14…シリコン窒化膜,15…ゲート絶縁膜,16…ゲート電極(ポリシリコン膜),17…キャップ絶縁膜,18…側壁絶縁膜,19…ソース・ドレイン電極,20…層間絶縁膜,21…ホール,22…エルビウム。
【特許請求の範囲】
【請求項1】
基板上に形成された島状のチャネル層と、
前記チャネル層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記チャネル層の一方向に対向する両側面上に形成された絶縁膜と、
前記絶縁膜の側面上に形成された金属材料からなるソース電極及びドレイン電極とを具備してなることを特徴とする半導体装置。
【請求項2】
前記ゲート電極の一方向に対向する両側面上に形成された側壁絶縁膜を更に具備し、
前記ソース及びドレイン電極は、前記側壁絶縁膜の側面上にも形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記ソース及びドレイン電極の側面上に形成された層間絶縁膜を更に具備し、
前記層間絶縁膜の上面と前記ソース電極及びドレイン電極の上面とは略同一平面にあることを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記チャネル層の前記一方向に対向する両側面は、前記ゲート電極の前記一方向に対向する両側面の位置よりも内側に形成されていることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置。
【請求項5】
絶縁体上に形成され、対向する二対の側面を有する直方体状のチャネル層と、
前記チャネル層の上面上及び前記チャネル層の二対の側面の一方の一対の側面上に設けられたゲート絶縁膜と、
前記チャネル層の二対の側面の他方の一対の側面上にそれぞれ設けられた絶縁膜と、
前記絶縁膜上に設けられた金属材料からなるソース電極及びドレイン電極とを具備してなることを特徴とする半導体装置。
【請求項6】
基板上に島状の半導体材料からなるチャネル層を形成する工程と、
前記チャネル層上にゲート絶縁膜及びゲート電極を形成する工程と、
前記基板上に前記ゲート絶縁膜及びゲート電極の周囲を囲う層間絶縁膜を形成する工程と、
前記ゲート電極を挟むように、側壁の一部が前記チャネル層で構成された一対のホールを形成する工程と、
前記ホールの側壁を構成するチャネル層の表面上に絶縁膜を形成する工程と、
前記ホール内に金属材料を埋め込むことによって、ソース電極及びドレイン電極を形成する工程を具備してなることを特徴とする半導体装置の製造方法。
【請求項1】
基板上に形成された島状のチャネル層と、
前記チャネル層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記チャネル層の一方向に対向する両側面上に形成された絶縁膜と、
前記絶縁膜の側面上に形成された金属材料からなるソース電極及びドレイン電極とを具備してなることを特徴とする半導体装置。
【請求項2】
前記ゲート電極の一方向に対向する両側面上に形成された側壁絶縁膜を更に具備し、
前記ソース及びドレイン電極は、前記側壁絶縁膜の側面上にも形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記ソース及びドレイン電極の側面上に形成された層間絶縁膜を更に具備し、
前記層間絶縁膜の上面と前記ソース電極及びドレイン電極の上面とは略同一平面にあることを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記チャネル層の前記一方向に対向する両側面は、前記ゲート電極の前記一方向に対向する両側面の位置よりも内側に形成されていることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置。
【請求項5】
絶縁体上に形成され、対向する二対の側面を有する直方体状のチャネル層と、
前記チャネル層の上面上及び前記チャネル層の二対の側面の一方の一対の側面上に設けられたゲート絶縁膜と、
前記チャネル層の二対の側面の他方の一対の側面上にそれぞれ設けられた絶縁膜と、
前記絶縁膜上に設けられた金属材料からなるソース電極及びドレイン電極とを具備してなることを特徴とする半導体装置。
【請求項6】
基板上に島状の半導体材料からなるチャネル層を形成する工程と、
前記チャネル層上にゲート絶縁膜及びゲート電極を形成する工程と、
前記基板上に前記ゲート絶縁膜及びゲート電極の周囲を囲う層間絶縁膜を形成する工程と、
前記ゲート電極を挟むように、側壁の一部が前記チャネル層で構成された一対のホールを形成する工程と、
前記ホールの側壁を構成するチャネル層の表面上に絶縁膜を形成する工程と、
前記ホール内に金属材料を埋め込むことによって、ソース電極及びドレイン電極を形成する工程を具備してなることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2006−54423(P2006−54423A)
【公開日】平成18年2月23日(2006.2.23)
【国際特許分類】
【出願番号】特願2005−113482(P2005−113482)
【出願日】平成17年4月11日(2005.4.11)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成18年2月23日(2006.2.23)
【国際特許分類】
【出願日】平成17年4月11日(2005.4.11)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]