半導体デバイスを形成する方法
【課題】 ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高kゲート誘電体層の上に位置決めされている少なくとも1つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体(CMOS)デバイスを形成する方法を提供する。
【解決手段】 これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。
【解決手段】 これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の諸実施形態は、一般に、相補型金属酸化膜半導体(CMOS)デバイスに関し、詳細には、電気メッキされた高アスペクト比金属交換ゲート(metal replacement gate)を有するCMOSデバイスを形成する方法に関する。
【背景技術】
【0002】
従来技術の相補型金属酸化膜半導体(CMOS)技術は、典型的に、薄い酸化シリコン(SiO2)ゲート誘電体層とドープ・ポリシリコン・ゲート導体層とを含むゲート・スタックによって製造される。デバイス・サイズ・スケーリングにより、所望のゲート誘電体厚は低減されている。残念なことに、ドープ・ポリシリコン・ゲート導体は空乏効果を受けやすく、それにより、有効ゲート誘電体厚が増加する。したがって、従来のゲート構造は、将来のCMOS技術世代、詳細には、65nmノードを超えるCMOS技術世代には適していない。むしろ、65nmノード以上のCMOSトランジスタの電力要件を実現するために、空乏効果を受けない金属ゲート導体層ならびにゲート漏れ電流を最小限にする高k誘電体層を含むゲート・スタックが必要になる。したがって、当技術分野では、高kゲート誘電体−金属ゲート導体のゲート・スタックを取り入れたCMOSデバイス構造と、その構造を形成する方法が必要である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願第11/968885号
【特許文献2】米国特許第6,858,483号
【特許文献3】米国特許出願公報第20060166474号
【発明の概要】
【発明が解決しようとする課題】
【0004】
本明細書では、ボイドフリー(void-free)かつシームフリー(seam-free)の金属ゲート導体層が比較的薄い高kゲート誘電体層の上に位置決めされている少なくとも1つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体(CMOS)デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略(gate replacement strategy)を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層(seed layer)の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。
【課題を解決するための手段】
【0005】
この方法の一実施形態は、第1のセクションと、第1のセクションの横に隣接して位置決めされた第2のセクションと、裏面とを有するp型基板を提供するステップを含む。第1のセクションにはNWELLを形成することができる。次に、NWELLの上の第1のセクション上に第1のゲート・スタックを形成することができ、第2のセクション上に第2のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するn型金属層と、n型金属層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース/ドレインの形成を含むがこれに限定されない従来のFET処理を実行することができる。次に、第2のゲート・スタックからではなく、第1のゲート・スタックから、ポリシリコン層およびn型金属層を除去することができる。次に、基板の裏面に加えられた電流を使用して、第1のゲート・スタックの誘電体層上にp型金属層を電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面を通り、さらにNWELLを通って第1のゲート・スタックへの電子流を保証するために(すなわち、p型金属層が電気メッキされることを保証するために)照明を受けて実行しなければならない。
【0006】
この方法の他の一実施形態は、同様に、第1のセクションと、第1のセクションの横に隣接して位置決めされた第2のセクションと、裏面とを有するp型基板を提供するステップを含む。第1のセクションにはNWELLを形成することができる。次に、第1のセクション上に第1のゲート・スタックを形成することができ、第2のセクション上に第2のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース/ドレインの形成を含むがこれに限定されない従来のFET処理を実行することができる。次に、すべてのゲート・スタックからポリシリコン層を除去することができる。すべてのゲート・スタックからポリシリコン層を除去した後、第2のゲート・スタックをマスクすることができ、基板の裏面に加えられた電流を使用して、第1のゲート・スタックの誘電体層上にp型金属層を電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面を通り、さらにNWELLを通って第1のゲート・スタックへの電子流を保証するために(すなわち、p型金属層が第1のゲート・スタックの誘電体層上に電気メッキされることを保証するために)照明を受けて実行しなければならない。p型金属層を電気メッキすると、第1のゲート・スタックをマスクすることができ、第2のゲート・スタックの誘電体層上にn型金属層を電気メッキすることができる。
【0007】
この方法のさらに他の一実施形態は、第1のセクションと、第1のセクションの横に隣接して位置決めされた第2のセクションと、裏面とを有するn型基板を提供するステップを含む。基板の第2のセクションにはPWELLを形成することができる。次に、第1のセクション上に第1のゲート・スタックを形成することができ、PWELLの上の第2のセクション上に第2のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース/ドレインの形成を含むがこれに限定されない従来のFET処理を実行することができる。次に、すべてのゲート・スタックからポリシリコン層を除去することができる。すべてのゲート・スタックからポリシリコン層を除去した後、基板の裏面に加えられた電流を使用して、第1のゲート・スタックの誘電体層上にp型金属層を選択的に電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面に電流が加えられたときに、電子流が基板を通って第1のゲート・スタックまで流れ、PWELLを通らずに第2のゲート・スタックまで流れるように(すなわち、第2のゲート・スタック内の誘電体層上にp型金属層がメッキされるのを防止するために)暗闇で実行する。第1のゲート・スタックの誘電体層上にp型金属層を電気メッキした後、もう1回、電気メッキ・プロセスを実行する。この場合も、基板の裏面に加えられた電流を使用して、この電気メッキ・プロセスを実行する。具体的には、第1のゲート・スタックのp型金属層上と、第2のゲート・スタックの誘電体層上の両方にn型金属層を電気メッキする。この電気メッキ・プロセスはさらに、電源から基板の裏面を通って第1のゲート・スタックへの電子流だけでなく、基板およびPWELLを通って第2のゲート・スタックへの電子流も保証するために(すなわち、n型金属が第1と第2の両方のゲット・スタックにメッキされることを保証するために)照明を受けて実行する。
【0008】
本発明の諸実施形態の上記その他の諸態様は、以下の説明および添付図面に併せて考慮したときに、より十分に認識され理解されるであろう。しかし、以下の説明は、本発明の諸実施形態およびその多数の具体的な詳細を示しているが、制限としてではなく例示として示されていることを理解されたい。多くの変更および修正は諸実施形態の精神を逸脱せずに諸実施形態の範囲内で行うことができ、諸実施形態はこのような変更および修正をすべて含んでいる。
【0009】
本発明の諸実施形態は、図面に関連して以下の詳細な説明からより十分に理解されるであろう。
【図面の簡単な説明】
【0010】
【図1】図8のCMOSデバイス200を形成する方法の一実施形態を示す流れ図である。
【図2】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図3】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図4】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図5】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図6】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図7】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図8】図1の方法により形成されたCMOSデバイス200を示す断面図である。
【図9】図17のもう1つのCMOSデバイス300を形成する方法の一実施形態を示す流れ図である。
【図10】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図11】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図12】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図13】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図14】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図15】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図16】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図17】図9の方法により形成されたCMOSデバイス300を示す断面図である。
【図18】図26のもう1つのCMOSデバイス400を形成する方法の一実施形態を示す流れ図である。
【図19】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図20】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図21】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図22】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図23】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図24】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図25】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図26】図18の方法により形成されたCMOSデバイス400を示す断面図である。
【発明を実施するための形態】
【0011】
本発明の諸実施形態ならびにその様々な特徴および有利な詳細については、添付図面に例示され、以下の説明に詳述されている非限定的な実施形態に関連して、より完全に説明する。図面に例示されている特徴は必ずしも一定の縮尺で描かれているわけではないことに留意されたい。本発明の諸実施形態を不必要に曖昧にしないために、周知のコンポーネントおよび処理技法の説明は省略する。本明細書で使用する例は単に、本発明の諸実施形態を実施することができる方法の理解を容易にするためのものであり、さらに当業者が本発明の諸実施形態を実施できるようにするためのものである。したがって、この例は、本発明の諸実施形態の範囲を限定するものと解釈してはならない。
【0012】
前述の通り、従来技術の相補型金属酸化膜半導体(CMOS)技術は、典型的に、薄い酸化シリコン(SiO2)ゲート誘電体層とドープ・ポリシリコン・ゲート導体層とを含むゲート・スタックによって製造される。デバイス・サイズ・スケーリングにより、所望のゲート誘電体厚は低減されている。残念なことに、ドープ・ポリシリコン・ゲート導体は空乏効果を受けやすく、それにより、有効ゲート誘電体厚が増加する。したがって、従来のゲート構造は、将来のCMOS技術世代、詳細には、65nmノード以上のCMOS技術世代には適していない。むしろ、65nmノード以上のCMOSトランジスタの電力要件を実現するために、空乏効果を受けない金属ゲート導体層ならびにゲート漏れ電流を最小限にする高k誘電体層(たとえば、4より大きい誘電率を有する誘電体層)を含むゲート・スタックが必要になる。したがって、当技術分野では、高kゲート誘電体−金属ゲート導体のゲート・スタックを取り入れたCMOSデバイス構造と、その構造を形成する方法が必要である。
【0013】
このようなゲート・スタックに取り入れることができる金属ゲート導体材料の候補は、特定の特性を示さなければならない。具体的には、金属ゲート導体は、熱使用量(thermal budgeting)の対象になった場合でもゲート・スタック性能を保持できなければならない。すなわち、ゲート導体の機能は、高温CMOS処理中(たとえば、熱アニール中)に安定していなければならない。いくつかのp型金属(たとえば、レニウム(Re)、白金(Pt)、ルテニウム(Ru)など)および導電性金属酸化物(たとえば、RuO2、Re2O3など)は、その仕事関数が高いために、p型トランジスタ用の二重金属ゲート電極のための有望な候補である。しかし、これらの材料は、その後のCMOS処理に必要な高温に曝されたとき、具体的には、高温注入活性化アニール(high temperature implant activation anneal)(たとえば、600℃超)にかけられたときに、仕事関数の不安定性を示した。
【0014】
提案された解決策の1つは、ゲート交換戦略を取り入れることであった。たとえば、2005年2月22日に発行されたDoczy他の米国特許第6,858,483号は、CMOSデバイスのn型とp型両方の電界効果トランジスタ(FET)用の従来のポリシリコン・ゲート導体を形成し、次に、任意の必要な高温処理の後で、ポリシリコン・ゲート導体を金属ゲート導体と交換することを提案している。すなわち、すべての必要な高温処理が完了した後、NFETに対応するポリシリコン・ゲート導体が除去され、(たとえば、物理的気相堆積(PVD)、化学的気相堆積(CVD)、または原子層堆積(ALD)により)交換n型金属ゲート導体材料が付着される。次に、研磨プロセスに続いて、PFETに対応するポリシリコン・ゲート導体が除去され、(たとえば、PVD、CVD、またはALDにより)交換p型金属ゲート導体材料が付着される。その結果として、金属ゲートが耐える必要があると思われる最大熱使用量は約550℃以下になるであろう。これは、温度が600℃より低いときに安定性を示した上述の金属ゲート候補の条件を満たすものである。残念なことに、ゲート構造が高アスペクト比を必要とするので、この技法は65nmノード以上のCMOS技術世代には適していない。具体的には、PVD、CVD、およびALDという充填技法の結果、必然的に、高アスペクト比開口部(たとえば、20nm×100nm以上の寸法を有する開口部)を充填するときに(側面充填のために)ボイドまたはシームあるいはその両方が形成される。このようなボイドおよびシームはゲート・スタック性能に否定的な影響を及ぼし、それにより、寸法スケーリングを制限する。
【0015】
上記を考慮して、本明細書では、ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高kゲート誘電体層の上に位置決めされている少なくとも1つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体(CMOS)デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。
【0016】
詳細には、図1は、図8に示されているCMOSデバイス200を形成するための方法の一実施形態を示す流れ図である。この実施形態は、PFET形成用の第1のセクション210と、第1のセクション210の横に隣接して位置決めされたNFET形成用の第2のセクション220とを有するp型基板201を提供するステップを含む(102、図2を参照)。基板201の第2のセクション220から第1のセクション210を分離するために、従来のSTI処理技法を使用して、浅いトレンチ分離(STI)領域203を形成することができる(104、図2を参照)。次に、第1のセクション210にはn型ウェル領域202(NWELL)を形成することができる(106、図2を参照)。すなわち、従来のマスク付き深部注入(masked, deep-implantation)技法を使用して、第1のセクション210の基板201にn型ドーパント(たとえば、ヒ素(As)、アンチモン(Sb)、またはリン(P))を注入することができる。
【0017】
次に、基板201の表面上にゲート・スタック211、212を形成することができる。すなわち、PFETチャネル領域用に指定された領域の上のNWELL202に隣接した第1のセクション210上に第1のゲート・スタック211を形成することができ、NFETチャネル領域用に指定された領域の上の第2のセクション220上に第2のゲート・スタック212を形成することができる(108、図3〜図4を参照)。これらのゲート・スタック211、212は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス108でゲート・スタックを形成するために、基板201上にゲート誘電体層251を形成する。このゲート誘電体層251は高k誘電体層を含むことができる。たとえば、ゲート誘電体層251は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる(図3を参照)。次に、ゲート誘電体層251上にn型金属層252(たとえば、窒化チタン(TiN)層)を形成する。次に、n型金属層252上にポリシリコン層253(たとえば、n−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはp−ドープ・ポリシリコン層)を形成し、ポリシリコン層253上に酸化物キャップ層254を形成する(図3を参照)。次に、基板201の第1および第2のセクション210、220の上に、より具体的には、指定のチャネル領域217、227の上に、ゲート・スタック211および212をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する(図4を参照)。したがって、ゲート・スタック211、212のそれぞれは最初に、基板201に隣接するゲート誘電体層251と、ゲート誘電体層251に隣接するn型金属層252と、n型金属層252に隣接するポリシリコン層253と、ポリシリコン層253に隣接する酸化物キャップ層254とを含む。65nmノード以上のCMOS技術世代の場合、これらのゲート・スタック211、212は、上述の通り、比較的高いアスペクト比を有するように(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になるように)、形成しなければならない。
【0018】
ゲート・スタック211、212を形成した後、基板201の第1のセクション210のNWELL202内にPFET構造を形成し、基板201の第2のセクション220内にNFET構造を形成するために、従来のFET処理技法を実行することができる(110、図5を参照)。たとえば、この従来のFET処理は、PFETおよびNFETのハロー注入(halo implantation)、PFETおよびNFETのソース/ドレイン拡張注入(source/drainextension implantation)、ゲート・スタック側壁スペーサ240の形成、PFETおよびNFETのソース/ドレイン領域216、226の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層250の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層251の底面から酸化物層254の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック211、212のそれぞれの対向する側壁に隣接する基板201上に側壁スペーサ240(たとえば、窒化物側壁スペーサ)を形成することができる。
【0019】
従来のFET処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理(すなわち、約600℃を超えるすべての処理)が完了すると、第2のゲート・スタック212のゲート誘電体層251の上からではなく、第1のゲート・スタック211のゲート誘電体層251の上から、ポリシリコン層253およびn型金属層252を除去する(112)。具体的には、第1のゲート・スタック211の側壁スペーサ240間から酸化物キャップ層254、ポリシリコン層253、およびn型金属層252を除去するために、(たとえば、パターン形成されたフォトレジスト層281により)第2のゲート・スタック212をマスクすることができ、(たとえば、ウェット・エッチングまたはドライ・エッチングにより)エッチング・プロセスを実行することができる(図6を参照)。
【0020】
次に、第1のゲート・スタック211のゲート誘電体層251上にp型金属ゲート導体層273を電気メッキすることができる(114、図7を参照)。すなわち、(フォトレジスト層281により)第2のゲート・スタック212をマスクしている間に、電気メッキ液282と陽極(すなわち、レニウム(Re)、白金(Pt)、またはルテニウム(Ru)などのp型金属あるいはRuO2またはRe2O3などの導電性p型金属酸化物の発生源)とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス114は、電源283から基板201の裏面204に電流を加え、それにより、基板201を通って第1のゲート・スタック211までの(すなわち、ゲート誘電体層251上でのメッキを可能にするためにゲート誘電体層251を通る)必要な電子の流れを提供する。この電気メッキ・プロセスは、電源283から基板201の裏面204を通って第1のゲート・スタック211まで電子が流れることを保証するために、詳細には、p型基板201とNWELL202との間を通って第1のゲート・スタック211まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液282中で実行しなければならないことに留意されたい。このような電子の流れによって、電気メッキ液282内のp型金属イオンはその電荷を失い、第1のゲート・スタック211内の誘電体層251上にメッキされることになる。p型金属ゲート導体層273は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、p型金属ゲート導体層273はシード層なしでメッキされるので、ゲート誘電体層251および側壁スペーサ240に直接接触する。p型金属ゲート導体層273に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、p型金属ゲート導体層273の厚さは、たとえば、第1のゲート・スタック211の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に制御することができる。
【0021】
第1のゲート・スタック211内の誘電体層251上にp型金属ゲート導体層273をメッキすると、(たとえば、ウェット・エッチングまたはドライ・エッチングにより)第2のゲート・スタック212のフォトレジスト層281および酸化物キャップ層254を除去することができる(116)。最後に、第1のゲート・スタック211の露出したp型金属層273上および第2のゲート・スタック212内の露出したポリシリコン層253上に配線金属層255(たとえば、アルミニウム(Al)または銅(Cu)層)を形成する(たとえば、化学的気相堆積(CVD)によって付着する)ことができ、それにより、ゲート・スタック211、212のそれぞれの側壁スペーサ240間の空間(たとえば、任意の残りの空間)を充填する(118、図8を参照)。形成後、CMPによって配線金属層255を平坦化し、誘電体層250の上面から金属を除去する。
【0022】
図9は、図17に示されているCMOSデバイス300を形成するための方法の一実施形態を示す流れ図である。前述の実施形態のように、この実施形態は、PFET形成用の第1のセクション310と、第1のセクション310の横に隣接して位置決めされたNFET形成用の第2のセクション320とを有するp型基板301を提供するステップを含む(902、図10を参照)。基板301の第2のセクション320から第1のセクション310を分離するために、従来のSTI処理技法を使用して、浅いトレンチ分離(STI)領域303を形成することができる(904、図10を参照)。次に、第1のセクション310にはn型ウェル領域302(NWELL)を形成することができる(906、図10を参照)。すなわち、従来のマスク付き深部注入技法を使用して、第1のセクション310の基板301にn型ドーパント(たとえば、ヒ素(As)、アンチモン(Sb)、またはリン(P))を注入することができる。
【0023】
次に、基板301の表面上にゲート・スタック311、312を形成することができる。すなわち、PFETチャネル領域用に指定された領域の上のNWELL302に隣接した第1のセクション310上に第1のゲート・スタック311を形成することができ、NFETチャネル領域用に指定された領域の上の第2のセクション320上に第2のゲート・スタック312を形成することができる(908、図11〜図12を参照)。これらのゲート・スタック311、312は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス908でゲート・スタック311、312を形成するために、基板301上にゲート誘電体層351を形成する。このゲート誘電体層351は高k誘電体層を含むことができる。たとえば、ゲート誘電体層351は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる(図11を参照)。次に、ゲート誘電体層351上にポリシリコン層353(たとえば、n−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはp−ドープ・ポリシリコン層)を形成し、ポリシリコン層353上に酸化物キャップ層354を形成する(図11を参照)。次に、基板301の第1および第2のセクション310、320の上に、より具体的には、指定のチャネル領域317、327の上に、ゲート・スタック311および312をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する(図12を参照)。したがって、ゲート・スタック311、312のそれぞれは最初に、基板301に隣接するゲート誘電体層351と、ゲート誘電体層351に隣接するポリシリコン層353と、ポリシリコン層353に隣接する酸化物キャップ層354とを含む。65nmノード以上のCMOS技術世代の場合、これらのゲート・スタック311、312は、上述の通り、比較的高いアスペクト比を有するように(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になるように)、形成しなければならない。
【0024】
ゲート・スタック311、312を形成した後、基板301の第1のセクション310のNWELL302内にPFET構造を形成し、基板301の第2のセクション320内にNFET構造を形成するために、従来のFET処理技法を実行することができる(910、図13を参照)。たとえば、この従来のFET処理は、PFETおよびNFETのハロー注入、PFETおよびNFETのソース/ドレイン拡張注入、ゲート・スタック側壁スペーサ340の形成、PFETおよびNFETのソース/ドレイン領域316、326の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層350の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層351の底面から酸化物層354の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック311、312のそれぞれの対向する側壁に隣接する基板301上に側壁スペーサ340(たとえば、窒化物側壁スペーサ)を形成することができる。
【0025】
従来のFET処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理(すなわち、約600℃を超えるすべての処理)が完了すると、ゲート・スタック311、312のそれぞれのゲート誘電体層351の上から、ポリシリコン層353を除去する(912、図14を参照)。具体的には、ゲート・スタック311および312の側壁スペーサ340間から酸化物キャップ層354と、次にポリシリコン層353を除去するために、エッチング・プロセス(たとえば、ウェット・エッチング・プロセスまたはドライ・エッチング・プロセス)を実行することができる。
【0026】
次に、第1のゲート・スタック311のゲート誘電体層351上にp型金属ゲート導体層373を電気メッキすることができる(914、図15を参照)。具体的には、(たとえば、パターン形成されたフォトレジスト層381により)第2のゲート・スタック312をマスクすることができる。次に、電気メッキ液382と陽極(すなわち、レニウム(Re)、白金(Pt)、またはルテニウム(Ru)などのp型金属あるいはRuO2またはRe2O3などの導電性p型金属酸化物の発生源)とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス914は、電源383から基板301の裏面304に電流を加え、それにより、基板301を通って第1のゲート・スタック311までの(すなわち、第1のゲート・スタック311のゲート誘電体層351上でのメッキを可能にするためにゲート誘電体層351を通る)必要な電子の流れを提供する。したがって、電気メッキ・プロセス中に電流およびそれにより電子は、基板301を通って第1のゲート・スタック311まで直接流れることになり、いかなるシード層も不要である。この電気メッキ・プロセスは、電源383から基板301の裏面304を通って第1のゲート・スタック311まで電子が流れることを保証するために、詳細には、p型基板301とNWELL302との間を通って第1のゲート・スタック311まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液382中で実行しなければならないことに留意されたい。このような電子の流れによって、電気メッキ液382内のp型金属イオンはその電荷を失い、第1のゲート・スタック311内の誘電体層351上にメッキされることになる。フォトレジスト層381は第2のゲート・スタック312内の誘電体層351を保護する。p型金属ゲート導体層373は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、p型金属ゲート導体層373はシード層なしでメッキされるので、ゲート誘電体層351および側壁スペーサ340に直接接触する。p型金属ゲート導体層373に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、p型金属ゲート導体層373の厚さは、たとえば、第1のゲート・スタック311の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に選択的に制御することができる。
【0027】
第1のゲート・スタック311内の誘電体層351上にp型金属ゲート導体層373をメッキすると、第2のゲート・スタック312のゲート誘電体層351上にn型金属ゲート導体層374を電気メッキすることができる(916、図16を参照)。具体的には、p型金属の電気メッキ後に、第2のゲート・スタック312の上からフォトレジスト層381を除去し、もう1つのパターン形成されたフォトレジスト層384を形成して第1のゲート・スタック311をマスクすることができる。次に、電気メッキ液384と陽極(すなわち、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)などのn型金属の発生源)とを備えた電気メッキ槽にその構造を入れる。この場合も、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、電気メッキ・プロセス916は、電源383から基板301の裏面304に電流を加え、それにより、基板301を通って第2のゲート・スタック312までの(すなわち、第2のゲート・スタック312のゲート誘電体層351上でのメッキを可能にするためにゲート誘電体層351を通る)必要な電子の流れを提供する。第1のゲート・スタック311はマスクされているので、このプロセスは、第1のゲート・スタック311上でメッキするというリスクを冒さずに第2のゲート・スタック312への電子流を増強するために、照明を受けて正バイアスの電気メッキ液中で実行することができる。第1のゲート・スタック311のp型金属層373のように、n型金属ゲート導体層374に必要な仕事関数は、わずか数十オングストロームの厚さで達成することができる。したがって、n型金属ゲート導体層374の厚さは、たとえば、第2のゲート・スタック312の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に選択的に制御することができる。
【0028】
最後に、第1のゲート・スタック311の露出したp型金属層373上および第2のゲート・スタック312内の露出したn型金属層374上に配線金属層355(たとえば、アルミニウム(Al)または銅(Cu)層)を形成する(たとえば、化学的気相堆積(CVD)によって付着する)ことができ、それにより、ゲート・スタック311、312のそれぞれの側壁スペーサ340間の空間(たとえば、任意の残りの空間)を充填する(918、図17を参照)。配線金属層355を形成した後、CMPによってそれを平坦化し、誘電体層350の上面から金属を除去する。
【0029】
その結果として、図1および図9の方法実施形態によって、図8および図17の同様のCMOS構造200および300が得られる。具体的には、CMOS構造200、300はそれぞれ、p型基板201、301を含む。このp型基板201、301は、その上にp型電界効果トランジスタ(PFET)219、319が形成される第1のセクション210、310と、その上にn型電界効果トランジスタ(NFET)229、329が形成される第2のセクション220、320とを有する。第2のセクション220、320は第1のセクション210、310の横に隣接して位置決めされ、これらのセクションは浅いトレンチ分離(STI)構造203、303によって分離される(すなわち、互いに切り離される)。
【0030】
PFET219、319は、基板201、301の第1のセクション210、310内に位置するn型ウェル領域(NWELL)202、302を含む。このNWELL202、302は、n型ドーパント(たとえば、ヒ素(As)、アンチモン(Sb)、またはリン(P))によって適切にドーピングされる。PFET219、319はさらに、基板201、301の上面のNWELL202、302内に位置するソース/ドレイン領域216、316(すなわち、p型拡散領域)と、ソース/ドレイン領域216、316間に位置決めされたチャネル領域217、317を含むがこれらに限定されない典型的なPFETコンポーネントを含む。また、PFET219、319はPFETゲート・スタック211、311も含む。このPFETゲート・スタック211、311は、基板201、301の上面(すなわち、表面)上に位置決めされ、詳細には、ソース/ドレイン領域216、316間のチャネル領域217、317上に位置決めされる。側壁スペーサ240、340(たとえば、窒化物側壁スペーサ)はゲート・スタック211、311の対向する側壁上に位置決めされる。ブランケット誘電体材料250、350(たとえば、オキシナイトライド材料)は、側壁スペーサ240、340に隣接する基板201およびSTI203、303の上に位置決めされる。PFETゲート・スタック211,311は、比較的高いアスペクト比を有し(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になり)、ボイドフリーかつシームフリーのp型ゲート導体金属層273、373をさらに含む。
【0031】
具体的には、PFETゲート・スタック211、311は、NWELLチャネル領域217、317に隣接するゲート誘電体層251、351(たとえば、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)などの高k誘電体層)を含む。p型金属ゲート導体層273、373は、ゲート誘電体層251、351上に位置決めされる。このp型金属ゲート導体層273、373は、p型金属(たとえば、レニウム(Re)、白金(Pt)、ルテニウム(Ru)など)または導電性p型金属酸化物(たとえば、RuO2、Re2O3など)を含む。詳細に上述した通り、このp型金属ゲート導体層273、373は、基板201、301の裏面204、304に電流を通す電気メッキ・プロセスを使用して形成され、それにより、基板201、301を通ってPFETゲート・スタック211、311への必要な電子流を提供し、シード層の必要性を排除する(すなわち、PFETゲート・スタック211、311にはいずれのシード層もない)。このため、この電気メッキ・プロセスは、ボイドまたはシームなしで下から上にp型ゲート導体金属層273、373で高アスペクト比のPFETゲート・スタック開口部を充填することができる。これは、p型金属ゲート導体層273、373がゲート誘電体層251、351および側壁スペーサ240、340に直接接触することをさらに保証するものである。p型金属層273、373の厚さは、PFETゲート・スタック211の全高の約1/10〜約8/10の間にすることができる。側壁スペーサ240、340間かつp型金属ゲート導体層273、373の上の高アスペクト比ゲート・スタック211、311の残りの部分は、配線金属層255、355(たとえば、銅(Cu)層またはアルミニウム(Al)層)を含む。
【0032】
CMOSデバイス200、300はそれぞれ、上面において基板201、301の第2のセクション220、320内に位置するソース/ドレイン領域226、326(すなわち、n型拡散領域)と、ソース/ドレイン領域226、326間に位置決めされたチャネル領域227、327を含むがこれらに限定されない典型的なNFETコンポーネントを含むNFETトランジスタ229、329も含む。また、NFET229、329はNFETゲート・スタック212、312も含む。このNFETゲート・スタック212、312は同様に、高アスペクト比スタックを含む(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になる)。このNFETゲート・スタック212、312は、基板201、301の上面(すなわち、表面)上に位置決めされ、詳細には、ソース/ドレイン領域226、326間のチャネル領域227、327上に位置決めされる。側壁スペーサ240、340(たとえば、窒化物側壁スペーサ)はゲート・スタック212、312の対向する側壁上に位置決めされる。ブランケット誘電体材料250、350(たとえば、オキシナイトライド材料)は、側壁スペーサ240、340に隣接する基板201、301およびSTI203、303の上に位置決めされる。ブランケット誘電体材料250、350を研磨して、NFETゲート・スタック212、312の上面を露出することができる。しかし、方法実施形態が異なるため、図8および図17のNFETゲート・スタック212および312の組成は異なっている。
【0033】
具体的には、図8のCMOSデバイス200のNFETゲート・スタック212は、チャネル領域227に直接隣接する基板201の第2のセクション220上のゲート誘電体層251(すなわち、第2のゲート誘電体層)を含む。このゲート誘電体層251は、たとえば、PFETゲート・スタック211内のゲート誘電体層に使用されたものと同じ高k誘電体材料を含むことができる。NFETゲート・スタック212は、ゲート誘電体層251上のn型金属ゲート導体層252(たとえば、窒化チタン(TiN))をさらに含むことができる。PFETゲート・スタック211内のp型金属層273のように、必要な仕事関数は、わずか数十オングストロームの厚さのn型金属ゲート導体層252で達成することができる。側壁スペーサ240間かつn型金属ゲート導体層252の上の高アスペクト比ゲート・スタック212の残りの部分は、n型金属層252上のn−ドープ・ポリシリコン層253と、ポリシリコン層253上の配線金属層255(すなわち、第2の配線金属層)を含むことができる。この配線金属層255は、PFETゲート・スタック211内に使用するものと同じ配線金属材料(たとえば、銅(Cu)またはアルミニウム(Al))を含むことができる。
【0034】
代わって、図17のCMOSデバイス300のNFETゲート・スタック312は、チャネル領域327に直接隣接する基板301の第2のセクション320上のゲート誘電体層351(すなわち、第2のゲート誘電体層)を含む。このゲート誘電体層351は、たとえば、PFETゲート・スタック311内のゲート誘電体層に使用されたものと同じ高k誘電体材料を含むことができる。NFETゲート・スタック312は、n型金属ゲート導体層374をさらに含むことができる。しかし、この場合のn型金属ゲート導体層374は、電気メッキされたボイドフリーかつシームフリーのn型金属層を含む。この電気メッキされたn型金属層374は、たとえば、ハフニウム(HF)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)を含むことができる。この場合も、必要な仕事関数は、わずか数十オングストロームの厚さのn型金属ゲート導体層374で達成することができる。側壁スペーサ340間かつn型金属ゲート導体層374の上の高アスペクト比ゲート・スタック312の残りの部分は、配線金属層355(すなわち、第2の配線金属層)を含むことができる。この配線金属層355は、PFETゲート・スタック311内に使用するものと同じ配線金属材料(たとえば、銅(Cu)またはアルミニウム(Al))を含むことができる。
【0035】
図18は、図26に示されているCMOSデバイス400を形成するための方法の一実施形態を示す流れ図である。前述の方法実施形態とは異なり、この実施形態は、PFET形成用の第1のセクション410と、第1のセクション410の横に隣接して位置決めされたNFET形成用の第2のセクション420とを有するn型基板401を提供するステップを含む(1802、図19を参照)。基板401の第2のセクション420から第1のセクション410を分離するために、従来のSTI処理技法を使用して、浅いトレンチ分離(STI)領域403を形成することができる(1804、図19を参照)。次に、第2のセクション420にはp型ウェル領域402(PWELL)を形成することができる(1806、図19を参照)。すなわち、従来のマスク付き深部注入技法を使用して、第1のセクション410の基板401にp型ドーパント(たとえば、ホウ素(B))を注入することができる。
【0036】
次に、基板401上にゲート・スタック411、412を形成することができる。すなわち、PFETチャネル領域用に指定された領域の上の第1のセクション410上に第1のゲート・スタック411を形成することができ、PWELL402に隣接する第2のセクション420上に、詳細には、NFETチャネル領域用に指定されたPWELL402内の領域の上に第2のゲート・スタック412を形成することができる(1808、図20〜図21を参照)。これらのゲート・スタック411、412は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス1808でゲート・スタック411、412を形成するために、基板401上にゲート誘電体層451を形成する。このゲート誘電体層451は高k誘電体層を含むことができる。たとえば、ゲート誘電体層451は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる(図20を参照)。次に、ゲート誘電体層451上にポリシリコン層453(たとえば、n−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはp−ドープ・ポリシリコン層)を形成し、ポリシリコン層453上に酸化物キャップ層454を形成する(図20を参照)。次に、基板401の第1および第2のセクション410、420の上に、より具体的には、指定のチャネル領域417、427の上に、ゲート・スタック411および412をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する(図21を参照)。したがって、ゲート・スタック411、412のそれぞれは最初に、基板401に隣接するゲート誘電体層451と、ゲート誘電体層451に隣接するポリシリコン層453と、ポリシリコン層453に隣接する酸化物キャップ層454とを含む。65nmノード以上のCMOS技術世代の場合、これらのゲート・スタック411、412は、上述の通り、比較的高いアスペクト比を有するように(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になるように)、形成しなければならない。
【0037】
ゲート・スタック411、412を形成した後、基板401の第1のセクション410内にPFET構造を形成し、基板401の第2のセクション420のPWELL402内にNFET構造を形成するために、従来のFET処理技法を実行することができる(1810、図22を参照)。たとえば、この従来のFET処理は、PFETおよびNFETのハロー注入、PFETおよびNFETのソース/ドレイン拡張注入、ゲート・スタック側壁スペーサ440の形成、PFETおよびNFETのソース/ドレイン領域416、426の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層450の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層451の底面から酸化物層454の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック411、412のそれぞれの対向する側壁に隣接する基板401上に側壁スペーサ440(たとえば、窒化物側壁スペーサ)を形成することができる。
【0038】
従来のFET処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理(すなわち、約600℃を超えるすべての処理)が完了すると、ゲート・スタック411、412のそれぞれのゲート誘電体層451の上から、ポリシリコン層453を除去する(1812、図23を参照)。具体的には、ゲート・スタック411および412の側壁スペーサ440間から酸化物キャップ層454と、次にポリシリコン層453を除去するために、エッチング・プロセス(たとえば、ウェット・エッチング・プロセスまたはドライ・エッチング・プロセス)を実行することができる。
【0039】
次に、フォトレジスト・マスクを塗布せずに、第1のゲート・スタック411のゲート誘電体層451上にp型金属ゲート導体層473を選択的に電気メッキすることができる(1814、図24を参照)。具体的には、電気メッキ液482と陽極(すなわち、レニウム(Re)、白金(Pt)、またはルテニウム(Ru)などのp型金属あるいはRuO2またはRe2O3などの導電性p型金属酸化物の発生源)とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス1814は、電源483から基板401の裏面404に電流を加え、それにより、基板401を通って第1のゲート・スタック411までの(すなわち、第1のゲート・スタック411のゲート誘電体層451上でのメッキを可能にするためにゲート誘電体層451を通る)必要な電子の流れを提供する。さらに、この電気メッキは、NFETゲート誘電体の下に空乏層が形成され、いかなる電流もNFETゲート・スタック412に流れないように、照明なしで(すなわち、暗闇で)正バイアスの電気メッキ液482中で実行する。しかし、暗闇でも、電流およびそれにより電子は、基板401を通って第1のゲート・スタック411まで流れることになり、いかなるシード層も不要である。このような電子の流れによって、電気メッキ液482内のp型金属イオンはその電荷を失い、第1のゲート・スタック411内の誘電体層451上にメッキされることになる。p型金属ゲート導体層473は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、p型金属ゲート導体層473はシード層なしでメッキされるので、ゲート誘電体層451および側壁スペーサ440に直接接触する。p型金属ゲート導体層473に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、p型金属ゲート導体層473の厚さは、たとえば、第1のゲート・スタック411の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に選択的に制御することができる。また、この電気メッキ中にフォトレジスト・マスクにより第2のゲート・スタック412をマスクできることにも留意されたい。
【0040】
第1のゲート・スタック411内の誘電体層451上にp型金属ゲート導体層473をメッキすると、第1のゲート・スタック411のp型金属ゲート導体層473上と第2のゲート・スタック412のゲート誘電体層451上の両方にn型金属ゲート導体層474を電気メッキすることができる(1816、図25を参照)。具体的には、電気メッキ液484と陽極(すなわち、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)などのn型金属の発生源)とを備えた電気メッキ槽にその構造を入れる。この場合も、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス1816は、電源483から基板401の裏面404に電流を加え、それにより、基板401を通って両方のゲート・スタック411および412までの(すなわち、両方のスタック411および412でのメッキを可能にするためにゲート誘電体層451を通る)必要な電子の流れを提供する。しかし、このプロセスは、n型基板401とPWELL402との間を通って第2のゲート・スタック412まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液484中で実行しなければならない。n型金属層474のメッキは、たとえば、ゲート・スタック411、412のそれぞれの側壁スペーサ440間の残りの空間が配線用のn型金属層474で充填されるまで続行することができる。
【0041】
その結果として、図18の方法実施形態によって、図26のCMOS構造400が得られる。CMOSデバイス400は、p型基板ではなく、n型基板401を含む。このn型基板401は、その上にPFET419が形成される第1のセクション410と、その上にNFET429が形成される第2のセクション420とを含む。第2のセクション420は第1のセクション410の横に隣接して位置決めすることができ、これらのセクションは浅いトレンチ分離(STI)構造403によって分離される(すなわち、互いに切り離される)。
【0042】
PFET419は、基板401の上面(すなわち、表面)に位置するソース/ドレイン領域416(すなわち、p型拡散領域)と、ソース/ドレイン領域416間に位置決めされたチャネル領域417を含むがこれらに限定されない典型的なPFETコンポーネントを含む。また、PFET419はPFETゲート・スタック411も含む。このPFETゲート・スタック411は、基板401の上面上に位置決めされ、詳細には、チャネル領域417上に位置決めされる。側壁スペーサ440(たとえば、窒化物側壁スペーサ)はゲート・スタック411の対向する側壁上に位置決めされる。ブランケット誘電体材料450(たとえば、オキシナイトライド材料)は、側壁スペーサ440に隣接する基板401およびSTI403の上に位置決めされる。PFETゲート・スタック411は、比較的高いアスペクト比を有する(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になる)。さらに、高アスペクト比の場合でも、PFETゲート・スタック411は、ボイドフリーかつシームフリーのp型ゲート導体金属層473を含む。
【0043】
具体的には、この場合のPFETゲート・スタック411は二重金属ゲート・スタックを含む。すなわち、PFETゲート・スタック411は、チャネル領域417に隣接するゲート誘電体層451を含む。このゲート誘電体層451は、高k誘電体層を含むことができる。たとえば、ゲート誘電体層451は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる。p型金属ゲート導体層473は、ゲート誘電体層451上に位置決めされる。このp型金属ゲート導体層473は、p型金属(たとえば、レニウム(Re)、白金(Pt)、ルテニウム(Ru)など)または導電性p型金属酸化物(たとえば、RuO2、Re2O3など)を含むことができる。詳細に上述した通り、このp型金属ゲート導体層473は、基板401の裏面404に電源用の電流を流す電気メッキ・プロセスを使用して形成することができる。したがって、この電気メッキ・プロセス中に、電子はシード層の必要なしに基板401を通ってPFETゲート・スタック411まで直接流れることができる(すなわち、PFETゲート・スタック411にはいずれのシード層もない)。このため、この電気メッキ・プロセスは、ボイドまたはシームなしで下から上にp型ゲート導体金属層473で高アスペクト比のPFETゲート・スタック開口部を充填することができる。これは、p型金属ゲート導体層473がゲート誘電体層451および側壁スペーサ440に直接接触することをさらに保証するものである。p型金属層473の厚さは、PFETゲート・スタック411の全高の約1/10〜約8/10の間にすることができる。側壁スペーサ440間かつp型金属ゲート導体層473の上の高アスペクト比ゲート・スタック411の残りの部分は、電気メッキされたボイドフリーかつシームフリーのn型金属層474を含む。この電気メッキされたn型金属層474は、シード層なしで下から上に同様に形成され、たとえば、ハフニウム(HF)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)を含むことができる。
【0044】
前述の通り、図26のCMOSデバイス400は、基板401の第2のセクション420内に位置決めされたNFET429をさらに含む。具体的には、このNFET429は、基板401の第2のセクション420内に位置するPWELL402を含む。このPWELL402は、p型ドーパント(たとえば、ホウ素(B))によって適切にドーピングされる。NFET429は、基板401の上面のPWELL402内に位置するソース/ドレイン領域426(すなわち、n型拡散領域)と、ソース/ドレイン領域426間のPWELL402内に位置決めされたチャネル領域427を含むがこれらに限定されない典型的なNFETコンポーネントをさらに含む。また、NFET429はNFETゲート・スタック412も含む。このNFETゲート・スタック412は同様に、高アスペクト比スタックを含む(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になる)。このNFETゲート・スタック412は、基板401の上面上に位置決めされ、詳細には、ソース/ドレイン領域426間のチャネル領域427上に位置決めされる。側壁スペーサ440(たとえば、窒化物側壁スペーサ)はゲート・スタック412の対向する側壁上に位置決めされる。ブランケット誘電体材料450(たとえば、オキシナイトライド材料)は、側壁スペーサ440に隣接する基板401およびSTI403の上に位置決めされる。この場合のNFETゲート・スタック412は、チャネル領域427に直接隣接する基板401の第2のセクション420上のゲート誘電体層451(すなわち、第2のゲート誘電体層)を含む。このゲート誘電体層451は、たとえば、PFETゲート・スタック411内のゲート誘電体層451に使用されたものと同じ高k誘電体材料を含むことができる。NFETゲート・スタック412は、ゲート誘電体層451上に、電気メッキされたボイドフリーかつシームフリーのn型金属ゲート導体層474をさらに含む。この電気メッキされたn型金属層474は、PFETゲート・スタック411内と同じn型金属層を含むことができる。このn型金属ゲート導体層474は、ゲート誘電体層451の上の側壁スペーサ440間の高アスペクト比ゲート・スタック412の残りの部分を充填することができ、配線金属層として機能することができる。
【0045】
上記の方法実施形態では、電気メッキされたp型ゲート金属は、レニウム(Re)、白金(Pt)、ルテニウム(Ru)、あるいは、RuO2またはRe2O3などの導電性p型金属酸化物から形成され、電気メッキされたn型ゲート金属は、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)から形成される。しかし、図8、図17、および図26の構造を形成するために、上記のプロセスによりその他の適切なゲート金属、ゲート金属合金、ゲート金属混合物、またはこれらの多層を電気メッキできることを理解されたい(たとえば、2006年7月27日付けのVereeckent他の米国特許出願公報第20060166474号は、ゲート誘電体を通る電流を使用して電気メッキ可能な模範的な金属、半導体材料、半導電性酸化物、導電性酸化物などのリストを含む)。
【0046】
したがって、上記では、ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高kゲート誘電体層の上に位置決めされている少なくとも1つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体(CMOS)デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。これらの方法実施形態は、高k誘電体−金属ゲート導体のシステムの将来の寸法スケーリングならびに低コスト電着の恩恵提供を可能にする。
【0047】
特定の諸実施形態に関する上記の説明は、本発明の一般的性質を完全に明らかにするので、現在の知識を応用することにより、他の人が包括的概念を逸脱せずに様々な適用例についてこのような特定の諸実施形態を容易に変更するかまたは適合させるかあるいはその両方を行うことができ、したがって、このような適合および変更は、開示された諸実施形態の同等物の意味および範囲内で理解しなければならず、その範囲内で理解することが意図されている。本明細書で使用する語法または用語は、制限のためのものではなく、説明のためのものであることを理解されたい。したがって、諸実施形態に関して本発明を説明してきたが、当業者であれば、特許請求の範囲の精神および範囲内の変更によってこれらの諸実施形態を実施できることを認識するであろう。たとえば、上記の電気メッキ・プロセスは、幅広い柔軟性を提供し、単一金属ゲート導体(たとえば、n型またはp型の金属を含むゲート導体)、二重金属ゲート導体(たとえば、n型およびp型両方の金属を含むゲート導体)、変化する組成を有する金属合金ゲート導体などを可能にする。さらに、種々の組成を有するこれらのゲート導体は、多種多様なゲート誘電体上にスタックすることができる。
【技術分野】
【0001】
本発明の諸実施形態は、一般に、相補型金属酸化膜半導体(CMOS)デバイスに関し、詳細には、電気メッキされた高アスペクト比金属交換ゲート(metal replacement gate)を有するCMOSデバイスを形成する方法に関する。
【背景技術】
【0002】
従来技術の相補型金属酸化膜半導体(CMOS)技術は、典型的に、薄い酸化シリコン(SiO2)ゲート誘電体層とドープ・ポリシリコン・ゲート導体層とを含むゲート・スタックによって製造される。デバイス・サイズ・スケーリングにより、所望のゲート誘電体厚は低減されている。残念なことに、ドープ・ポリシリコン・ゲート導体は空乏効果を受けやすく、それにより、有効ゲート誘電体厚が増加する。したがって、従来のゲート構造は、将来のCMOS技術世代、詳細には、65nmノードを超えるCMOS技術世代には適していない。むしろ、65nmノード以上のCMOSトランジスタの電力要件を実現するために、空乏効果を受けない金属ゲート導体層ならびにゲート漏れ電流を最小限にする高k誘電体層を含むゲート・スタックが必要になる。したがって、当技術分野では、高kゲート誘電体−金属ゲート導体のゲート・スタックを取り入れたCMOSデバイス構造と、その構造を形成する方法が必要である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願第11/968885号
【特許文献2】米国特許第6,858,483号
【特許文献3】米国特許出願公報第20060166474号
【発明の概要】
【発明が解決しようとする課題】
【0004】
本明細書では、ボイドフリー(void-free)かつシームフリー(seam-free)の金属ゲート導体層が比較的薄い高kゲート誘電体層の上に位置決めされている少なくとも1つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体(CMOS)デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略(gate replacement strategy)を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層(seed layer)の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。
【課題を解決するための手段】
【0005】
この方法の一実施形態は、第1のセクションと、第1のセクションの横に隣接して位置決めされた第2のセクションと、裏面とを有するp型基板を提供するステップを含む。第1のセクションにはNWELLを形成することができる。次に、NWELLの上の第1のセクション上に第1のゲート・スタックを形成することができ、第2のセクション上に第2のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するn型金属層と、n型金属層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース/ドレインの形成を含むがこれに限定されない従来のFET処理を実行することができる。次に、第2のゲート・スタックからではなく、第1のゲート・スタックから、ポリシリコン層およびn型金属層を除去することができる。次に、基板の裏面に加えられた電流を使用して、第1のゲート・スタックの誘電体層上にp型金属層を電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面を通り、さらにNWELLを通って第1のゲート・スタックへの電子流を保証するために(すなわち、p型金属層が電気メッキされることを保証するために)照明を受けて実行しなければならない。
【0006】
この方法の他の一実施形態は、同様に、第1のセクションと、第1のセクションの横に隣接して位置決めされた第2のセクションと、裏面とを有するp型基板を提供するステップを含む。第1のセクションにはNWELLを形成することができる。次に、第1のセクション上に第1のゲート・スタックを形成することができ、第2のセクション上に第2のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース/ドレインの形成を含むがこれに限定されない従来のFET処理を実行することができる。次に、すべてのゲート・スタックからポリシリコン層を除去することができる。すべてのゲート・スタックからポリシリコン層を除去した後、第2のゲート・スタックをマスクすることができ、基板の裏面に加えられた電流を使用して、第1のゲート・スタックの誘電体層上にp型金属層を電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面を通り、さらにNWELLを通って第1のゲート・スタックへの電子流を保証するために(すなわち、p型金属層が第1のゲート・スタックの誘電体層上に電気メッキされることを保証するために)照明を受けて実行しなければならない。p型金属層を電気メッキすると、第1のゲート・スタックをマスクすることができ、第2のゲート・スタックの誘電体層上にn型金属層を電気メッキすることができる。
【0007】
この方法のさらに他の一実施形態は、第1のセクションと、第1のセクションの横に隣接して位置決めされた第2のセクションと、裏面とを有するn型基板を提供するステップを含む。基板の第2のセクションにはPWELLを形成することができる。次に、第1のセクション上に第1のゲート・スタックを形成することができ、PWELLの上の第2のセクション上に第2のゲート・スタックを形成することができる。これらのゲート・スタックは、それぞれが基板に隣接する誘電体層と、誘電体層に隣接するポリシリコン層とを含むように形成することができる。ゲート・スタックを形成した後、ゲート・スタック側壁スペーサおよびソース/ドレインの形成を含むがこれに限定されない従来のFET処理を実行することができる。次に、すべてのゲート・スタックからポリシリコン層を除去することができる。すべてのゲート・スタックからポリシリコン層を除去した後、基板の裏面に加えられた電流を使用して、第1のゲート・スタックの誘電体層上にp型金属層を選択的に電気メッキすることができる。この電気メッキ・プロセスはさらに、基板の裏面に電流が加えられたときに、電子流が基板を通って第1のゲート・スタックまで流れ、PWELLを通らずに第2のゲート・スタックまで流れるように(すなわち、第2のゲート・スタック内の誘電体層上にp型金属層がメッキされるのを防止するために)暗闇で実行する。第1のゲート・スタックの誘電体層上にp型金属層を電気メッキした後、もう1回、電気メッキ・プロセスを実行する。この場合も、基板の裏面に加えられた電流を使用して、この電気メッキ・プロセスを実行する。具体的には、第1のゲート・スタックのp型金属層上と、第2のゲート・スタックの誘電体層上の両方にn型金属層を電気メッキする。この電気メッキ・プロセスはさらに、電源から基板の裏面を通って第1のゲート・スタックへの電子流だけでなく、基板およびPWELLを通って第2のゲート・スタックへの電子流も保証するために(すなわち、n型金属が第1と第2の両方のゲット・スタックにメッキされることを保証するために)照明を受けて実行する。
【0008】
本発明の諸実施形態の上記その他の諸態様は、以下の説明および添付図面に併せて考慮したときに、より十分に認識され理解されるであろう。しかし、以下の説明は、本発明の諸実施形態およびその多数の具体的な詳細を示しているが、制限としてではなく例示として示されていることを理解されたい。多くの変更および修正は諸実施形態の精神を逸脱せずに諸実施形態の範囲内で行うことができ、諸実施形態はこのような変更および修正をすべて含んでいる。
【0009】
本発明の諸実施形態は、図面に関連して以下の詳細な説明からより十分に理解されるであろう。
【図面の簡単な説明】
【0010】
【図1】図8のCMOSデバイス200を形成する方法の一実施形態を示す流れ図である。
【図2】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図3】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図4】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図5】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図6】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図7】図1の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図8】図1の方法により形成されたCMOSデバイス200を示す断面図である。
【図9】図17のもう1つのCMOSデバイス300を形成する方法の一実施形態を示す流れ図である。
【図10】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図11】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図12】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図13】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図14】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図15】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図16】図9の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図17】図9の方法により形成されたCMOSデバイス300を示す断面図である。
【図18】図26のもう1つのCMOSデバイス400を形成する方法の一実施形態を示す流れ図である。
【図19】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図20】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図21】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図22】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図23】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図24】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図25】図18の方法により形成された部分的に完成したCMOSデバイスを示す断面図である。
【図26】図18の方法により形成されたCMOSデバイス400を示す断面図である。
【発明を実施するための形態】
【0011】
本発明の諸実施形態ならびにその様々な特徴および有利な詳細については、添付図面に例示され、以下の説明に詳述されている非限定的な実施形態に関連して、より完全に説明する。図面に例示されている特徴は必ずしも一定の縮尺で描かれているわけではないことに留意されたい。本発明の諸実施形態を不必要に曖昧にしないために、周知のコンポーネントおよび処理技法の説明は省略する。本明細書で使用する例は単に、本発明の諸実施形態を実施することができる方法の理解を容易にするためのものであり、さらに当業者が本発明の諸実施形態を実施できるようにするためのものである。したがって、この例は、本発明の諸実施形態の範囲を限定するものと解釈してはならない。
【0012】
前述の通り、従来技術の相補型金属酸化膜半導体(CMOS)技術は、典型的に、薄い酸化シリコン(SiO2)ゲート誘電体層とドープ・ポリシリコン・ゲート導体層とを含むゲート・スタックによって製造される。デバイス・サイズ・スケーリングにより、所望のゲート誘電体厚は低減されている。残念なことに、ドープ・ポリシリコン・ゲート導体は空乏効果を受けやすく、それにより、有効ゲート誘電体厚が増加する。したがって、従来のゲート構造は、将来のCMOS技術世代、詳細には、65nmノード以上のCMOS技術世代には適していない。むしろ、65nmノード以上のCMOSトランジスタの電力要件を実現するために、空乏効果を受けない金属ゲート導体層ならびにゲート漏れ電流を最小限にする高k誘電体層(たとえば、4より大きい誘電率を有する誘電体層)を含むゲート・スタックが必要になる。したがって、当技術分野では、高kゲート誘電体−金属ゲート導体のゲート・スタックを取り入れたCMOSデバイス構造と、その構造を形成する方法が必要である。
【0013】
このようなゲート・スタックに取り入れることができる金属ゲート導体材料の候補は、特定の特性を示さなければならない。具体的には、金属ゲート導体は、熱使用量(thermal budgeting)の対象になった場合でもゲート・スタック性能を保持できなければならない。すなわち、ゲート導体の機能は、高温CMOS処理中(たとえば、熱アニール中)に安定していなければならない。いくつかのp型金属(たとえば、レニウム(Re)、白金(Pt)、ルテニウム(Ru)など)および導電性金属酸化物(たとえば、RuO2、Re2O3など)は、その仕事関数が高いために、p型トランジスタ用の二重金属ゲート電極のための有望な候補である。しかし、これらの材料は、その後のCMOS処理に必要な高温に曝されたとき、具体的には、高温注入活性化アニール(high temperature implant activation anneal)(たとえば、600℃超)にかけられたときに、仕事関数の不安定性を示した。
【0014】
提案された解決策の1つは、ゲート交換戦略を取り入れることであった。たとえば、2005年2月22日に発行されたDoczy他の米国特許第6,858,483号は、CMOSデバイスのn型とp型両方の電界効果トランジスタ(FET)用の従来のポリシリコン・ゲート導体を形成し、次に、任意の必要な高温処理の後で、ポリシリコン・ゲート導体を金属ゲート導体と交換することを提案している。すなわち、すべての必要な高温処理が完了した後、NFETに対応するポリシリコン・ゲート導体が除去され、(たとえば、物理的気相堆積(PVD)、化学的気相堆積(CVD)、または原子層堆積(ALD)により)交換n型金属ゲート導体材料が付着される。次に、研磨プロセスに続いて、PFETに対応するポリシリコン・ゲート導体が除去され、(たとえば、PVD、CVD、またはALDにより)交換p型金属ゲート導体材料が付着される。その結果として、金属ゲートが耐える必要があると思われる最大熱使用量は約550℃以下になるであろう。これは、温度が600℃より低いときに安定性を示した上述の金属ゲート候補の条件を満たすものである。残念なことに、ゲート構造が高アスペクト比を必要とするので、この技法は65nmノード以上のCMOS技術世代には適していない。具体的には、PVD、CVD、およびALDという充填技法の結果、必然的に、高アスペクト比開口部(たとえば、20nm×100nm以上の寸法を有する開口部)を充填するときに(側面充填のために)ボイドまたはシームあるいはその両方が形成される。このようなボイドおよびシームはゲート・スタック性能に否定的な影響を及ぼし、それにより、寸法スケーリングを制限する。
【0015】
上記を考慮して、本明細書では、ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高kゲート誘電体層の上に位置決めされている少なくとも1つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体(CMOS)デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。
【0016】
詳細には、図1は、図8に示されているCMOSデバイス200を形成するための方法の一実施形態を示す流れ図である。この実施形態は、PFET形成用の第1のセクション210と、第1のセクション210の横に隣接して位置決めされたNFET形成用の第2のセクション220とを有するp型基板201を提供するステップを含む(102、図2を参照)。基板201の第2のセクション220から第1のセクション210を分離するために、従来のSTI処理技法を使用して、浅いトレンチ分離(STI)領域203を形成することができる(104、図2を参照)。次に、第1のセクション210にはn型ウェル領域202(NWELL)を形成することができる(106、図2を参照)。すなわち、従来のマスク付き深部注入(masked, deep-implantation)技法を使用して、第1のセクション210の基板201にn型ドーパント(たとえば、ヒ素(As)、アンチモン(Sb)、またはリン(P))を注入することができる。
【0017】
次に、基板201の表面上にゲート・スタック211、212を形成することができる。すなわち、PFETチャネル領域用に指定された領域の上のNWELL202に隣接した第1のセクション210上に第1のゲート・スタック211を形成することができ、NFETチャネル領域用に指定された領域の上の第2のセクション220上に第2のゲート・スタック212を形成することができる(108、図3〜図4を参照)。これらのゲート・スタック211、212は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス108でゲート・スタックを形成するために、基板201上にゲート誘電体層251を形成する。このゲート誘電体層251は高k誘電体層を含むことができる。たとえば、ゲート誘電体層251は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる(図3を参照)。次に、ゲート誘電体層251上にn型金属層252(たとえば、窒化チタン(TiN)層)を形成する。次に、n型金属層252上にポリシリコン層253(たとえば、n−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはp−ドープ・ポリシリコン層)を形成し、ポリシリコン層253上に酸化物キャップ層254を形成する(図3を参照)。次に、基板201の第1および第2のセクション210、220の上に、より具体的には、指定のチャネル領域217、227の上に、ゲート・スタック211および212をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する(図4を参照)。したがって、ゲート・スタック211、212のそれぞれは最初に、基板201に隣接するゲート誘電体層251と、ゲート誘電体層251に隣接するn型金属層252と、n型金属層252に隣接するポリシリコン層253と、ポリシリコン層253に隣接する酸化物キャップ層254とを含む。65nmノード以上のCMOS技術世代の場合、これらのゲート・スタック211、212は、上述の通り、比較的高いアスペクト比を有するように(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になるように)、形成しなければならない。
【0018】
ゲート・スタック211、212を形成した後、基板201の第1のセクション210のNWELL202内にPFET構造を形成し、基板201の第2のセクション220内にNFET構造を形成するために、従来のFET処理技法を実行することができる(110、図5を参照)。たとえば、この従来のFET処理は、PFETおよびNFETのハロー注入(halo implantation)、PFETおよびNFETのソース/ドレイン拡張注入(source/drainextension implantation)、ゲート・スタック側壁スペーサ240の形成、PFETおよびNFETのソース/ドレイン領域216、226の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層250の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層251の底面から酸化物層254の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック211、212のそれぞれの対向する側壁に隣接する基板201上に側壁スペーサ240(たとえば、窒化物側壁スペーサ)を形成することができる。
【0019】
従来のFET処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理(すなわち、約600℃を超えるすべての処理)が完了すると、第2のゲート・スタック212のゲート誘電体層251の上からではなく、第1のゲート・スタック211のゲート誘電体層251の上から、ポリシリコン層253およびn型金属層252を除去する(112)。具体的には、第1のゲート・スタック211の側壁スペーサ240間から酸化物キャップ層254、ポリシリコン層253、およびn型金属層252を除去するために、(たとえば、パターン形成されたフォトレジスト層281により)第2のゲート・スタック212をマスクすることができ、(たとえば、ウェット・エッチングまたはドライ・エッチングにより)エッチング・プロセスを実行することができる(図6を参照)。
【0020】
次に、第1のゲート・スタック211のゲート誘電体層251上にp型金属ゲート導体層273を電気メッキすることができる(114、図7を参照)。すなわち、(フォトレジスト層281により)第2のゲート・スタック212をマスクしている間に、電気メッキ液282と陽極(すなわち、レニウム(Re)、白金(Pt)、またはルテニウム(Ru)などのp型金属あるいはRuO2またはRe2O3などの導電性p型金属酸化物の発生源)とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス114は、電源283から基板201の裏面204に電流を加え、それにより、基板201を通って第1のゲート・スタック211までの(すなわち、ゲート誘電体層251上でのメッキを可能にするためにゲート誘電体層251を通る)必要な電子の流れを提供する。この電気メッキ・プロセスは、電源283から基板201の裏面204を通って第1のゲート・スタック211まで電子が流れることを保証するために、詳細には、p型基板201とNWELL202との間を通って第1のゲート・スタック211まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液282中で実行しなければならないことに留意されたい。このような電子の流れによって、電気メッキ液282内のp型金属イオンはその電荷を失い、第1のゲート・スタック211内の誘電体層251上にメッキされることになる。p型金属ゲート導体層273は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、p型金属ゲート導体層273はシード層なしでメッキされるので、ゲート誘電体層251および側壁スペーサ240に直接接触する。p型金属ゲート導体層273に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、p型金属ゲート導体層273の厚さは、たとえば、第1のゲート・スタック211の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に制御することができる。
【0021】
第1のゲート・スタック211内の誘電体層251上にp型金属ゲート導体層273をメッキすると、(たとえば、ウェット・エッチングまたはドライ・エッチングにより)第2のゲート・スタック212のフォトレジスト層281および酸化物キャップ層254を除去することができる(116)。最後に、第1のゲート・スタック211の露出したp型金属層273上および第2のゲート・スタック212内の露出したポリシリコン層253上に配線金属層255(たとえば、アルミニウム(Al)または銅(Cu)層)を形成する(たとえば、化学的気相堆積(CVD)によって付着する)ことができ、それにより、ゲート・スタック211、212のそれぞれの側壁スペーサ240間の空間(たとえば、任意の残りの空間)を充填する(118、図8を参照)。形成後、CMPによって配線金属層255を平坦化し、誘電体層250の上面から金属を除去する。
【0022】
図9は、図17に示されているCMOSデバイス300を形成するための方法の一実施形態を示す流れ図である。前述の実施形態のように、この実施形態は、PFET形成用の第1のセクション310と、第1のセクション310の横に隣接して位置決めされたNFET形成用の第2のセクション320とを有するp型基板301を提供するステップを含む(902、図10を参照)。基板301の第2のセクション320から第1のセクション310を分離するために、従来のSTI処理技法を使用して、浅いトレンチ分離(STI)領域303を形成することができる(904、図10を参照)。次に、第1のセクション310にはn型ウェル領域302(NWELL)を形成することができる(906、図10を参照)。すなわち、従来のマスク付き深部注入技法を使用して、第1のセクション310の基板301にn型ドーパント(たとえば、ヒ素(As)、アンチモン(Sb)、またはリン(P))を注入することができる。
【0023】
次に、基板301の表面上にゲート・スタック311、312を形成することができる。すなわち、PFETチャネル領域用に指定された領域の上のNWELL302に隣接した第1のセクション310上に第1のゲート・スタック311を形成することができ、NFETチャネル領域用に指定された領域の上の第2のセクション320上に第2のゲート・スタック312を形成することができる(908、図11〜図12を参照)。これらのゲート・スタック311、312は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス908でゲート・スタック311、312を形成するために、基板301上にゲート誘電体層351を形成する。このゲート誘電体層351は高k誘電体層を含むことができる。たとえば、ゲート誘電体層351は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる(図11を参照)。次に、ゲート誘電体層351上にポリシリコン層353(たとえば、n−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはp−ドープ・ポリシリコン層)を形成し、ポリシリコン層353上に酸化物キャップ層354を形成する(図11を参照)。次に、基板301の第1および第2のセクション310、320の上に、より具体的には、指定のチャネル領域317、327の上に、ゲート・スタック311および312をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する(図12を参照)。したがって、ゲート・スタック311、312のそれぞれは最初に、基板301に隣接するゲート誘電体層351と、ゲート誘電体層351に隣接するポリシリコン層353と、ポリシリコン層353に隣接する酸化物キャップ層354とを含む。65nmノード以上のCMOS技術世代の場合、これらのゲート・スタック311、312は、上述の通り、比較的高いアスペクト比を有するように(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になるように)、形成しなければならない。
【0024】
ゲート・スタック311、312を形成した後、基板301の第1のセクション310のNWELL302内にPFET構造を形成し、基板301の第2のセクション320内にNFET構造を形成するために、従来のFET処理技法を実行することができる(910、図13を参照)。たとえば、この従来のFET処理は、PFETおよびNFETのハロー注入、PFETおよびNFETのソース/ドレイン拡張注入、ゲート・スタック側壁スペーサ340の形成、PFETおよびNFETのソース/ドレイン領域316、326の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層350の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層351の底面から酸化物層354の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック311、312のそれぞれの対向する側壁に隣接する基板301上に側壁スペーサ340(たとえば、窒化物側壁スペーサ)を形成することができる。
【0025】
従来のFET処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理(すなわち、約600℃を超えるすべての処理)が完了すると、ゲート・スタック311、312のそれぞれのゲート誘電体層351の上から、ポリシリコン層353を除去する(912、図14を参照)。具体的には、ゲート・スタック311および312の側壁スペーサ340間から酸化物キャップ層354と、次にポリシリコン層353を除去するために、エッチング・プロセス(たとえば、ウェット・エッチング・プロセスまたはドライ・エッチング・プロセス)を実行することができる。
【0026】
次に、第1のゲート・スタック311のゲート誘電体層351上にp型金属ゲート導体層373を電気メッキすることができる(914、図15を参照)。具体的には、(たとえば、パターン形成されたフォトレジスト層381により)第2のゲート・スタック312をマスクすることができる。次に、電気メッキ液382と陽極(すなわち、レニウム(Re)、白金(Pt)、またはルテニウム(Ru)などのp型金属あるいはRuO2またはRe2O3などの導電性p型金属酸化物の発生源)とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス914は、電源383から基板301の裏面304に電流を加え、それにより、基板301を通って第1のゲート・スタック311までの(すなわち、第1のゲート・スタック311のゲート誘電体層351上でのメッキを可能にするためにゲート誘電体層351を通る)必要な電子の流れを提供する。したがって、電気メッキ・プロセス中に電流およびそれにより電子は、基板301を通って第1のゲート・スタック311まで直接流れることになり、いかなるシード層も不要である。この電気メッキ・プロセスは、電源383から基板301の裏面304を通って第1のゲート・スタック311まで電子が流れることを保証するために、詳細には、p型基板301とNWELL302との間を通って第1のゲート・スタック311まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液382中で実行しなければならないことに留意されたい。このような電子の流れによって、電気メッキ液382内のp型金属イオンはその電荷を失い、第1のゲート・スタック311内の誘電体層351上にメッキされることになる。フォトレジスト層381は第2のゲート・スタック312内の誘電体層351を保護する。p型金属ゲート導体層373は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、p型金属ゲート導体層373はシード層なしでメッキされるので、ゲート誘電体層351および側壁スペーサ340に直接接触する。p型金属ゲート導体層373に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、p型金属ゲート導体層373の厚さは、たとえば、第1のゲート・スタック311の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に選択的に制御することができる。
【0027】
第1のゲート・スタック311内の誘電体層351上にp型金属ゲート導体層373をメッキすると、第2のゲート・スタック312のゲート誘電体層351上にn型金属ゲート導体層374を電気メッキすることができる(916、図16を参照)。具体的には、p型金属の電気メッキ後に、第2のゲート・スタック312の上からフォトレジスト層381を除去し、もう1つのパターン形成されたフォトレジスト層384を形成して第1のゲート・スタック311をマスクすることができる。次に、電気メッキ液384と陽極(すなわち、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)などのn型金属の発生源)とを備えた電気メッキ槽にその構造を入れる。この場合も、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、電気メッキ・プロセス916は、電源383から基板301の裏面304に電流を加え、それにより、基板301を通って第2のゲート・スタック312までの(すなわち、第2のゲート・スタック312のゲート誘電体層351上でのメッキを可能にするためにゲート誘電体層351を通る)必要な電子の流れを提供する。第1のゲート・スタック311はマスクされているので、このプロセスは、第1のゲート・スタック311上でメッキするというリスクを冒さずに第2のゲート・スタック312への電子流を増強するために、照明を受けて正バイアスの電気メッキ液中で実行することができる。第1のゲート・スタック311のp型金属層373のように、n型金属ゲート導体層374に必要な仕事関数は、わずか数十オングストロームの厚さで達成することができる。したがって、n型金属ゲート導体層374の厚さは、たとえば、第2のゲート・スタック312の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に選択的に制御することができる。
【0028】
最後に、第1のゲート・スタック311の露出したp型金属層373上および第2のゲート・スタック312内の露出したn型金属層374上に配線金属層355(たとえば、アルミニウム(Al)または銅(Cu)層)を形成する(たとえば、化学的気相堆積(CVD)によって付着する)ことができ、それにより、ゲート・スタック311、312のそれぞれの側壁スペーサ340間の空間(たとえば、任意の残りの空間)を充填する(918、図17を参照)。配線金属層355を形成した後、CMPによってそれを平坦化し、誘電体層350の上面から金属を除去する。
【0029】
その結果として、図1および図9の方法実施形態によって、図8および図17の同様のCMOS構造200および300が得られる。具体的には、CMOS構造200、300はそれぞれ、p型基板201、301を含む。このp型基板201、301は、その上にp型電界効果トランジスタ(PFET)219、319が形成される第1のセクション210、310と、その上にn型電界効果トランジスタ(NFET)229、329が形成される第2のセクション220、320とを有する。第2のセクション220、320は第1のセクション210、310の横に隣接して位置決めされ、これらのセクションは浅いトレンチ分離(STI)構造203、303によって分離される(すなわち、互いに切り離される)。
【0030】
PFET219、319は、基板201、301の第1のセクション210、310内に位置するn型ウェル領域(NWELL)202、302を含む。このNWELL202、302は、n型ドーパント(たとえば、ヒ素(As)、アンチモン(Sb)、またはリン(P))によって適切にドーピングされる。PFET219、319はさらに、基板201、301の上面のNWELL202、302内に位置するソース/ドレイン領域216、316(すなわち、p型拡散領域)と、ソース/ドレイン領域216、316間に位置決めされたチャネル領域217、317を含むがこれらに限定されない典型的なPFETコンポーネントを含む。また、PFET219、319はPFETゲート・スタック211、311も含む。このPFETゲート・スタック211、311は、基板201、301の上面(すなわち、表面)上に位置決めされ、詳細には、ソース/ドレイン領域216、316間のチャネル領域217、317上に位置決めされる。側壁スペーサ240、340(たとえば、窒化物側壁スペーサ)はゲート・スタック211、311の対向する側壁上に位置決めされる。ブランケット誘電体材料250、350(たとえば、オキシナイトライド材料)は、側壁スペーサ240、340に隣接する基板201およびSTI203、303の上に位置決めされる。PFETゲート・スタック211,311は、比較的高いアスペクト比を有し(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になり)、ボイドフリーかつシームフリーのp型ゲート導体金属層273、373をさらに含む。
【0031】
具体的には、PFETゲート・スタック211、311は、NWELLチャネル領域217、317に隣接するゲート誘電体層251、351(たとえば、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)などの高k誘電体層)を含む。p型金属ゲート導体層273、373は、ゲート誘電体層251、351上に位置決めされる。このp型金属ゲート導体層273、373は、p型金属(たとえば、レニウム(Re)、白金(Pt)、ルテニウム(Ru)など)または導電性p型金属酸化物(たとえば、RuO2、Re2O3など)を含む。詳細に上述した通り、このp型金属ゲート導体層273、373は、基板201、301の裏面204、304に電流を通す電気メッキ・プロセスを使用して形成され、それにより、基板201、301を通ってPFETゲート・スタック211、311への必要な電子流を提供し、シード層の必要性を排除する(すなわち、PFETゲート・スタック211、311にはいずれのシード層もない)。このため、この電気メッキ・プロセスは、ボイドまたはシームなしで下から上にp型ゲート導体金属層273、373で高アスペクト比のPFETゲート・スタック開口部を充填することができる。これは、p型金属ゲート導体層273、373がゲート誘電体層251、351および側壁スペーサ240、340に直接接触することをさらに保証するものである。p型金属層273、373の厚さは、PFETゲート・スタック211の全高の約1/10〜約8/10の間にすることができる。側壁スペーサ240、340間かつp型金属ゲート導体層273、373の上の高アスペクト比ゲート・スタック211、311の残りの部分は、配線金属層255、355(たとえば、銅(Cu)層またはアルミニウム(Al)層)を含む。
【0032】
CMOSデバイス200、300はそれぞれ、上面において基板201、301の第2のセクション220、320内に位置するソース/ドレイン領域226、326(すなわち、n型拡散領域)と、ソース/ドレイン領域226、326間に位置決めされたチャネル領域227、327を含むがこれらに限定されない典型的なNFETコンポーネントを含むNFETトランジスタ229、329も含む。また、NFET229、329はNFETゲート・スタック212、312も含む。このNFETゲート・スタック212、312は同様に、高アスペクト比スタックを含む(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になる)。このNFETゲート・スタック212、312は、基板201、301の上面(すなわち、表面)上に位置決めされ、詳細には、ソース/ドレイン領域226、326間のチャネル領域227、327上に位置決めされる。側壁スペーサ240、340(たとえば、窒化物側壁スペーサ)はゲート・スタック212、312の対向する側壁上に位置決めされる。ブランケット誘電体材料250、350(たとえば、オキシナイトライド材料)は、側壁スペーサ240、340に隣接する基板201、301およびSTI203、303の上に位置決めされる。ブランケット誘電体材料250、350を研磨して、NFETゲート・スタック212、312の上面を露出することができる。しかし、方法実施形態が異なるため、図8および図17のNFETゲート・スタック212および312の組成は異なっている。
【0033】
具体的には、図8のCMOSデバイス200のNFETゲート・スタック212は、チャネル領域227に直接隣接する基板201の第2のセクション220上のゲート誘電体層251(すなわち、第2のゲート誘電体層)を含む。このゲート誘電体層251は、たとえば、PFETゲート・スタック211内のゲート誘電体層に使用されたものと同じ高k誘電体材料を含むことができる。NFETゲート・スタック212は、ゲート誘電体層251上のn型金属ゲート導体層252(たとえば、窒化チタン(TiN))をさらに含むことができる。PFETゲート・スタック211内のp型金属層273のように、必要な仕事関数は、わずか数十オングストロームの厚さのn型金属ゲート導体層252で達成することができる。側壁スペーサ240間かつn型金属ゲート導体層252の上の高アスペクト比ゲート・スタック212の残りの部分は、n型金属層252上のn−ドープ・ポリシリコン層253と、ポリシリコン層253上の配線金属層255(すなわち、第2の配線金属層)を含むことができる。この配線金属層255は、PFETゲート・スタック211内に使用するものと同じ配線金属材料(たとえば、銅(Cu)またはアルミニウム(Al))を含むことができる。
【0034】
代わって、図17のCMOSデバイス300のNFETゲート・スタック312は、チャネル領域327に直接隣接する基板301の第2のセクション320上のゲート誘電体層351(すなわち、第2のゲート誘電体層)を含む。このゲート誘電体層351は、たとえば、PFETゲート・スタック311内のゲート誘電体層に使用されたものと同じ高k誘電体材料を含むことができる。NFETゲート・スタック312は、n型金属ゲート導体層374をさらに含むことができる。しかし、この場合のn型金属ゲート導体層374は、電気メッキされたボイドフリーかつシームフリーのn型金属層を含む。この電気メッキされたn型金属層374は、たとえば、ハフニウム(HF)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)を含むことができる。この場合も、必要な仕事関数は、わずか数十オングストロームの厚さのn型金属ゲート導体層374で達成することができる。側壁スペーサ340間かつn型金属ゲート導体層374の上の高アスペクト比ゲート・スタック312の残りの部分は、配線金属層355(すなわち、第2の配線金属層)を含むことができる。この配線金属層355は、PFETゲート・スタック311内に使用するものと同じ配線金属材料(たとえば、銅(Cu)またはアルミニウム(Al))を含むことができる。
【0035】
図18は、図26に示されているCMOSデバイス400を形成するための方法の一実施形態を示す流れ図である。前述の方法実施形態とは異なり、この実施形態は、PFET形成用の第1のセクション410と、第1のセクション410の横に隣接して位置決めされたNFET形成用の第2のセクション420とを有するn型基板401を提供するステップを含む(1802、図19を参照)。基板401の第2のセクション420から第1のセクション410を分離するために、従来のSTI処理技法を使用して、浅いトレンチ分離(STI)領域403を形成することができる(1804、図19を参照)。次に、第2のセクション420にはp型ウェル領域402(PWELL)を形成することができる(1806、図19を参照)。すなわち、従来のマスク付き深部注入技法を使用して、第1のセクション410の基板401にp型ドーパント(たとえば、ホウ素(B))を注入することができる。
【0036】
次に、基板401上にゲート・スタック411、412を形成することができる。すなわち、PFETチャネル領域用に指定された領域の上の第1のセクション410上に第1のゲート・スタック411を形成することができ、PWELL402に隣接する第2のセクション420上に、詳細には、NFETチャネル領域用に指定されたPWELL402内の領域の上に第2のゲート・スタック412を形成することができる(1808、図20〜図21を参照)。これらのゲート・スタック411、412は、ほぼ同時にまたは別々に形成することができる。たとえば、プロセス1808でゲート・スタック411、412を形成するために、基板401上にゲート誘電体層451を形成する。このゲート誘電体層451は高k誘電体層を含むことができる。たとえば、ゲート誘電体層451は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる(図20を参照)。次に、ゲート誘電体層451上にポリシリコン層453(たとえば、n−ドープ・ポリシリコン層、あるいは任意選択で、真性ポリシリコン層またはp−ドープ・ポリシリコン層)を形成し、ポリシリコン層453上に酸化物キャップ層454を形成する(図20を参照)。次に、基板401の第1および第2のセクション410、420の上に、より具体的には、指定のチャネル領域417、427の上に、ゲート・スタック411および412をそれぞれ形成するために、従来のリソグラフィ・パターン形成およびエッチング・プロセスを実行する(図21を参照)。したがって、ゲート・スタック411、412のそれぞれは最初に、基板401に隣接するゲート誘電体層451と、ゲート誘電体層451に隣接するポリシリコン層453と、ポリシリコン層453に隣接する酸化物キャップ層454とを含む。65nmノード以上のCMOS技術世代の場合、これらのゲート・スタック411、412は、上述の通り、比較的高いアスペクト比を有するように(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になるように)、形成しなければならない。
【0037】
ゲート・スタック411、412を形成した後、基板401の第1のセクション410内にPFET構造を形成し、基板401の第2のセクション420のPWELL402内にNFET構造を形成するために、従来のFET処理技法を実行することができる(1810、図22を参照)。たとえば、この従来のFET処理は、PFETおよびNFETのハロー注入、PFETおよびNFETのソース/ドレイン拡張注入、ゲート・スタック側壁スペーサ440の形成、PFETおよびNFETのソース/ドレイン領域416、426の注入、高温注入活性化アニール、シリサイド形成、ブランケット誘電体層450の付着および平坦化などを含むことができるが、これらに限定されない。具体的には、ゲート誘電体層451の底面から酸化物層454の上面まで垂直に延びるように、従来の側壁スペーサ形成技法を使用して、ゲート・スタック411、412のそれぞれの対向する側壁に隣接する基板401上に側壁スペーサ440(たとえば、窒化物側壁スペーサ)を形成することができる。
【0038】
従来のFET処理が完了すると、詳細には、高温注入活性化アニールなどのすべての高温処理(すなわち、約600℃を超えるすべての処理)が完了すると、ゲート・スタック411、412のそれぞれのゲート誘電体層451の上から、ポリシリコン層453を除去する(1812、図23を参照)。具体的には、ゲート・スタック411および412の側壁スペーサ440間から酸化物キャップ層454と、次にポリシリコン層453を除去するために、エッチング・プロセス(たとえば、ウェット・エッチング・プロセスまたはドライ・エッチング・プロセス)を実行することができる。
【0039】
次に、フォトレジスト・マスクを塗布せずに、第1のゲート・スタック411のゲート誘電体層451上にp型金属ゲート導体層473を選択的に電気メッキすることができる(1814、図24を参照)。具体的には、電気メッキ液482と陽極(すなわち、レニウム(Re)、白金(Pt)、またはルテニウム(Ru)などのp型金属あるいはRuO2またはRe2O3などの導電性p型金属酸化物の発生源)とを備えた電気メッキ槽にその構造を入れる。しかし、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス1814は、電源483から基板401の裏面404に電流を加え、それにより、基板401を通って第1のゲート・スタック411までの(すなわち、第1のゲート・スタック411のゲート誘電体層451上でのメッキを可能にするためにゲート誘電体層451を通る)必要な電子の流れを提供する。さらに、この電気メッキは、NFETゲート誘電体の下に空乏層が形成され、いかなる電流もNFETゲート・スタック412に流れないように、照明なしで(すなわち、暗闇で)正バイアスの電気メッキ液482中で実行する。しかし、暗闇でも、電流およびそれにより電子は、基板401を通って第1のゲート・スタック411まで流れることになり、いかなるシード層も不要である。このような電子の流れによって、電気メッキ液482内のp型金属イオンはその電荷を失い、第1のゲート・スタック411内の誘電体層451上にメッキされることになる。p型金属ゲート導体層473は高アスペクト比のゲート・スタック開口部の底面から上にメッキされるので、ボイドまたはシームなしでメッキされる。さらに、p型金属ゲート導体層473はシード層なしでメッキされるので、ゲート誘電体層451および側壁スペーサ440に直接接触する。p型金属ゲート導体層473に必要な仕事関数は、わずか数十オングストロームの厚さで達成できることに留意されたい。したがって、p型金属ゲート導体層473の厚さは、たとえば、第1のゲート・スタック411の全高の約1/10〜約8/10の間になるように、電気メッキ・プロセス中に選択的に制御することができる。また、この電気メッキ中にフォトレジスト・マスクにより第2のゲート・スタック412をマスクできることにも留意されたい。
【0040】
第1のゲート・スタック411内の誘電体層451上にp型金属ゲート導体層473をメッキすると、第1のゲート・スタック411のp型金属ゲート導体層473上と第2のゲート・スタック412のゲート誘電体層451上の両方にn型金属ゲート導体層474を電気メッキすることができる(1816、図25を参照)。具体的には、電気メッキ液484と陽極(すなわち、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)などのn型金属の発生源)とを備えた電気メッキ槽にその構造を入れる。この場合も、シード層の使用を必要とする従来の電気メッキ・プロセスとは異なり、この実施形態の電気メッキ・プロセス1816は、電源483から基板401の裏面404に電流を加え、それにより、基板401を通って両方のゲート・スタック411および412までの(すなわち、両方のスタック411および412でのメッキを可能にするためにゲート誘電体層451を通る)必要な電子の流れを提供する。しかし、このプロセスは、n型基板401とPWELL402との間を通って第2のゲート・スタック412まで電子が流れることを保証するために、照明を受けて正バイアスの電気メッキ液484中で実行しなければならない。n型金属層474のメッキは、たとえば、ゲート・スタック411、412のそれぞれの側壁スペーサ440間の残りの空間が配線用のn型金属層474で充填されるまで続行することができる。
【0041】
その結果として、図18の方法実施形態によって、図26のCMOS構造400が得られる。CMOSデバイス400は、p型基板ではなく、n型基板401を含む。このn型基板401は、その上にPFET419が形成される第1のセクション410と、その上にNFET429が形成される第2のセクション420とを含む。第2のセクション420は第1のセクション410の横に隣接して位置決めすることができ、これらのセクションは浅いトレンチ分離(STI)構造403によって分離される(すなわち、互いに切り離される)。
【0042】
PFET419は、基板401の上面(すなわち、表面)に位置するソース/ドレイン領域416(すなわち、p型拡散領域)と、ソース/ドレイン領域416間に位置決めされたチャネル領域417を含むがこれらに限定されない典型的なPFETコンポーネントを含む。また、PFET419はPFETゲート・スタック411も含む。このPFETゲート・スタック411は、基板401の上面上に位置決めされ、詳細には、チャネル領域417上に位置決めされる。側壁スペーサ440(たとえば、窒化物側壁スペーサ)はゲート・スタック411の対向する側壁上に位置決めされる。ブランケット誘電体材料450(たとえば、オキシナイトライド材料)は、側壁スペーサ440に隣接する基板401およびSTI403の上に位置決めされる。PFETゲート・スタック411は、比較的高いアスペクト比を有する(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になる)。さらに、高アスペクト比の場合でも、PFETゲート・スタック411は、ボイドフリーかつシームフリーのp型ゲート導体金属層473を含む。
【0043】
具体的には、この場合のPFETゲート・スタック411は二重金属ゲート・スタックを含む。すなわち、PFETゲート・スタック411は、チャネル領域417に隣接するゲート誘電体層451を含む。このゲート誘電体層451は、高k誘電体層を含むことができる。たとえば、ゲート誘電体層451は、ハフニウム(Hf)ベースの材料(たとえば、HfO2、HfSiO、HfSiON、またはHfAlO)あるいは窒化二酸化シリコン(SiO2)を含むことができる。p型金属ゲート導体層473は、ゲート誘電体層451上に位置決めされる。このp型金属ゲート導体層473は、p型金属(たとえば、レニウム(Re)、白金(Pt)、ルテニウム(Ru)など)または導電性p型金属酸化物(たとえば、RuO2、Re2O3など)を含むことができる。詳細に上述した通り、このp型金属ゲート導体層473は、基板401の裏面404に電源用の電流を流す電気メッキ・プロセスを使用して形成することができる。したがって、この電気メッキ・プロセス中に、電子はシード層の必要なしに基板401を通ってPFETゲート・スタック411まで直接流れることができる(すなわち、PFETゲート・スタック411にはいずれのシード層もない)。このため、この電気メッキ・プロセスは、ボイドまたはシームなしで下から上にp型ゲート導体金属層473で高アスペクト比のPFETゲート・スタック開口部を充填することができる。これは、p型金属ゲート導体層473がゲート誘電体層451および側壁スペーサ440に直接接触することをさらに保証するものである。p型金属層473の厚さは、PFETゲート・スタック411の全高の約1/10〜約8/10の間にすることができる。側壁スペーサ440間かつp型金属ゲート導体層473の上の高アスペクト比ゲート・スタック411の残りの部分は、電気メッキされたボイドフリーかつシームフリーのn型金属層474を含む。この電気メッキされたn型金属層474は、シード層なしで下から上に同様に形成され、たとえば、ハフニウム(HF)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)を含むことができる。
【0044】
前述の通り、図26のCMOSデバイス400は、基板401の第2のセクション420内に位置決めされたNFET429をさらに含む。具体的には、このNFET429は、基板401の第2のセクション420内に位置するPWELL402を含む。このPWELL402は、p型ドーパント(たとえば、ホウ素(B))によって適切にドーピングされる。NFET429は、基板401の上面のPWELL402内に位置するソース/ドレイン領域426(すなわち、n型拡散領域)と、ソース/ドレイン領域426間のPWELL402内に位置決めされたチャネル領域427を含むがこれらに限定されない典型的なNFETコンポーネントをさらに含む。また、NFET429はNFETゲート・スタック412も含む。このNFETゲート・スタック412は同様に、高アスペクト比スタックを含む(すなわち、ゲート・スタックの幅対高さの比が1から少なくとも5になる)。このNFETゲート・スタック412は、基板401の上面上に位置決めされ、詳細には、ソース/ドレイン領域426間のチャネル領域427上に位置決めされる。側壁スペーサ440(たとえば、窒化物側壁スペーサ)はゲート・スタック412の対向する側壁上に位置決めされる。ブランケット誘電体材料450(たとえば、オキシナイトライド材料)は、側壁スペーサ440に隣接する基板401およびSTI403の上に位置決めされる。この場合のNFETゲート・スタック412は、チャネル領域427に直接隣接する基板401の第2のセクション420上のゲート誘電体層451(すなわち、第2のゲート誘電体層)を含む。このゲート誘電体層451は、たとえば、PFETゲート・スタック411内のゲート誘電体層451に使用されたものと同じ高k誘電体材料を含むことができる。NFETゲート・スタック412は、ゲート誘電体層451上に、電気メッキされたボイドフリーかつシームフリーのn型金属ゲート導体層474をさらに含む。この電気メッキされたn型金属層474は、PFETゲート・スタック411内と同じn型金属層を含むことができる。このn型金属ゲート導体層474は、ゲート誘電体層451の上の側壁スペーサ440間の高アスペクト比ゲート・スタック412の残りの部分を充填することができ、配線金属層として機能することができる。
【0045】
上記の方法実施形態では、電気メッキされたp型ゲート金属は、レニウム(Re)、白金(Pt)、ルテニウム(Ru)、あるいは、RuO2またはRe2O3などの導電性p型金属酸化物から形成され、電気メッキされたn型ゲート金属は、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)から形成される。しかし、図8、図17、および図26の構造を形成するために、上記のプロセスによりその他の適切なゲート金属、ゲート金属合金、ゲート金属混合物、またはこれらの多層を電気メッキできることを理解されたい(たとえば、2006年7月27日付けのVereeckent他の米国特許出願公報第20060166474号は、ゲート誘電体を通る電流を使用して電気メッキ可能な模範的な金属、半導体材料、半導電性酸化物、導電性酸化物などのリストを含む)。
【0046】
したがって、上記では、ボイドフリーかつシームフリーの金属ゲート導体層が比較的薄い高kゲート誘電体層の上に位置決めされている少なくとも1つの高アスペクト比ゲート構造を有する相補型金属酸化膜半導体(CMOS)デバイスを形成する方法の諸実施形態が開示されている。これらの方法実施形態は、高アスペクト比ゲート・スタック開口部を下から上に金属ゲート導体層で充填するために電気メッキ・プロセスを使用するゲート交換戦略を取り入れている。電気メッキ・プロセス用の電子の発生源は、基板の裏面を直接通過する電流である。これは、シード層の必要性を排除し、ボイドまたはシームなしで金属ゲート導体層が形成されることを保証するものである。さらに、実施形態次第で、電気メッキ・プロセスは、所与の領域への電子流を増強するために(すなわち、メッキを増強するために)照明を受けて実行され、所与の領域への電子流を防止するために(すなわち、メッキを防止するために)暗闇で実行される。これらの方法実施形態は、高k誘電体−金属ゲート導体のシステムの将来の寸法スケーリングならびに低コスト電着の恩恵提供を可能にする。
【0047】
特定の諸実施形態に関する上記の説明は、本発明の一般的性質を完全に明らかにするので、現在の知識を応用することにより、他の人が包括的概念を逸脱せずに様々な適用例についてこのような特定の諸実施形態を容易に変更するかまたは適合させるかあるいはその両方を行うことができ、したがって、このような適合および変更は、開示された諸実施形態の同等物の意味および範囲内で理解しなければならず、その範囲内で理解することが意図されている。本明細書で使用する語法または用語は、制限のためのものではなく、説明のためのものであることを理解されたい。したがって、諸実施形態に関して本発明を説明してきたが、当業者であれば、特許請求の範囲の精神および範囲内の変更によってこれらの諸実施形態を実施できることを認識するであろう。たとえば、上記の電気メッキ・プロセスは、幅広い柔軟性を提供し、単一金属ゲート導体(たとえば、n型またはp型の金属を含むゲート導体)、二重金属ゲート導体(たとえば、n型およびp型両方の金属を含むゲート導体)、変化する組成を有する金属合金ゲート導体などを可能にする。さらに、種々の組成を有するこれらのゲート導体は、多種多様なゲート誘電体上にスタックすることができる。
【特許請求の範囲】
【請求項1】
半導体デバイスを形成する方法であって、
第1のセクション(210)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(220)とを有するp型基板(201)を提供するステップと、
前記第1のセクション内にn型ウェル領域(202)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(211)を形成し、前記第2のセクション上に第2のゲート・スタック(212)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(251)を形成するステップと、
前記誘電体層に隣接するn型金属層(252)を形成するステップと、
前記n型金属層に隣接するポリシリコン層(253)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するように、前記ポリシリコン層、前記n型金属層、および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックから前記ポリシリコン層および前記n型金属層を除去するステップ(図6)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(273)を電気メッキするステップであって、前記基板および前記n型ウェル領域を通って前記第1のゲート・スタックへの電子流を保証するように、前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記電気メッキするステップと、
を含む方法。
【請求項2】
その制限のすべてが参照により取り入れられ、前記誘電体層(251)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項1記載の方法。
【請求項3】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記誘電体層から上に電気メッキされ、前記p型金属層が前記誘電体層に直接接触し、側壁スペーサに隣接するように、前記電気メッキするステップがシード層なしで実行される、請求項1記載の方法。
【請求項4】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(216)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(226)を形成するステップをさらに含む、請求項1記載の方法。
【請求項5】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項1記載の方法。
【請求項6】
半導体デバイスを形成する方法であって、
第1のセクション(210)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(220)とを有するp型基板(201)を提供するステップと、
前記第1のセクション内にn型ウェル領域(202)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(211)を形成し、前記第2のセクション上に第2のゲート・スタック(212)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(251)を形成するステップと、
前記誘電体層に隣接するn型金属層(252)を形成するステップと、
前記n型金属層に隣接するポリシリコン層(253)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層、前記n型金属層、および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(240)を形成するステップと、
前記第1のゲート・スタックから前記ポリシリコン層および前記n型金属層を除去するステップ(図6)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(273)を電気メッキするステップであって、前記基板および前記n型ウェル領域を通って前記第1のゲート・スタックへの電子流を保証するように、前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記電気メッキするステップと、
前記電気メッキするステップの後に、前記第1のゲート・スタックの前記側壁スペーサ間の前記p型金属層の上の空間を配線金属層(255)で充填するステップと、
を含む方法。
【請求項7】
その制限のすべてが参照により取り入れられ、前記誘電体層(251)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項6記載の方法。
【請求項8】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記誘電体層から上に電気メッキされ、前記p型金属層が前記誘電体層および前記側壁スペーサに直接接触するように、前記電気メッキするステップがシード層なしで実行される、請求項6記載の方法。
【請求項9】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(216)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(226)を形成するステップをさらに含む、請求項6記載の方法。
【請求項10】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項6記載の方法。
【請求項11】
半導体デバイスを形成する方法であって、
第1のセクション(310)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(320)とを有するp型基板(301)を提供するステップと、
前記第1のセクション内にn型ウェル領域(302)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(311)を形成し、前記第2のセクション上に第2のゲート・スタック(312)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(351)を形成するステップと、
前記誘電体層に隣接するポリシリコン層(353)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(340)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックから前記ポリシリコン層を除去するステップ(図14)と、
前記第2のゲート・スタックをマスク(381)し、前記第1のゲート・スタックの前記誘電体層上にp型金属層(373)を電気メッキするステップであって、前記基板および前記n型ウェル領域を通って前記第1のゲート・スタックへの電子流を保証するように、前記p型金属層を前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記マスクし電気メッキするステップと、
前記第1のゲート・スタックをマスクし、前記第2のゲート・スタックの前記誘電体層上にn型金属層(374)を電気メッキするステップと、
を含む方法。
【請求項12】
その制限のすべてが参照により取り入れられ、前記誘電体層(351)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項11記載の方法。
【請求項13】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記誘電体層から上に電気メッキされ、前記n型金属層がボイドおよびシームなしで前記第2のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップがシード層なしで実行される、請求項11記載の方法。
【請求項14】
その制限のすべてが参照により取り入れられ、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップの後に、前記第1のゲート・スタックの前記側壁スペーサ間の前記p型金属層の上および前記第2のゲート・スタックの前記側壁スペーサ間の前記n型金属層の上の空間を配線金属層(355)で充填するステップをさらに含む、請求項11記載の方法。
【請求項15】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(316)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(326)を形成するステップをさらに含む、請求項11記載の方法。
【請求項16】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項11記載の方法。
【請求項17】
半導体デバイスを形成する方法であって、
第1のセクション(410)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(420)とを有するn型基板(401)を提供するステップと、
前記第2のセクション内にp型ウェル領域(402)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(411)を形成し、前記第2のセクション上に第2のゲート・スタック(412)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(451)を形成するステップと、
前記誘電体層に隣接するポリシリコン層(453)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(440)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックから前記ポリシリコン層を除去するステップ(図23)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(473)を選択的に電気メッキするステップであって、前記基板を通って前記第1のゲート・スタックへの電子流を可能にし、前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を防止するように、前記p型金属層を前記選択的に電気メッキするステップが、前記基板に加えられた電流を使用して、暗闇で実行される、前記選択的に電気メッキするステップと、
前記p型金属層を前記選択的に電気メッキするステップの後に、前記第1のゲート・スタックの前記p型金属層上および前記第2のゲート・スタックの前記誘電体層上にn型金属層(474)を電気メッキするステップであって、前記基板および前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を保証するように、前記n型金属層を前記電気メッキするステップが照明を受けて実行される、前記電気メッキするステップと、
を含む方法。
【請求項18】
その制限のすべてが参照により取り入れられ、前記誘電体層(451)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項17記載の方法。
【請求項19】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記誘電体層から上に電気メッキされ、前記n型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記p型金属層および前記第2のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップがシード層なしで実行される、請求項17記載の方法。
【請求項20】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(416)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(426)を形成するステップをさらに含む、請求項17記載の方法。
【請求項21】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項17記載の方法。
【請求項22】
半導体デバイスを形成する方法であって、
第1のセクション(410)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(420)とを有するn型基板(401)を提供するステップと、
前記第2のセクション内にp型ウェル領域(402)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(411)を形成し、前記第2のセクション上に第2のゲート・スタック(412)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(451)を形成するステップと、
前記誘電体層に隣接するポリシリコン層(453)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(440)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックから前記ポリシリコン層を除去するステップ(図23)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(473)を選択的に電気メッキするステップであって、前記基板を通って前記第1のゲート・スタックへの電子流を可能にし、前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を防止するように、前記p型金属層を前記選択的に電気メッキするステップが、前記基板に加えられた電流を使用して、暗闇で実行される、前記選択的に電気メッキするステップと、
前記p型金属層を前記選択的に電気メッキするステップの後に、前記第1のゲート・スタックおよび前記第2のゲート・スタックの前記側壁スペーサ間の空間を充填するように、前記第1のゲート・スタックの前記p型金属層上および前記第2のゲート・スタックの前記誘電体層上にn型金属層(474)を電気メッキするステップであって、前記基板および前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を保証するように、前記n型金属層を前記電気メッキするステップが照明を受けて実行される、前記電気メッキするステップと、
を含む方法。
【請求項23】
その制限のすべてが参照により取り入れられ、前記誘電体層(451)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項22記載の方法。
【請求項24】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記誘電体層から上に電気メッキされ、前記n型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記p型金属層および前記第2のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップがシード層なしで実行される、請求項22記載の方法。
【請求項25】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項22記載の方法。
【請求項1】
半導体デバイスを形成する方法であって、
第1のセクション(210)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(220)とを有するp型基板(201)を提供するステップと、
前記第1のセクション内にn型ウェル領域(202)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(211)を形成し、前記第2のセクション上に第2のゲート・スタック(212)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(251)を形成するステップと、
前記誘電体層に隣接するn型金属層(252)を形成するステップと、
前記n型金属層に隣接するポリシリコン層(253)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するように、前記ポリシリコン層、前記n型金属層、および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックから前記ポリシリコン層および前記n型金属層を除去するステップ(図6)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(273)を電気メッキするステップであって、前記基板および前記n型ウェル領域を通って前記第1のゲート・スタックへの電子流を保証するように、前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記電気メッキするステップと、
を含む方法。
【請求項2】
その制限のすべてが参照により取り入れられ、前記誘電体層(251)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項1記載の方法。
【請求項3】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記誘電体層から上に電気メッキされ、前記p型金属層が前記誘電体層に直接接触し、側壁スペーサに隣接するように、前記電気メッキするステップがシード層なしで実行される、請求項1記載の方法。
【請求項4】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(216)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(226)を形成するステップをさらに含む、請求項1記載の方法。
【請求項5】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項1記載の方法。
【請求項6】
半導体デバイスを形成する方法であって、
第1のセクション(210)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(220)とを有するp型基板(201)を提供するステップと、
前記第1のセクション内にn型ウェル領域(202)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(211)を形成し、前記第2のセクション上に第2のゲート・スタック(212)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(251)を形成するステップと、
前記誘電体層に隣接するn型金属層(252)を形成するステップと、
前記n型金属層に隣接するポリシリコン層(253)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層、前記n型金属層、および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(240)を形成するステップと、
前記第1のゲート・スタックから前記ポリシリコン層および前記n型金属層を除去するステップ(図6)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(273)を電気メッキするステップであって、前記基板および前記n型ウェル領域を通って前記第1のゲート・スタックへの電子流を保証するように、前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記電気メッキするステップと、
前記電気メッキするステップの後に、前記第1のゲート・スタックの前記側壁スペーサ間の前記p型金属層の上の空間を配線金属層(255)で充填するステップと、
を含む方法。
【請求項7】
その制限のすべてが参照により取り入れられ、前記誘電体層(251)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項6記載の方法。
【請求項8】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記誘電体層から上に電気メッキされ、前記p型金属層が前記誘電体層および前記側壁スペーサに直接接触するように、前記電気メッキするステップがシード層なしで実行される、請求項6記載の方法。
【請求項9】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(216)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(226)を形成するステップをさらに含む、請求項6記載の方法。
【請求項10】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項6記載の方法。
【請求項11】
半導体デバイスを形成する方法であって、
第1のセクション(310)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(320)とを有するp型基板(301)を提供するステップと、
前記第1のセクション内にn型ウェル領域(302)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(311)を形成し、前記第2のセクション上に第2のゲート・スタック(312)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(351)を形成するステップと、
前記誘電体層に隣接するポリシリコン層(353)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(340)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックから前記ポリシリコン層を除去するステップ(図14)と、
前記第2のゲート・スタックをマスク(381)し、前記第1のゲート・スタックの前記誘電体層上にp型金属層(373)を電気メッキするステップであって、前記基板および前記n型ウェル領域を通って前記第1のゲート・スタックへの電子流を保証するように、前記p型金属層を前記電気メッキするステップが、前記基板に加えられた電流を使用して、照明を受けて実行される、前記マスクし電気メッキするステップと、
前記第1のゲート・スタックをマスクし、前記第2のゲート・スタックの前記誘電体層上にn型金属層(374)を電気メッキするステップと、
を含む方法。
【請求項12】
その制限のすべてが参照により取り入れられ、前記誘電体層(351)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項11記載の方法。
【請求項13】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記誘電体層から上に電気メッキされ、前記n型金属層がボイドおよびシームなしで前記第2のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップがシード層なしで実行される、請求項11記載の方法。
【請求項14】
その制限のすべてが参照により取り入れられ、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップの後に、前記第1のゲート・スタックの前記側壁スペーサ間の前記p型金属層の上および前記第2のゲート・スタックの前記側壁スペーサ間の前記n型金属層の上の空間を配線金属層(355)で充填するステップをさらに含む、請求項11記載の方法。
【請求項15】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(316)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(326)を形成するステップをさらに含む、請求項11記載の方法。
【請求項16】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項11記載の方法。
【請求項17】
半導体デバイスを形成する方法であって、
第1のセクション(410)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(420)とを有するn型基板(401)を提供するステップと、
前記第2のセクション内にp型ウェル領域(402)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(411)を形成し、前記第2のセクション上に第2のゲート・スタック(412)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(451)を形成するステップと、
前記誘電体層に隣接するポリシリコン層(453)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(440)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックから前記ポリシリコン層を除去するステップ(図23)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(473)を選択的に電気メッキするステップであって、前記基板を通って前記第1のゲート・スタックへの電子流を可能にし、前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を防止するように、前記p型金属層を前記選択的に電気メッキするステップが、前記基板に加えられた電流を使用して、暗闇で実行される、前記選択的に電気メッキするステップと、
前記p型金属層を前記選択的に電気メッキするステップの後に、前記第1のゲート・スタックの前記p型金属層上および前記第2のゲート・スタックの前記誘電体層上にn型金属層(474)を電気メッキするステップであって、前記基板および前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を保証するように、前記n型金属層を前記電気メッキするステップが照明を受けて実行される、前記電気メッキするステップと、
を含む方法。
【請求項18】
その制限のすべてが参照により取り入れられ、前記誘電体層(451)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項17記載の方法。
【請求項19】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記誘電体層から上に電気メッキされ、前記n型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記p型金属層および前記第2のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップがシード層なしで実行される、請求項17記載の方法。
【請求項20】
その制限のすべてが参照により取り入れられ、前記除去するステップの前に、前記第1のセクション内にp型トランジスタ用の第1のソース/ドレイン領域(416)を形成し、前記第2のセクション内にn型トランジスタ用の第2のソース/ドレイン領域(426)を形成するステップをさらに含む、請求項17記載の方法。
【請求項21】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項17記載の方法。
【請求項22】
半導体デバイスを形成する方法であって、
第1のセクション(410)と前記第1のセクションの横に隣接して位置決めされた第2のセクション(420)とを有するn型基板(401)を提供するステップと、
前記第2のセクション内にp型ウェル領域(402)を形成するステップと、
前記第1のセクション上に第1のゲート・スタック(411)を形成し、前記第2のセクション上に第2のゲート・スタック(412)を形成するステップであって、前記第1のゲート・スタックおよび前記第2のゲート・スタックを前記形成するステップが、
前記基板に隣接する誘電体層(451)を形成するステップと、
前記誘電体層に隣接するポリシリコン層(453)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックを形成するために、前記ポリシリコン層および前記誘電体層にパターン形成およびエッチングを実行するステップとを含む、前記形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックの対向する側壁に隣接する側壁スペーサ(440)を形成するステップと、
前記第1のゲート・スタックおよび前記第2のゲート・スタックから前記ポリシリコン層を除去するステップ(図23)と、
前記第1のゲート・スタックの前記誘電体層上にp型金属層(473)を選択的に電気メッキするステップであって、前記基板を通って前記第1のゲート・スタックへの電子流を可能にし、前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を防止するように、前記p型金属層を前記選択的に電気メッキするステップが、前記基板に加えられた電流を使用して、暗闇で実行される、前記選択的に電気メッキするステップと、
前記p型金属層を前記選択的に電気メッキするステップの後に、前記第1のゲート・スタックおよび前記第2のゲート・スタックの前記側壁スペーサ間の空間を充填するように、前記第1のゲート・スタックの前記p型金属層上および前記第2のゲート・スタックの前記誘電体層上にn型金属層(474)を電気メッキするステップであって、前記基板および前記p型ウェル領域を通って前記第2のゲート・スタックへの電子流を保証するように、前記n型金属層を前記電気メッキするステップが照明を受けて実行される、前記電気メッキするステップと、
を含む方法。
【請求項23】
その制限のすべてが参照により取り入れられ、前記誘電体層(451)が高k誘電体層を含むように前記第1のゲート・スタックおよび前記第2のゲート・スタックが形成される、請求項22記載の方法。
【請求項24】
その制限のすべてが参照により取り入れられ、前記p型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記誘電体層から上に電気メッキされ、前記n型金属層がボイドおよびシームなしで前記第1のゲート・スタックの前記p型金属層および前記第2のゲート・スタックの前記誘電体層から上に電気メッキされるように、前記p型金属層を前記電気メッキするステップおよび前記n型金属層を前記電気メッキするステップがシード層なしで実行される、請求項22記載の方法。
【請求項25】
その制限のすべてが参照により取り入れられ、前記第1のゲート・スタックおよび前記第2のゲート・スタックが、1から少なくとも5の幅対高さの比で形成される、請求項22記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【公表番号】特表2011−509523(P2011−509523A)
【公表日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願番号】特願2010−541485(P2010−541485)
【出願日】平成20年12月22日(2008.12.22)
【国際出願番号】PCT/US2008/087902
【国際公開番号】WO2009/086247
【国際公開日】平成21年7月9日(2009.7.9)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公表日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願日】平成20年12月22日(2008.12.22)
【国際出願番号】PCT/US2008/087902
【国際公開番号】WO2009/086247
【国際公開日】平成21年7月9日(2009.7.9)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]