【課題】出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能な電界効果トランジスタを提供する。
【解決手段】化合物半導体基板１１に形成される動作領域１２、動作領域１２上に形成されるゲート電極１３と、動作領域１２上にゲート電極１３を挟んで交互に形成されるソース電極１４及びドレイン電極１５と、外部回路と接続されるためのボンディングパッド１８、１９と、ソース電極１４又はドレイン電極１５と接続される電極接続部２０ａと、ボンディングパッド１８、１９と接続されるパッド接続部２０ｂと、電極接続部２０ａ及びパッド接続部２０ｂ間を接続する空中配線部２０ｃを有するエアブリッジ２０を備え、夫々エアブリッジ２０の幅方向の断面において、電極接続部２０ａの断面積が、空中配線部２０ｃの断面積以下及び／又は電極接続部の幅が、空中配線部の幅より狭いことを特徴とする。 （もっと読む）

【課題】本発明は、様々なトランジスタタイプの金属ゲート電極の実効仕事関数及び閾値電圧を、簡便で、再生可能でまた効率的な方法で制御することができるＭＯＳＦＥＴデバイスを製造する方法を提供すること。
【解決手段】本発明は、ＭＯＳＦＥＴ、ＦｉｎＦＥＴ、若しくはメモリーデバイスにおけるゲートを作製するにあたり、半導体基板上に、(予め)決定された移動度、リーク、及び／又はＥＯＴ(酸化膜換算膜厚)の仕様を満たす誘電体材料からなる少なくとも一層を成長させ、
上記ゲート電極を形成する前に、上記少なくとも一層の誘電体層とゲート電極との間の界面に、ランタンハフニウム酸化物材料を含む若しくはこれからなる、好ましくはＬａ_２Ｈｆ_２Ｏ_７からなる界面層を成長させ、上記界面層に接触する誘電体材料からなる少なくとも一層を、上記界面層材料と相違させることを特徴とする。
金属ゲート電極、ゲート誘電体及び界面層を備える新たなＭＯＳＦＥＴを開示している。その製造方法、及びその応用も提供する。 （もっと読む）

基板（１０）上に位置するスタック（３０）。スタックは、誘電体層（１６）と金属層（２６）との間に層（２４）を有する。その層は、ハロゲン及び金属を含む。一実施形態において、ハロゲンはフッ素である。一実施形態において、スタックは、トランジスタ用の制御電極スタックである。一例において、制御電極スタックは、ＭＯＳＦＥＴ用のゲートスタックである。一例において、層はフッ化アルミニウムを含む。
（もっと読む）

【課題】従来のリソグラフィ技法を用いて可能であるものより高い密度で、アレイを形成すること。
【解決手段】たとえばコンタクトホールを形成する方法では、まず第１ハードマスク層１２の上に最終間隔の２倍の間隔でスタッド１３のアレイを形成する。次に第２犠牲ハードマスク１４をコンフォーマルに堆積し、最終アレイ配置にするために上記のスタッド１３の各グループ間の中央部に方向性エッチングによる穴を交互配置する。さらに上記のスタッド１３を除去する。その結果最初のスタッド１３の２倍の密度の穴のアレイが得られる。最後に第１ハードマスク層１２はエッチングされたコンフォーマルコーティング１４’を介してエッチングされ所望の密度でアパーチャのアレイを有することができる。また、この方法を繰り返して、さらに高い密度でアレイを作成することができる。 （もっと読む）

２重ゲートＦｉｎＦＥＴおよびその製造方法を提供する。ＦｉｎＦＥＴは、フィン（２０）の各側面に隣接して第１および第２ゲート（７２、７４）を有し、第１ゲートのフィンに対面する少なくとも一部分を多結晶シリコンによって形成し、第２ゲートのフィンに対面する少なくとも一部分を金属シリサイド化合物によって形成する。２個のゲートの異なった組成は、それぞれ異なった動作機能を提供し、短チャンネル効果を減少させる。
（もっと読む）

ゲート酸化物層（１２）とメタルゲート電極（６０）との間に保護層（７０）を形成することによって、リプレースメントゲートトランジスタに対してリーク電流を抑えた実効的なゲート酸化膜厚を得ることができ、これにより、応力を減らすことができる。実施形態においては、金属ゲート電極（６０）から保護層を通じてゲート酸化物層（１２）に向かうに従って濃度が低下する金属炭化物を含む非晶質炭素層（７０）の保護層が形成される。方法の実施形態では、リムーバブルゲートを除去するステップ、ゲート酸化物層へ非晶質炭素層を蒸着するステップ、メタルゲート電極（６０）を形成するステップ、を含み、さらにその後、メタルゲートからの金属を非晶質炭素層に拡散して金属炭化物を形成するように、高温に加熱するステップ、を含む。さらに、一実施形態では、高誘電定数を有するゲート酸化物層（８２）と、金属ゲート電極（１００）と基板（１０）との界面において高濃度のシリコンと、を含むメタルゲートトランジスタが含まれる。
（もっと読む）

【課題】絶縁膜のリーク電流の低減、誘電率の向上を図る半導体装置の製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置の製造方法は、半導体基板（１１）上にＣＶＤ法にて酸化物絶縁膜（２０）を形成する際に、前記酸化物絶縁膜の原料ガスとＨ_２とを同時に前記半導体基板に供給する。 （もっと読む）

【課題】絶縁性の基板２０上に少なくとも下部電極２１、ゲート絶縁膜２２、上部電極２３、半導体膜２４を積層させた薄膜トランジスタの製造方法において、薄膜トランジスタにおける電極の微細パターンを形成し、且つゲート電極とソース・ドレイン電極の重なりを無くすことにより高速動作を可能であって、且つ電極の厚さを薄くすることが可能な薄膜トランジスタの製造方法を提供する。
【解決手段】電極材料１４を予め基材と異なるベースフィルム１１上に形成した転写フィルム１０とし、前記基板２０上若しくは前記基板上に形成された半導体膜上に所定のパターンにて下部電極を前記転写フィルムから転写し、前記基板と転写フィルムとを再アライメントが可能なように剥離し、ゲート絶縁膜形成後に前記再アライメントが可能なように剥離した転写フィルムを基板上に密着させ、上部電極を転写することを特徴とする。 （もっと読む）

【課題】生産工程が単純化された薄膜トランジスタ及びそれを用いた液晶表示装置
【解決手段】絶縁基板１１上の光透過型感光性樹脂１２の開口部に形成されたゲート電極１３と、光透過型感光性樹脂及びゲート電極上に形成されたゲート絶縁膜１４と、
ゲート絶縁膜の一部の上に形成された半導体層１５、オーミックコンタクト層１６及び保護膜１７と、ゲート絶縁膜、半導体層、オーミックコンタクト層及び保護膜上の光透過型感光性樹脂１８の２つの開口部に形成されたソース・ドレイン電極１９とを備え、前記ゲート電極及びソース・ドレイン電極が、金属微粒子を含有するインクを用いたインクジェット塗布により形成された電極であることを特徴とする薄膜トランジスタ （もっと読む）

半導体素子（１０）を形成する方法では、一の表面を有する基板（２０）を設け、絶縁層（２２）を基板（２０）の表面の上に形成し、第１パターニング済み導電層（３０）を絶縁層（２２）の上に形成し、第２パターニング済み導電層（３２）を第１パターニング済み導電層（３０）の上に形成し、パターニング済み非絶縁層（３４）を第２パターニング済み導電層（３２）の上に形成し、そして第１及び第２パターニング済み導電層（３０，３２）の一部分を選択的に除去して、半導体素子（１０）の切り欠き制御電極を形成する。
（もっと読む）

本発明はドナー基板からレシーバ基板に材料のパターンを積層によって転写する方法である。転写された材料のパターンは、積層の際にドナーとレシーバとの間に挿入されたマスクの開口によって画定される。この技法は可撓性ポリマーレシーバ基板に適合しており、可撓性表示装置用の薄膜トランジスタを作製するのに有用である。

（もっと読む）