【課題】ショットキーバリア量子井戸のトンネルトランジスタを提供する。
【解決手段】素子構造は、一つ或は複数の導電ベースリージョン３３、第一半導体バリアーリージョン、第二半導体バリアーリージョン、導電エミッタリージョン３１、導電コレクタリージョン３５などを含み、第一半導体バリアーリージョン或は第二半導体バリアーリージョンのサイズは１００Åより小く、第一ショットキーバリアの接合を第一半導体バリアーリージョンと導電ベースリージョンのインターフェイスで生じ、第二ショットキーバリアの接合を第二半導体バリアーリージョンと導電ベースリージョンのインターフェイスで生じ、第三ショットキーバリアの接合を導電エミッタリージョンと第一半導体バリアーリージョンのインターフェイスで生じ、第四ショットキーバリアの接合を導電コレクタリージョンと第二半導体バリアーリージョンのインターフェイスで生じる。 （もっと読む）

【課題】ショットキー障壁の高さおよび幅を容易に制御でき、短チャネル効果を効果的に抑制できる半導体装置を提供する。
【解決手段】シリコン基板１と接してショットキー接合を形成するソース領域１０,ドレイン領域１１と、上記シリコン基板１とソース領域１０との境界が露出する部分およびシリコン基板１とドレイン領域１１との境界が露出する部分を被覆するように設けられた絶縁層を備える。上記絶縁層は、シリコン基板１とソース領域１０との境界およびシリコン基板１とドレイン領域１１との境界を跨ぐように、シリコン基板１とソース領域１０に接すると共にシリコン基板１とドレイン領域１１に接する固定電荷を含む領域８を有する。上記固定電荷は、熱平衡状態において荷電している。 （もっと読む）

【課題】熱的安定性がある一方、密着性が悪くならない程度の仕事関数を有する金属膜または金属化合物よりなる膜をゲート電極として使用した場合に、しきい値電圧を低く抑制できる半導体装置を提供する。
【解決手段】ｎ型ＭＩＳ素子とｐ型ＭＩＳ素子を備えるＣＭＩＳ素子において、ｎ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上にケイ窒化タンタル膜よりなるゲート電極１０を形成する。一方、ｐ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上に、酸化アルミニウム膜よりなるしきい値調整膜７を形成する。そして、このしきい値調整膜７上に、ケイ窒化タンタル膜よりなるゲート電極１１を形成する。 （もっと読む）

【課題】良好な形状のｓｉｎｇｌｅ ｍｅｔａｌ／ｄｕａｌ ｈｉｇｈ−ｋ構造を形成し、ｎＭＯＳ、ｐＭＯＳそれぞれに適したフラットバンド電圧を得ることができる半導体装置を得ること。
【解決手段】本発明の一実施形態における半導体装置１００は、第１導電型のＭＯＳＦＥＴ１０と、第２導電型のＭＯＳＦＥＴ２０を有する。第１および第２導電型のＭＯＳＦＥＴ１０，２０は、半導体基板１上に形成された第１の絶縁膜２と、第１の絶縁膜２上に形成され、第１の絶縁膜２よりも誘電率の高い絶縁材料からなる第２の絶縁膜４と、第２の絶縁膜４上に形成され、第２の絶縁膜４に拡散して仕事関数を制御する材料を含むメタル層５を下層に有するゲート電極７と、を備える。また、第２導電型のＭＯＳＦＥＴ２０は、第１の絶縁膜２と第２の絶縁膜４との間に形成され、仕事関数を制御する材料が第１の絶縁膜２界面に拡散するのを防止する拡散防止膜３をさらに備える。 （もっと読む）

【課題】エレクトロマイグレイション耐性の高いエアブリッジ配線を具備した半導体装置及びその製造方法を提供すること。
【解決手段】第１の配線と、第１の配線から空間によって隔てられた状態で、前記第１の配線の上を横切る第２の配線と、前記第１及び第２の配線に接続された半導体素子を具備し、前記第２の配線は、下から順に、タンタル層、タンタルナイトライド層、及び金層が積層されて形成されていること。 （もっと読む）

有機ケイ酸塩ガラス（ＯＳＧ）を絶縁体材料として用いて薄層トランジスタが製造される。有機ケイ酸塩ガラスは、シロキサンと酸素からプラズマ化学気相成長法によって被着されたＳｉＯ_２−シリコーンハイブリッド材料であってよい。これらのハイブリッド材料は、ゲート誘電体として、サビング層としておよび／またはバックチャネル不動態化層として利用されてよい。トランジスタは、従来のあらゆるＴＦＴ幾何形状で製造されてよい。
（もっと読む）

本発明の実施形態は、概して、ＴＦＴ及びそれらを製造するための方法を含む。ＴＦＴのゲート誘電体層は、ＴＦＴの閾値電圧に影響を与えることができる。アクティブチャネル材料を堆積する前にゲート誘電体層を処理することによって、閾値電圧を改善することができる。ゲート誘電体を処理する１つの方法は、Ｎ_２Ｏガスにゲート誘電体層を曝露することを含む。ゲート誘電体を処理する別の方法は、Ｎ_２Ｏプラズマにゲート誘電体層を曝露することを含む。シリコンベースのＴＦＴ用にはゲート誘電体として実用的ではないが、酸化珪素も金属酸化物ＴＦＴで使用すると、閾値電圧を改善することができる。ゲート誘電体を処理する、及び／又は、酸化珪素を使用することによって、ＴＦＴの閾値電圧を改善することができる。
（もっと読む）

【課題】高誘電率絶縁膜を含むゲート絶縁膜を備えた電界効果型トランジスタにおいてゲート絶縁膜におけるゲート電極の端部下に位置する部分の厚膜化を試みると、高誘電率絶縁膜が結晶化し、ゲートトンネルリーク電流の発生を抑制出来ない場合があった。
【解決手段】半導体装置では、半導体基板１上にはゲート絶縁膜２が形成され、ゲート絶縁膜２上にはゲート電極３が形成されている。ゲート絶縁膜２では、ゲート絶縁膜２におけるゲート電極３の両端部下に位置する厚膜部分２ａの膜厚は、ゲート絶縁膜２におけるゲート電極３の中央部下に位置する中央部分２ｂの膜厚よりも厚い。 （もっと読む）

【課題】ゲート電極の周囲に形成される空洞と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現する。
【解決手段】半導体装置を、ゲート電極３と、高さが低い部分６Ａと高さが高い部分６Ｂとを有する階段状の空間６をゲート電極３の周囲に有する保護膜４と、高さが低い部分６Ａに接するように保護膜４に形成されたホール５とを備えるものとする。 （もっと読む）

【課題】半導体装置表面に堆積された犠牲層を短時間に除去することができ、製造歩留りの向上する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、ゲート電極１、ドレイン電極２およびソース電極３を被覆し、半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０と、ドレイン電極２およびソース電極３の上方の第１のキャップ層７の位置に形成された複数の開口部１２と、開口部１２を第２のキャップ層１０により封止する封止部１２Ａとを有し、開口部１２を介して酸素プラズマを供給して犠牲層６をアッシング除去する半導体装置およびその製造方法。 （もっと読む）

【課題】ＤＭＯＳトランジスタのオン抵抗を低減するとともに、静電破壊強度の劣化を防止する。
【解決手段】ＤＭＯＳトランジスタのソース層５の端部は、ゲート電極７の内側のコーナー部７Ａから後退して配置されている。また、ソース層５上のシリサイド層１１をソース層５の端部から外に延在させないようにした。即ち、ソース層５の表面にはシリサイド層１１を形成するが、ソース層５とゲート電極７の内側のコーナー部７Ａの間に露出したボディ層４の表面については、シリサイド層１１を形成していない。これにより、電流集中が無くなり、電流はＤＭＯＳトランジスタの全体にほぼ均一に流れるようになるため、静電破壊強度を向上させることができる。 （もっと読む）

【課題】プロセス条件で与えられるストレス以上に大きなストレスを薄膜に与えることが可能な高ストレス薄膜の成膜方法を提供すること。
【解決手段】水素を含む成膜原料ガスをチャンバー内に供給し、水素が取り込まれた薄膜を半導体基板上に成膜する工程（ステップ１）と、薄膜から水素を離脱させる物質を含む水素離脱ガスを前記チャンバーにパルス的に供給しながら薄膜から水素を離脱させる工程（ステップ２、ステップ１１及び１２）と、を具備する。 （もっと読む）

【課題】半導体と金属との界面において、接合する金属の実効仕事関数を最適化した半導体装置を提供することを可能にする。
【解決手段】半導体膜４ａと、半導体膜上に形成された酸化膜６ｂと、酸化膜上に形成された金属膜１２ａとを備え、酸化膜がＨｆ酸化膜或いはＺｒ酸化膜であって、酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｎｂ、Ｍｏ、Ｔｃ、Ｗ、Ｒｅから選ばれた少なくとも一つの元素が添加されている。 （もっと読む）

【課題】 ゲート絶縁膜にＨｆを含むＭＯＳトランジスタの特性のばらつきを抑制するために、Ｈｆ密度の面内ばらつきを少なくすることが必要である。
【解決手段】 半導体基板上に、熱酸化により酸化シリコンまたは酸窒化シリコンを含む絶縁膜(40)を形成する。絶縁膜の上にＨｆを含むガス(45)を供給して、絶縁膜の上にＨｆ原子(41)を堆積させる。Ｈｆ原子が堆積している絶縁膜を、酸素雰囲気中(46)で熱処理する。酸素雰囲気中で熱処理した後、絶縁膜の上に、ゲート電極(50P,50N)を形成する。ゲート電極の両側に、ソース領域及びドレイン領域(52P,52N)を形成する。 （もっと読む）

【課題】 占有面積を拡大することなく特性バラツキの抑制を可能にする半導体装置及びその製造方法を提供する。
【解決手段】 低濃度Ｐ型の半導体基板１の上層にゲート酸化膜３を形成した後、ゲート酸化膜３上層にＰ型のゲート電極４を形成する。その後、ゲート酸化膜３及びゲート電極４をマスクとしてＮ型の不純物イオンを注入することで、Ｎ型のソース・ドレイン拡散領域６を複数離間形成する。その後、半導体基板１及びゲート電極４の上層に層間絶縁膜７を形成した後、各ソース・ドレイン拡散領域６及びゲート電極４夫々との電気的接続を確保する複数のコンタクトプラグ８を形成する。その後、所望の閾値電圧となるよう、コンタクトプラグ８を介してソース・ドレイン拡散領域６とゲート電極４の間に所定の高電圧を印加してゲート酸化膜３内に正電荷を注入する。 （もっと読む）

【課題】ｎチャネル型ＭＯＳＦＥＴの特性を劣化させることなく、ｐチャネル型ＭＯＳＦＥＴの閾値電圧を低減した相補型半導体装置する。
【解決手段】相補型半導体装置の製造方法が、シリコン基板を準備する工程と、ゲート絶縁膜を形成する工程と、ゲート絶縁膜を覆うようにＡｌ含有膜を形成する工程と、ｎチャネル型ＭＯＳＦＥＴ形成領域の上のＡｌ含有膜を、過酸化水素水を用いて選択的に除去する工程と、シリコン基板の上にゲート導電層を形成する工程と、ゲート絶縁膜、Ａｌ含有膜、およびゲート導電層をエッチングして、ゲート絶縁膜、Ａｌ含有膜、およびゲート導電層を含むｐチャネル型ＭＯＳＦＥＴのゲート電極と、ゲート絶縁膜、およびゲート導電層を含むｎチャネル型ＭＯＳＦＥＴのゲート電極とを形成する工程と、ｐチャネル型ＭＯＳＦＥＴのゲート電極において、Ａｌ含有膜のＡｌ元素をゲート絶縁膜中に拡散させる工程とを含む。 （もっと読む）

【課題】フィールドプレート構造により逆方向耐電圧の向上したショットキーバリアダイオードを提供する。
【解決手段】このショットキーバリアダイオード１は、ＧａＮ自立基板２の表面２ａ上に形成された、ＧａＮエピタキシャル層３を備える。また、ＧａＮエピタキシャル層３の表面３ａ上に形成され、開口部が形成されている絶縁層４を備える。絶縁層４中の水素濃度は、３．８×１０²²ｃｍ^-3未満である。また、電極５を備える。電極５は、開口部の内部に、ＧａＮエピタキシャル層３に接触するように形成されたショットキー電極と、ショットキー電極に接続するとともに、絶縁層４に重なるように形成された、フィールドプレート電極とによって、構成されている。 （もっと読む）

【課題】本発明の課題は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供することである。
【解決手段】本発明の半導体装置の製造方法は、ゲート電極２１ａの周囲を昇華性を有する材料としての塩化アルミニウム膜２２ａからなる犠牲膜で被覆し、その犠牲膜の周囲を外殻層としてのＳｉＮ膜２３で被覆し、外殻層に設けた開口部２４を通して犠牲膜をその昇華温度以上に加熱し除去して、ゲート電極２１ａの周囲に空間部２５を形成する。 （もっと読む）

【課題】ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を実現する。
【解決手段】ｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０とを有する半導体装置において、ｎチャネル型電界効果トランジスタ１０のゲート電極１５を覆う応力制御膜１９には、膜応力が引張応力側の膜を用いる。ｐチャネル型電界効果トランジスタ３０のゲート電極３５を覆う応力制御膜３９には、膜応力が、ｎチャネル型トランジスタ１０の応力制御膜１９より、圧縮応力側の膜を用いることにより、ｎチャネル型、ｐチャネル型トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】本発明は、半導体材料と金属の合金から形成され、合金の仕事関数を変調させる仕事関数変調元素を含む完全にシリサイド化されたゲート電極（４）と、完全にシリサイド化されたゲート電極（４）に接触した誘電体（３）とを含む半導体装置（１）を提供する。完全にシリサイド化された電極と直接接触する誘電体（３）の少なくとも一部は、仕事関数変調元素が誘電体（３）中に注入され、および／または誘電体（３）に向かって拡散するのを実質的に防止するストップ金属を含む。本発明は、また、そのような半導体装置（１）を形成する方法を提供する。 （もっと読む）