半導体装置、キャパシタ、および電界効果トランジスタ
【課題】半導体と金属との界面において、接合する金属の実効仕事関数を最適化した半導体装置を提供することを可能にする。
【解決手段】半導体膜4aと、半導体膜上に形成された酸化膜6bと、酸化膜上に形成された金属膜12aとを備え、酸化膜がHf酸化膜或いはZr酸化膜であって、酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されている。
【解決手段】半導体膜4aと、半導体膜上に形成された酸化膜6bと、酸化膜上に形成された金属膜12aとを備え、酸化膜がHf酸化膜或いはZr酸化膜であって、酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、キャパシタ、および電界効果トランジスタに関する。
【背景技術】
【0002】
MISFET(metal insulator semiconductor field effect transistor)の消費電力の大きな部分は、ソース/ドレインと金属との接触抵抗により発生している。これは、半導体と金属との界面において、ショットキー障壁が発生し、その障壁が電気抵抗となるためである。近年、MISFETの消費電力の中に占める、この接触抵抗の割合が急増しており、接触抵抗の低減が求められている。
【0003】
この問題を解決するために、Si基板と、このSi基板上に形成された金属に対し、その界面に薄膜絶縁膜を挟むことにより、Siと金属との相互作用を低下させ、ショットキー障壁を低下させる試みがなされている(例えば、特許文献1参照)。この場合、ショットキー障壁による抵抗は低下するが、キャリアを、上記薄膜絶縁膜中をトンネルさせることになるので、トンネル障壁が新たな抵抗となる。
【0004】
界面の薄膜絶縁膜により、MIGS(metal induced gap states)によるピン止めが解消されたとしても、新たにトンネル障壁による抵抗が加わるので、低接触抵抗の実現には限界がある。また、金属の仕事関数は、金属により決まるので、自由に仕事関数を制御できるわけではない。
【0005】
同様に、Ge基板と、このGe基板上に形成された金属に対し、その界面に薄膜絶縁膜を挟むことにより、Geと金属との相互作用を低下させ、ショットキー障壁を低下させる試みがなされている(例えば、非特許文献1参照)。この薄膜絶縁膜により、MIGS(metal induced gap states)によるピン止め位置を変えることに成功している。しかし、実効仕事関数として、4.0eVの目標値に対し、4.2eVまでにしか調整が出来ず、不十分である。また、この場合も、ショットキー障壁による抵抗は低下するが、キャリア電子が上記薄膜絶縁膜をトンネルすることになるので、トンネル障壁が新たな抵抗となる。したがって、この非特許文献1に記載の技術も、ピン止め位置を変えることができても、仕事関数を自由に調整することができず、最適な仕事関数は得られていない。また、ショットキー障壁を低下させているが、新たにトンネル障壁による抵抗が加わるので、低接触抵抗の実現には限界がある。
【特許文献1】特開2006−100387号公報
【非特許文献1】T. Nishimura et.al.,Ext. Abst. International symposium on control of semiconductor interface 2007 p67-68.
【発明の開示】
【発明が解決しようとする課題】
【0006】
前述した特許文献1、非特許文献1に開示される技術では、半導体/薄膜絶縁膜/金属という積層構造を有する。この場合、ショットキー障壁を低くすることができるが、界面に高い障壁をもつトンネル障壁が新たに発生することになる。問題は、大きく分けて二つである。
【0007】
第一の問題は、半導体と金属との接合効果は、完全にはなくならず、ピン止め位置がずれる点である。この場合、最適な仕事関数位置にずれるとは限らない。例えば、特許文献1に示されているように、n型Geと金属の界面に酸化膜を挿入した場合には、4.2eV程度の実効仕事関数を得ている。本来であれば、4.0eV以下、更に小さく3.9eV以下が理想であるが、この方法では4.2eVに固定されてしまう。この値は、挿入する酸化膜の膜厚を変えても、金属を変えても大きな変化はないので、改善法がない。
【0008】
第二の問題は、薄膜を挿入するので、この薄膜は電子をトンネルして電流が通ることになる点である。トンネル障壁が新たな抵抗として発生するので、消費電力が増大する。出来る限り薄膜化するとしても、薄過ぎると、ピン止めをずらす効果が薄れてしまう。
【0009】
つまり、次世代以降の低消費電力MOSFETなどの半導体装置においては、実効仕事関数を最適化でき、かつ、新たな抵抗の発生を極力抑えることの出来る、別の技術が必要である。
【0010】
本発明は、上記事情を考慮してなされたものであって、半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化した半導体装置、キャパシタ、および電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明の第1の態様による半導体装置は、半導体膜と、前記半導体膜上に形成された酸化膜と、前記酸化膜上に形成された金属膜とを備え、前記酸化膜がHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とする。
【0012】
また、本発明の第2の態様によるキャパシタは、第1金属膜と、前記第1金属膜上に形成された第1酸化膜と、前記第1酸化膜上に形成された誘電体膜と、前記誘電体膜上に形成された第2酸化膜と、前記第2酸化膜上に形成された第2金属膜と、を備え、前記第1および第2酸化膜はHf酸化膜或いはZr酸化膜であって、前記第1および第2酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とする。
【0013】
また、本発明の第3の態様による電界効果トランジスタは、半導体基板と、前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース/ドレイン領域上にそれぞれ形成された酸化膜と、前記酸化膜上に形成された金属のソース/ドレイン電極と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【0014】
また、本発明の第4の態様による電界効果トランジスタは、半導体基板と、前記半導体基板に、離間して形成された金属のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【0015】
また、本発明の第5の態様による半導体装置は、半導体基板と、前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、前記第1絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成された第2絶縁膜と、前記第2絶縁膜上に形成された制御電極と、前記ソース/ドレイン領域上に形成された酸化膜と、前記酸化膜上に形成された金属のソース/ドレイン電極と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【0016】
また、本発明の第6の態様による半導体装置は、半導体基板と、前記半導体基板に離間して形成された金属のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、前記第1絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成された第2絶縁膜と、前記第2絶縁膜上に形成された制御電極と、前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【発明の効果】
【0017】
本発明によれば、半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化した半導体装置、キャパシタ、および電界効果トランジスタを提供することができる。
【発明を実施するための最良の形態】
【0018】
本発明の一実施形態について図面を参照して詳細に説明する。
【0019】
まず、本発明の一実施形態の概要を、従来の技術と比較することにより説明する。主に、MIS(metal insulator semiconductor)型トランジスタのソース/ドレイン領域とそこに接続する金属電極(以下、ソース/ドレイン金属電極とも云う)との接合の低抵抗化に関する技術について説明する。
【0020】
半導体と金属との界面の一般的な特性を図1に示し、特許文献1または非特許文献1に記載されている技術を図2に示し、本発明の一実施形態による技術を図3に示す。
【0021】
まず、図1に示すように、半導体と金属との界面にはショットキー障壁が出現する。金属の種類、半導体のドーパントの種類や濃度を調整することで、このショットキー障壁の高さおよび厚みを調整する方法が考えられている。この方法は有効ではあるが、障壁をゼロ(即ちオーミック接合)にすることは、非常に困難である。或いは、逆に、障壁を高くすることも困難である。この接合の代表例が、半導体Si(或いはGeでも同じ)からなるソース/ドレイン領域とソース/ドレイン接続金属との接合であり、この時大きなショットキー障壁が残ってしまい、自由に制御出来ないという問題がある。現在、障壁の高さまたは障壁の厚みなどを自由に制御する技術が求められている。
【0022】
図2に示すように、特許文献1または非特許文献1には、界面に薄い酸化膜を挟む方法が示されている。この方法においては、障壁位置が金属種によらずに固定されてしまう(ピン止めされてしまう)が、このピン止めは、半導体のバルクの効果と考えられる。界面に薄い酸化膜を挟むと、ピン止めの位置をずらすことが出来る。界面に薄い酸化膜を挟むことにより、半導体のバルク効果を金属側に伝わり難くすることが出来ので、ピン止め位置がずれる結果となる。しかし、非特許文献1に示されるように、この方法では、ピン止め位置を自由に動かすことは出来ない。つまり、最適な障壁を自由につくることは出来ていない。更に、界面に設けた薄い酸化膜は、電子やホールにとって、新たな障壁となる。これは、新たな電気抵抗(トンネル抵抗)であり、新たな消費電力増大の源となる。
【0023】
これに対して本発明の一実施形態による技術は、図3に示すように、半導体と金属の間に酸化物からなる薄膜(酸化膜)を挿入し、この酸化膜に第一の添加物を導入して、エネルギーギャップ中に状態を作りだし、更に、第二の添加物を導入してギャップ中の状態のエネルギー位置を所望の位置に移動させる。そして、このギャップ中の状態に、接合する金属のフェルミエネルギー(仕事関数)をピン止めする、という技術である(図4(a)、4(b))。このピン止めは、人為的に設計した界面状態(ギャップ中の状態のエネルギー位置など)によって発現するものである。この界面状態の作り方から分かるように、仕事関数は所望の値に自由に制御できる。これが本発明の一実施形態による技術の第一の特徴である。この意味で、添加物が添加された上記酸化膜を以下、界面制御酸化膜ともいう。
【0024】
電子やホールは、界面制御酸化膜のギャップ中の準位を介して通過することになる。このギャップ中の準位は、ある程度の状態数を持った狭いバンドであるので、狭いバンドでの伝導(或いは短いレンジに受け入れ先のあるホッピング伝導)である。つまり、ギャップ中の準位同士の波動関数の重なりを使ったホッピング電流が流れることになる。非特許文献1または特許文献1に記載の酸化膜の挿入により生じていた、新たな、そして大きなトンネル抵抗は、本発明の一実施形態による技術では出現しない。
【0025】
本発明の一実施形態において、界面制御酸化膜を通過するキャリアの、新たな障壁は、ホッピング抵抗(バンド抵抗)となる。図2に示すトンネル抵抗に比較すれば、キャリア障壁は桁違いに小さく、ほぼゼロであり、新たな障壁は発生しないと考えてよい。この点が第二の特徴である。
【0026】
ここで補足として、トンネル抵抗とホッピング抵抗との違いを説明する。トンネル抵抗は、酸化膜の両側(半導体側と金属側)にある状態の波動関数の重なりによるキャリアの酸化膜の通過(トンネル)を記述するものである。それに対しホッピング抵抗は、酸化膜の内部にある状態(ギャップ中状態)の波動関数の重なりによるキャリアの酸化膜の通過(ホッピング)を記述するものである。キャップ中状態が大きな重なりを持つと、バンドを形成することになり、バンド伝導となる。バンド伝導となったときの抵抗をバンド抵抗と呼ぶことにする。本明細書中では、バンド伝導はホッピング伝導の一形態と考える。
【0027】
次に、界面制御酸化膜による、仕事関数制御について、簡単に説明する。図4(a)、4(b)には、界面状態によるフェルミ準位ピニング(フェルミ準位ピン止め)の様子が示されている。絶縁体と金属との界面に界面状態があると、界面状態と接触金属との間で電子を出し入れして、金属の仕事関数が界面状態のある位置にまで引き寄せられる。この現象は(界面状態による)フェルミ準位ピニングと呼ばれている。図4(a)、4(b)の金属Aの場合、金属側から電子が界面状態に流入し、金属Aのエネルギー準位が低下する。その結果、金属Aの実効仕事関数が大きくなる。金属Bの場合は、逆で、界面状態から金属B側へ電子が移動し、金属Bのエネルギー準位が上昇する。その結果、金属Bの実効仕事関数が小さくなる。結果として、図4(b)に示すように、実効仕事関数が、金属に依存せずに、界面状態のエネルギー位置によって決定されることになる。本発明の一実施形態では、この界面状態を界面制御酸化膜中に人工的に作り出し、更に界面状態のエネルギー準位を調整することにより、実効仕事関数を最適化している。これを、図5を参照して説明する。図5は、HfO2ベースの酸化物電極のエネルギーバンドを示す。図5の横軸は状態密度を示し、縦軸はエネルギーを示す。図5に示すように、第1金属Hf(或いはZr)の酸化物であるHfO2中(あるいはZrO2中)にV価からVII価までの高価数物質(第1金属よりも高価数である第2金属)を第一の添加物として導入すると、ギャップ中に状態を作成することが可能である。更に、後に説明するように、第二の添加物を導入することでギャップ中状態のエネルギー位置を変化させることが可能である。つまり、高価数物質(第一の添加物)と、第二の添加物を人工的に制御すれば、所望の仕事関数を持った酸化膜を作成することが出来る。図5には、Siのギャップ位置が記されている。
【0028】
図6は、Si基板、或いはGe基板と界面制御酸化膜との積層構造の有する、ハンドラインナップ(band lineup)である。例えば、界面制御酸化膜としてWが添加されたHfO2を用いることで、仕事関数にして、3.9eVのエネルギー位置にギャップ中の状態を作りだすことが可能であることを示している。なお、図6に示すように、Siの伝導帯(CB)の下端は4.05eVであり、Geの伝導帯の下端は4.00eVである。更に、Wと窒素(N)とを両方添加したHfO2を用いれば、窒素量に応じて、Ge基板上に形成される界面制御酸化膜の場合には4.66eV(p型Geの価電子帯の上端に相当)以上、Si基板上に形成される界面制御酸化膜の場合には5.17eV(p型Siの価電子帯の上端に相当)以上の位置にギャップ中の状態を作り出す、すなわち仕事関数を調整することが可能となる。
【0029】
半導体のソース/ドレイン領域とソース/ドレイン金属電極との接続
次に、上記界面制御酸化膜を半導体のソース/ドレイン領域とソース/ドレイン金属電極との間の設ける場合について説明する。
【0030】
nMISFET
Siの伝導帯(CB)の底(下端)よりも小さな仕事関数を持った酸化膜を作成することが出来れば、それをn型Siと金属電極との間に挿入することで、界面のショットキー障壁をゼロにすることが出来る。即ち、オーミックな接続が実現する。仕事関数に直して、4.05eV以下となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものをソース/ドレイン金属電極(の一部)として扱うことも可能である。このようにして、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接触抵抗を大幅に低下させた、即ちオーミックな接続を実現した、nMISFETが作成できる。
【0031】
このようにして形成したnMISFETを図7(a)、7(b)に示す。このnMISFETは、p型シリコン基板2にチャネル領域5を挟んで形成されたn型エクステンション領域3a、3bと、このエクステンション領域3a、3bよりも接合が深いn型の不純物領域4a、4bと、を備えている。エクステンション領域3aと、不純物領域4aとがソース領域を形成し、エクステンション領域3bと、不純物領域4bとがドレイン領域を形成する。チャネル領域5上には膜厚の薄い例えばHfO2膜6aが形成され、このHfO2膜6a上に例えばHfO2からなるゲート絶縁膜8が形成され、このゲート絶縁膜8上にWが添加されたHfO2膜10が形成され、このWが添加されたHfO2膜10上にWからなるゲート電極12が形成されている。また、ソース/ドレイン領域上にはWが添加されたHfO2膜(界面制御酸化膜)6bが形成され、このWが添加されたHfO2膜6b上にWからなるソース/ドレイン電極12a、12bが形成されている。そして、ゲート電極12と、ソース/ドレイン電極12a、12bとは絶縁体からなる側壁9によって電気的に絶縁されている。HfO2膜6aと、Wが添加される前のHfO2膜6bは、同時に形成され、ほぼ同じ膜厚を有している。そして、HfO2膜6bへのWの添加は、Wからなるソース/ドレイン電極12a、12bを形成する際に、WがHfO2膜6bへ拡散することにより行われる。また、Wが添加されたHfO2膜10は、HfO2のゲート絶縁膜8上にWからなるゲート電極12を形成する際に、ゲート絶縁膜8の表面にWが拡散することにより形成される。界面制御酸化膜となるHfO2膜6bは図6で説明したように、伝導帯の下端よりも小さな仕事関数を持った酸化膜となるので、n型Siのソース/ドレイン領域と、ソース/ドレイン金属電極12a、12bとの界面におけるショットキー障壁をゼロにすることができる(図7(b))。また、ゲート絶縁膜8として窒化したHfONを用いた場合、ゲート絶縁膜8とゲート電極12との界面には、Wが添加されたHfON膜10が形成されることになる。ここで、窒素量を制御することで、ゲート電極12の仕事関数を大きめに設定し直すことも可能である。これは一例であるが、ゲート電極12の仕事関数をずらすことは、トランジスタの閾値を最適化する方法として有効である。
【0032】
pMISFET
同様に、Siの価電子帯(VB)の頂上(上端)よりも大きな仕事関数を持った酸化膜を作成することが出来れば、それをp型Siと金属電極との間に挿入することで、界面のショットキー障壁をゼロにすることが出来る。即ち、オーミックな接続が実現する。仕事関数に直して、5.17eV以上となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものをソース/ドレイン金属電極(の一部)として扱うことも可能である。このようにして、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接触抵抗を大幅に低下させた、即ちオーミックな接続を実現した、pMISFETが作成できる。
【0033】
このようにして形成したpMISFETを図8(a)、8(b)に示す。このpMISFETは、n型シリコン基板22にチャネル領域25を挟んで形成されたp型エクステンション領域23a、23bと、このエクステンション領域23a、23bよりも接合が深いp型の不純物領域24a、24bと、を備えている。エクステンション領域23aと、不純物領域24aとがソース領域を形成し、エクステンション領域23bと、不純物領域24bとがドレイン領域を形成する。チャネル領域25上には膜厚の薄い例えばHfON膜26aが形成され、このHfON膜26a上に、例えばHfON膜26aに比較して窒素量を少なくしたHfONからなるゲート絶縁膜28が形成され、このゲート絶縁膜28上にWが添加されたHfON膜30が形成され、このWが添加されたHfON膜30上にWからなるゲート電極32が形成されている。また、ソース/ドレイン領域上にはWが添加されたHfON膜(界面制御酸化膜)26bが形成され、このWが添加されたHfON膜26b上にWからなるソース/ドレイン電極32a、32bが形成されている。そして、ゲート電極32と、ソース/ドレイン電極32a、32bとは絶縁体からなる側壁29によって電気的に絶縁されている。HfON膜26aと、Wが添加される前のHfON膜26bは、同時に形成され、ほぼ同じ膜厚を有している。Wが添加される前のHfON膜26bは、ソース/ドレイン部分を開口したレジストにより、HfON膜26b部分のみに、窒素をイオン打ち込み、或いは、窒素雰囲気からの拡散などによって、窒素をより多く取り込んでもよい。或いは、ソース/ドレイン金属32a、32bとしてWNとWの積層構造を用いることでよって、窒素をより多く取り込んでもよい。窒素量は、半導体ソース/ドレインとの接続がショットキー接合になるように調整する。そして、HfON膜26bへのWの添加は、Wからなるソース/ドレイン電極32a、32bを形成する際に、WがHfON膜26bへ拡散することにより行われる。また、Wが添加されたHfON膜30は、HfONのゲート絶縁膜28上にWからなるゲート電極32を形成する際に、ゲート絶縁膜28の表面にWが拡散することにより形成される。界面制御酸化膜となるHfON膜26bは図6で説明したように、価電子帯の上端よりも大きな仕事関数を持った酸化膜に出来るので、p型Siのソース/ドレイン領域と、ソース/ドレイン金属電極32a、32bとの界面におけるショットキー障壁をゼロにすることができる(図8(b))。また、ゲート絶縁膜28として多量に窒化したHfONを用いた場合、ゲート絶縁膜28とゲート電極32との界面には、Wが添加されたHfON膜30が形成されることになる。ここで、窒素量を制御することで、ゲート電極32の仕事関数を自由に設定することが可能である。これは一例であるが、ゲート電極32の仕事関数をずらすことは、トランジスタの閾値を最適化する方法として有効である。
【0034】
上述したように、nMISFET、pMISFET向けに半導体のソース/ドレイン領域とソース/ドレイン金属電極との間の接触抵抗を大幅に低下させることができる。この技術は、nMISFET、或いはpMISFETの片方のみに用いてもよいし、CMIS構造に用いてもよい。
【0035】
メモリセル構造への応用
また、片方のMISFETを基本セルとして、NAND列を構築した浮遊ゲート(FG)型のメモリ、または、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)型メモリにも適用可能である。或いはNOR構造を構築したFG型のメモリ、またはMONOS型メモリにも適用可能である。ここでFG型メモリやMONOS型メモリの基本セルを構成する各膜には、特に制限は加わらない。例えば、MONOS型メモリの基本セルの電荷が蓄積される電荷蓄積膜としては通常シリコン窒化膜が用いられるが、例えば、Ruが添加されたSrTiO3膜などを用いてもよい。また、電子がトンネルするトンネル膜としては通常SiO2膜が用いられるが、SiON膜またはSiO2/Si3N4/SiO2からなる積層膜などを用いてもよい。MISFET型基本セルの半導体ソース/ドレイン領域とソース/ドレイン金属電極とを構成するために、本発明の一実施形態の構造を用いるということである。それにより、接続部分での接触抵抗が大幅に低下することが可能となり、低消費電力のメモリが実現できる。
【0036】
NOR型では、構成する基本セルの半導体ソース/ドレイン領域とソース/ドレイン金属を接続する構造となる。つまり、本発明の一実施形態で示したMISFETのゲート絶縁膜を、絶縁膜/電荷蓄積膜/絶縁膜という構成にすれば、そのまま適用出来る。電荷蓄積膜をポリシリコンにすれば、FG型となり、電荷をトラップするトラップ絶縁膜にすれば、MONOS型となる。特徴は、半導体ソース/ドレイン領域とソース/ドレイン金属の間に、本発明の一実施形態に示された酸化物が挿入された構造となっていることである。これにより、低消費電力のメモリが実現できる。
【0037】
NAND列では、構成する基本セルの半導体ソース/ドレインとソース/ドレイン金属を接続する必要のない構成が含まれる。必要な箇所に本技術を適用すればよい。
【0038】
NOR型、NAND型に関係なく、半導体ソース/ドレインとソース/ドレイン金属との接触が低抵抗であれば、この部分の消費電力を気にすることなく、違った構成のメモリが考えられるようになる。このような発展性があるため、接触抵抗の制御は、非常に有意義である。例えば、二つのメモリセルを並べ、ソース領域を共有する。両側に、右側ドレイン、左側ドレインを作り、右側メモリセル、左側メモリセルのそれぞれにデータを蓄積する。この二つのセルで、4値をためる一つのセルとすると言った、構造も考えられる。この時、ドレイン電流の検出が必要になるが、低抵抗接触が実現しているので、低消費電力のメモリセルが作成できることになる。この構造は、左右の2ビット4値にするだけではなく、4方向(4ビット16値)にしたり、縦に積上げたりすることも出来る。
【0039】
Ge基板
本発明の一実施形態は、半導体と金属との界面における接合を制御する技術である。この技術を、Ge基板を用いたCMIS構造に適用した場合を説明する。現在、Geと金属の接合において、仕事関数が4.6eVにピン止めされてしまう問題が発生している。理想的には、p型Geに対し4.66eV以上、n型Geに対し4.0eV以下が望まれる。p型Geに対しては、このピン止め位置(4.6eV)を使い、n型Ge基板に対しては、本発明の一実施形態の技術を用いて、4.0eV以下にピン止めするなど、片方のnMISFET側だけに使うことも有効である。例えば、図6で示したようにWが添加されたHfO2を用いれば、3.9eV近傍の仕事関数位置に実効仕事関数をピン止めすることが出来る。n型Geをソース/ドレインにしたnMISFETを作成するに際し、Wが添加されたHfO2を界面制御酸化膜として、Wからなるソース/ドレイン電極との接合面に挿入すれば良い。p型Geがソース/ドレイン領域となるpMISFETにおいては、界面制御酸化膜を挿入せず、仕事関数にして4.6eVのピン止め効果をそのまま用いることが可能となる。
【0040】
上記p型Geをソース/ドレイン領域としたpMISFETの変形として、WとNとを両方添加したHfO2を界面制御酸化膜として使えば、界面制御酸化膜を入れない場合の実効仕事関数(4.6eV)よりも大きな実効仕事関数を持ったソース/ドレイン金属電極を実現することが出来る。ここでは、Nの添加を例に示したが、後述するように、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)から選ばれた元素を添加しても、実効仕事関数を大きくするという、同様の効果が得られる。
【0041】
更に、上記n型Geをソース/ドレイン領域としたnMISFETの変形として、界面制御酸化膜として、Wが添加されたHfO2に、F、H、Taから選ばれた少なくともひとつの物質を追加で添加した場合、実効仕事関数を更に小さな値(3.9eV以下)に変化させることが可能である。
【0042】
金属のソース/ドレイン領域と半導体チャネル領域との接続
nMISFET
Siの伝導帯(CB)の底(下端)よりも小さな仕事関数を持った酸化膜を作成することが出来れば、それを金属のソース/ドレイン領域とp型Siのチャネル領域との間に界面制御酸化膜を挿入することで、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態でのリーク電流(以下、接合リークともいう)が小さくなり、かつオン状態でオーミックな接続が実現したnMISFETを作成することができる。このようなnMISFETの第1の例を図9(a)、9(b)に示し、第2の例を図10(a)、10(b)に示す。この第1の例のnMISFETは、p型シリコン基板2に表面に形成されるチャネル領域5上に形成されたゲート絶縁膜13と、このゲート絶縁膜13上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極16とを備えている。また、ゲート電極16の両側のチャネル領域5上には、界面制御酸化膜14a、14bが形成されている。そして、界面制御酸化膜14aおよび界面制御酸化膜14b上に、例えば、TiN、W、TaN、TaC等から選択された金属からなるソース電極16aおよびドレイン電極16bが形成されている。なお、ゲート電極16と、ソース電極16aおよびドレイン電極16bとは、ゲート電極16の側面に形成された絶縁体からなる側壁9によって電気的に絶縁されている。
【0043】
この第1の例のnMISFETにおいては、金属からなるソース電極16aおよびドレイン電極16bと、p型Siからなるチャネル領域5との間に、それぞれ界面制御酸化膜14aおよび界面制御酸化膜14bが設けられている。そして、これらの界面制御酸化膜14a、14bとして、例えば、図6で説明したWが添加されたHfO2を選択すれば、HfO2の伝導帯の下端よりも小さな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る(図9(b))。すなわち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したMISFETを作成することができる。
【0044】
また、第2の例のnMISFETは、図10(a)、10(b)に示すように、p型シリコン基板2に表面に形成されるチャネル領域5上に形成されたゲート絶縁膜13と、このゲート絶縁膜13上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極16とを備えている。また、ゲート電極16の両側のシリコン基板2には、例えば、TiN、W、TaN、TaC等から選択された金属からなる第1のソース電極16a1および第1のドレイン電極16b1が埋め込まれている。これらの第1のソース電極16a1および第1のドレイン電極16b1とシリコン基板2との間、すなわち第1のソース電極16a1および第1のドレイン電極16b1とチャネル領域5との間に界面制御酸化膜14aおよび界面制御酸化膜14bがそれぞれ設けられている。また、第1のソース電極16a1および第1のドレイン電極16b1上には、第2のソース電極16a2および第2のドレイン電極16b2がそれぞれ設けられた構成となっている。
【0045】
この第2の例のnMISFETにおいては、金属からなる第1のソース電極16a1および第1のドレイン電極16b1と、p型Siからなるチャネル領域5との間に、それぞれ界面制御酸化膜14aおよび界面制御酸化膜14bが設けられている。そして、これらの界面制御酸化膜14a、14bとして、例えば、図6で説明したWが添加されたHfO2を選択すれば、HfO2の伝導帯の下端よりも小さな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る(図10(b))。すなわち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したnMISFETを作成することができる。
【0046】
Si基板を考えた場合、挿入する界面制御酸化膜のエネルギー準位は、仕事関数にして、4.05eV以下となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものを金属のソース/ドレイン(の一部)として扱うことも可能である。このようにして、金属のソース/ドレインとp型Siチャネルとの接触抵抗を、オフ状態で大幅に上昇させ、かつ、オン状態で大幅に低下させることに可能なnMISFETが得ることができる。
【0047】
更に、図には示さないが、図9或いは図10のゲート絶縁膜13とゲート電極16との間に、第二の界面制御酸化膜を導入して、ゲート電極16の仕事関数を最適化することも可能である。この第二の界面制御酸化膜は、上記界面制御酸化膜とは、添加物の量などに違いがみられ、Siの伝導帯の底よりも大きな値(4.05eV以上)を持つようにするのが普通である。
【0048】
pMISFET
同様に、Siの価電子帯(VB)の頂上よりも大きな仕事関数を持った酸化膜を作成することが出来れば、それを金属のソース/ドレイン領域とn型Siチャネルとの間に挿入する(界面制御酸化膜となる)ことで、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したpMISFETを作成することができる。
【0049】
このようなpMISFETの第1の例を図11(a)、11(b)に示し、第2の例を図12(a)、12(b)に示す。この第1の例のpMISFETは、n型シリコン基板22に表面に形成されるチャネル領域25上に形成されたゲート絶縁膜33と、このゲート絶縁膜33上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極36とを備えている。また、ゲート電極36の両側のチャネル領域25上には、界面制御酸化膜34a、34bが形成されている。そして、界面制御酸化膜34aおよび界面制御酸化膜34b上に、例えば、TiN、W、TaN、TaC等から選択された金属からなるソース電極36aおよびドレイン電極36bが形成されている。なお、ゲート電極36と、ソース電極36aおよびドレイン電極36bとは、ゲート電極36の側面に形成された絶縁体からなる側壁29によって電気的に絶縁されている。
【0050】
この第1の例のnMISFETにおいては、金属からなるソース電極36aおよびドレイン電極36bと、n型Siからなるチャネル領域25との間に、それぞれ界面制御酸化膜34aおよび界面制御酸化膜34bが設けられている。そして、これらの界面制御酸化膜34a、34bとして、例えば、図6で説明したWが添加されたHfONを選択すれば、HfONの価電子帯の上端よりも大きな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつオン状態でオーミックな接続が実現したpMISFETを作成することができる。
【0051】
また、第2の例のpMISFETは、図12(a)、12(b)に示すように、n型シリコン基板22に表面に形成されるチャネル領域25上に形成されたゲート絶縁膜33と、このゲート絶縁膜33上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極36とを備えている。また、ゲート電極36の両側のシリコン基板22には、例えば、TiN、W、TaN、TaC等から選択された金属からなる第1のソース電極36a1および第1のドレイン電極36b1が埋め込まれている。これらの第1のソース電極36a1および第1のドレイン電極36b1とシリコン基板22との間、すなわち第1のソース電極36a1および第1のドレイン電極36b1とチャネル領域25との間に界面制御酸化膜34aおよび界面制御酸化膜34bがそれぞれ設けられている。また、第1のソース電極36a1および第1のドレイン電極36b1上には、第2のソース電極36a2および第2のドレイン電極36b2がそれぞれ設けられた構成となっている。
【0052】
この第2の例のpMISFETにおいては、金属からなる第1のソース電極36a1および第1のドレイン電極36b1と、p型Siからなるチャネル領域25との間に、それぞれ界面制御酸化膜34aおよび界面制御酸化膜34bが設けられている。そして、これらの界面制御酸化膜34a、34bとして、例えば、図6で説明したWが添加されたHfONを選択すれば、HfONの価電子帯の上端よりも大きな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したpMISFETを作成することができる。
【0053】
上述したように、Si基板を考えた場合、挿入する界面制御酸化膜のエネルギー準位は、仕事関数にして、5.17eV以上となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものを、金属のソース/ドレイン(の一部)として扱うことも可能である。このようにして、金属のソース/ドレインとn型Siチャネルとの接触抵抗を、オフ状態で大幅に上昇させ、かつ、オン状態で大幅に低下させたpMISFETを得ることができる。
【0054】
更に、図には示さないが、図11或いは図12のゲート絶縁膜33とゲート電極36との間に、第二の界面制御酸化膜を導入して、ゲート電極36の仕事関数を最適化することも可能である。この第二の界面制御酸化膜は、上記界面制御酸化膜とは、添加物の量などに違いがみられ、Siの価電子帯の頂上よりも小さな値(5.17eV以下)を持つようにするのが普通である。
【0055】
上述した技術は、nMISFET或いはpMISFETの片方のみに用いてもよいし、CMIS構造に用いてもよい。
【0056】
メモリセル構造への応用
また、片方のMISFETを基本セルとして、NAND列を構築したFG型のメモリ、または、MONOS型のメモリに適用可能である。或いはNOR構造を構築したFG型のメモリ、またはMONOS型メモリにも適用可能である。ここでFG型メモリやMONOS型メモリの基本セルを構成する各膜には、特に制限は加わらない。例えば、MONOS型メモリの基本セルの電荷が蓄積される電荷蓄積膜としては通常シリコン窒化膜が用いられるが、例えばRuが添加されたSrTiO3膜などを用いてもよい。また、トンネル膜としては通常SiO2膜が用いられるが、SiON膜またはSiO2/Si3N4/SiO2の積層膜などを用いてもよい。MISFET型基本セルの金属のソース/ドレイン領域と半導体チャネルとの接続を構成するために、本発明の一実施形態の構造を用いるということである。それにより、チャネルがON状態では、接続部分での接触抵抗が大幅に低下することになり、低消費電力のメモリが実現できる。また、チャネルがオフ状態でのリークを強力に抑えることが出来るので、無駄な消費電力を使わないメモリが構成できる。
【0057】
NOR型では、構成する基本セルの金属のソース/ドレイン領域とソース/ドレイン金属を接続する構造となる。つまり、本発明の一実施形態で示したMISFETのゲート絶縁膜を、絶縁膜/電荷蓄積膜/絶縁膜という構成にすれば、そのまま適用出来る。電荷蓄積膜をポリシリコンにすれば、FG型となり、電荷をトラップするトラップ絶縁膜にすれば、MONOS型となる。特徴は、金属ソース/ドレインとチャネルの間に、本発明の一実施形態に示された酸化物が挿入された構造となっていることである。
【0058】
NAND列では、構成する基本セルの金属のソース/ドレインとソース/ドレイン金属を接続する必要のない構成となる。必要な箇所に本技術を適用すればよい。つまり、本発明の一実施形態で示したMISFETのゲート絶縁膜を、絶縁膜/電荷蓄積膜/絶縁膜という構成にすれば、そのまま適用出来る。電荷蓄積膜をポリシリコンにすれば、FG型となり、電荷をトラップするトラップ絶縁膜にすれば、MONOS型となる。特徴は、金属ソース/ドレインとチャネルの間に、本発明の一実施形態に示された酸化物が挿入された構造となっていること、金属ソース/ドレイン領域をソース/ドレイン金属に接続する部分を形成する必要がないこと、である。
【0059】
Ge基板
現在、Ge基板を用いたFETでは、接合リークが大きな問題となっている。これは、バンドギャップが小さいことに大きな原因がある。そこで、nMISFETでは、4.0eV以下の実効仕事関数を有する界面制御酸化膜を用いることで、オフ状態のホールの障壁をバンドギャップ以上に大きくすることが可能となる。つまり、0.66eV(Geのバンドギャップに相当)だったものを、例えば3.9eVの実効仕事関数の界面制御酸化膜を用いることで、0.76eV(=0.66+0.1eV)のホール障壁を実現できる。この0.1eVという値は、CBの底の値4.0eVと3.9eVの差であり、仕事関数を調整することで、更に大きな値にすることも可能である。
【0060】
同様に、pMISFETでは、4.66eV以上の実効仕事関数を有する界面制御酸化膜を用いることで、オフ状態の電子の障壁をバンドギャップ以上に大きくすることが可能となる。つまり、0.66eVだったものを、例えば、5.0eVの実効仕事関数の界面制御酸化膜を用いることで、1.0eV(=0.66+0.34eV)の電子障壁を実現できる。ここで、0.34eVという値は、VBの頂上の値4.66eVと5.0eVの差である。仕事関数を調整することで、更に大きな値にすることも可能である。従来は、オフ状態のリーク電流が大きくて使い難かったが、本発明の一実施形態の構造を用いれば、オフリークが大きいという問題は、簡単に解決できる。
【0061】
金属/誘電体/金属キャパシタにおける金属と誘電体との界面の制御
金属と誘電体の界面では、往々にして、片方のキャリアの感じる障壁が非常に低い場合がある。例えば、白金Pt電極の強誘電体Pb(Zr、Ti)O3(PZT)のキャパシタ、Pt/PZT/Ptでは、電子に対する障壁が低く、電圧耐性が低い。そのため、リーク電流が大きく、電源を切った後まで、分極を保つことが困難である。この点は、チタン酸バリウムBaTiO3(BTO)膜、タンタル酸ビスマスストロンチウム膜(SrBi2Ta2O9(SBT)膜)など、強誘電体膜全般に当てはまる。このため、強誘電体キャパシタを使ったメモリでは、不揮発性を維持するために、誘電体膜を厚くするなどの工夫が必要となり、十分な分極量が取れない、高電圧駆動となるなどの問題が生じている。ここで、十分に大きな実効仕事関数を持つキャパシタ電極が実現できれば、リークが減るため、誘電体を薄膜化できることになり、十分な分極量を実現でき、しかも、低電圧駆動が可能となる。
【0062】
この点は、SrTiO3(STO)、Ta2O5などの高誘電体膜を用いたキャパシタにも当てはまる。現状では、電圧を掛けて大きな電荷を誘起させても、リークが大きいため、消費電力も大きくなってしまう。そこで、界面制御酸化膜を導入して、電子の感じる障壁を高くすれば、高誘電体の膜厚を薄くしても、低リークが簡単に実現できる。つまり、リークが減るため、誘電体を薄膜化できることになり、十分な電荷量を実現でき、しかも、低電圧駆動が可能となる。
【0063】
MIM構造に適用するにあたって、片側だけに適用する場合も考えられる。片側ずつ、異なるコンセプトで、構造を構成することも可能である。例えば、片方は電子障壁を高く、もう一方の側はホール障壁を高くするという構成も可能となる。また、片方のみに本発明の一実施形態の構成を適用し、もう一方の側には適用しないという構成も可能である。
【0064】
一般化
本発明の一実施形態は、半導体と金属との界面の制御に関する技術である。例えば、様々な基板、Si基板、Ge基板、GaAs基板、SOI(Silicon On Insulator)基板、GOI(Germanium on Insulator)基板などと、金属との接合を制御す技術である。また、様々な半導体装置に適用可能である。本発明の一実施形態では、MISFET、FG型メモリ、MONOS型メモリ、MIMキャパシタを例に挙げたが、半導体と金属との界面の障壁を制御することで特性を向上させることの出来る、半導体装置に適用することで、様々な効果を生むことになる。界面の障壁を低くすること、或いはゼロにすること(オーミック接続にすること)により、界面接触抵抗を低くすることが可能である。逆に、障壁を大きくすることにより、接合リークを小さくすること、キャパシタのリーク電流を小さくすることなども可能である。また、ソース/ドレイン金属電極とチャンネル領域とを接続させた、MISFETへの応用では、チャネルのオフ、オンに対応させて、障壁が高くなったり、低くなったりする構成も可能であった。
【0065】
また、本発明の一実施形態の技術は、特に半導体装置の構造による制限を受けない。例えば平面型のMISFETでなくても、FIN型トランジスタ、トリゲート型トランジスタ、ラウンドゲート型トランジスタ、縦型トランジスタなどにも、本発明の一実施形態の技術を適用することができる。これらのトランジスタ構造に、FGや電荷蓄積構造を作りこんだメモリセルにも適用可能である。キャパシタ構造にしても、平面型である必要はなく、トレンチ構造、クラウン構造など、なんら制限を受けない。
【0066】
高価数物質の添加量に関して
次に、本発明の一実施形態に用いられる界面制御酸化膜に添加される高価数物質の添加量について説明する。
【0067】
まず、添加物を導入した場合の、金属化の条件について説明する。格子定数(lattice constant)をaとした時、2a×2a×2aユニットの中に1つ以上の添加物が導入されれば、添加物同士の相互作用により、本来絶縁性であったHfO2が金属的になる。これを面密度に変換すると、1×1014原子cm−2となる。この時、バンド構造を考えると、例えば図13に示すように、ギャップ中の準位が幅を持ち、ギャップ中にバンド幅の狭い、小さな分散を持ったバンド(narrow and small dispersive band)が生成されることになる。また、面積a×a内には2個より多くの原子を添加できず、a×aの面積は25×10−16cm2であるから、面密度としては、2原子/(25×10−16cm2)より多く、すなわち8×1014原子cm−2より多くは添加できないので、それが最大値となる。たとえ、8×1014原子cm−2以上添加しても析出されるだけである。添加物の面密度が1×1014原子cm−2以上8×1014原子cm−2以下では、ギャップ中に金属的な準位が出現する。この酸化膜は、そのまま金属となりうる。つまり、界面制御酸化膜と金属膜を兼ねた薄膜として機能させることが可能である。また、この金属膜の薄膜を、半導体と金属との界面に挿入すれば、界面状態を導入した界面制御酸化膜となり、界面制御酸化膜の持つフェルミ準位に、仕事関数をピン止めすることが可能である。
【0068】
界面を制御するための酸化膜は、薄膜であれば金属化は必ずしも必要ではない。フェルミ準位のピン止めが出来ればよいので、8a×8aの大きさの面につき一つの状態があれば十分にピン止め効果がある。よって、6×1012原子cm−2以上となる。この場合、HfO2の物理膜厚が2nmを超えるとホッピング抵抗が高くなることを意味する。よって、金属化していない場合は、2nm以下の膜厚が適当である。2a×2aの大きさの面につき一つ以上の添加物が導入されれば、金属化する、すなわちホッピング伝導が可能となるので、膜厚の制限はなくなる。よって、1×1014原子cm−2以上になると、膜厚制限はなくなる。
【0069】
添加物の面密度が6×1012原子cm−2以上、1×1014原子cm−2以下では、ギャップ中に準位が出現するが、酸化膜は金属性を示さず、ホッピング伝導的な膜となる。しかし、添加物がないトンネル絶縁膜に比べれば、桁違いに抵抗は低いと考えて良い。その理由は、界面制御酸化膜の母体材料(base material)として、誘電率が大きい膜であり、かつバンドギャップがそれほど大きくない膜を使っているので、波動関数の広がりは十分に大きく、ホッピング伝導が有効であるためである。ここで、誘電率が大きいことと、バンドギャップが小さいこととは、関連していることには注意が必要である。例えば、誘電率の低いSiO2などは、バンドギャップが大きく、誘電率の大きいHfO2などは、バンドギャップが小さい。このギャップ中状態をもった酸化膜の薄膜を半導体/金属の界面に挿入すれば、界面状態を導入した界面制御酸化膜となり、界面制御酸化膜の持つフェルミエネルギーに、仕事関数をピン止めすることが可能である。
【0070】
Ta、F、Hによる、ギャップ中準位への電子供給に関して
上記のように、高価数物質を添加することで、バンドギャップ中に準位を形成することが出来る。しかし、このギャップ中の準位は、必ずしも最適な位置に出現しない。そこで、準位を人工的に上下させる方法を本発明者達は開発した。ギャップ中の準位に余分な電子を導入すると、電子同士の相関エネルギー(electron correlation energy)が上昇して、準位が上昇する。電子を導入するには、Hfに比べ電子を余分に保持し、しかも、Hfを置換した場合に伝導帯を形成する物質、すなわちTaを導入することで可能である。或いは、酸素と比べ、電子を受け取らない物質を酸素と置換すれば、電子が余ることになるので、結果として、ギャップ中の準位に電子を導入することになる。これが可能な物質としては、F、Hが考えられる。導入が最も簡単な物質はH(水素)である。例えば、低温のプラズマ水素、或いは励起水素に晒すことにより原子状の水素を取り込むことが出来る。
【0071】
原子状水素(H)は、通常であれば、酸素欠陥などを介して酸化物中に取り込まれることになる。しかし、本発明の一実施形態では、酸素欠陥量は非常に少ないため、酸素欠陥を介した、水素の取り込みでは起こらない。本発明の一実施形態では、高価数物質がギャップ中に準位を作っており、その準位に電子を放出することで格子点水素が安定化でき、これにより高価数物質が添加された酸化膜中には取り込まれることになる。つまり、本発明の一実施形態では高価数物質が添加された酸化膜中には水素が取り込まれるが、その他のゲート絶縁膜などの内部には、水素は取り込まれないことになる。
【0072】
従来のFGA(フォーミング・ガス・アニール)つまり、H2ガスアニールについても考察する。このとき、ゲート絶縁膜中にも、高価数物質が添加された本発明の一実施形態の酸化膜中にも、水素は殆ど取り込まれない。これはH2が分子として安定であるため、通常の酸化膜中には取り込まれないためであり、更に、添加された高価数物質に電子を放出できても、水素分子を解離させるほどの、十分なエネルギー利得がないためである。
【0073】
N、B、C、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luによる、キャップ中の準位からの電子の放出に関して
それに対し、電子を準位から放出させると、電子同士の相関エネルギーが減少するため、準位が低下する。電子を準位から放出させるには、価電子帯が電子を受け取る状態にする必要がある。Hfの場合、電子を4つ放出するが、Hfに比べ電子放出が少なければ、結果として、電子が足りないことになる。その場合は、ギャップ中準位から電子を放出することになる。III価、II価の物質がこの条件を満たす。即ち、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luである。或いは、酸素と比べ、電子を余分に受け取る物質を酸素と置換すれば、結果として、ギャップ中準位から電子を受け取ることになる。即ち、N、C、Bである。
【0074】
図5、図6、図13乃至図15を参照しながら、実効仕事関数の最適値について説明する。本発明の一実施形態では、nMISFET、pMISFETそれぞれの半導体のソース/ドレイン領域とソース/ドレイン金属電極との接合に最適な仕事関数を持ち、かつ、バンド幅の狭いギャップ中バンド(或いはホッピング準位)を持つ界面制御酸化膜を設計する技術を説明する。
【0075】
その他、金属のソース/ドレインと半導体チャネルの接合のキャリアの障壁制御技術、MIMキャパシタのキャリアの障壁制御技術などに関しても、全く同様に理解される。注意が必要な点は、金属のソース/ドレインを用いた場合は、半導体チャネルに直接接続するという点である。つまり、nMISFETではp型に、pMISFETではn型に接続する場合を考え、オフ状態でリーク電流が少なくなるように、nMISFETではn型のバンド端よりも小さい仕事関数の界面制御酸化膜を、pMISFETではp型のバンド端よりも大きな仕事関数の界面制御酸化膜を、それぞれ用いるという点である。その結果、オン状態では、キャリアがオーミックに流れ、オフ状態ではリーク電流が十分に抑制されることになる。また、MIMキャパシタでは、キャリアの障壁を高くすることでリーク電流を抑えることが重要である。基本的には、電子、ホール両方の障壁が高くなるように、キャップの中心付近にフェルミ準位をピン止めする方法が有効である。事情によっては、電子側の障壁をより大きくするなどの工夫が考えられる。
【0076】
図5に示すように、HfO2中に高価数物質を添加すると、HfO2のギャップ中に準位が出現する。その出現するエネルギー位置がSiの伝導帯の下端(底)(=4.05eV)よりも上に出る(仕事関数が小さい)場合をType−Aとする。また、Siのギャップ中に出る場合をType−Bとする。更に、Siの価電子帯の上端(頂上)よりも下に出る(仕事関数が大きい)場合をType−Cとする。また、Geの場合も、同等にタイプ分けできるが、Siの場合と偶然に一致している。Geの伝導帯の下端(=4.00eV)と価電子帯の上端(=4.66eV)を図16、図17、図18に当てはめれば、一致していることが分かる。
【0077】
図13、図14、図15に、Type−A、Type−B、Type−Cの例をそれぞれ示す。Type−A、Type−B、Type−Cは、それぞれWを添加した場合、Moを添加した場合、Vを添加した場合の例である。
【0078】
Type−B
図14を参照して、HfO2(ZrO2、Hfシリケート、Zrシリケートでも同様である)誘電体酸化物中にMoを添加したType−Bの場合について簡単に説明する。HfO2とSiとのバンドオフセットは伝導帯側ではおよそ1.5eVである。また、Siのバンドギャップが1.1eVでかつHfO2のバンドギャップが6.0eVであるので、HfO2とSiとのバンドオフセットは価電子帯側で3.4eV(=6.0−(1.5+1.1))となる。HfO2にMoを添加すると、HfO2中に添加されたMoの周囲には酸素が配位している。この時、ギャップ中の準位は添加された物質のd電子からなり、2重縮退したdz2軌道とdx2−y2軌道からなる。この軌道には、添加物あたり、最大4つの電子が埋まることが可能である。添加物Moの最外殻に収まった電子の数とHfの最外殻の電子数4との差が、ギャップ中の準位に収まっていることになる。例えば、Moは最外殻に6個の電子がある。4つはHfO2に渡されるが、6−4=2個の電子が余る。この余った電子は、HfO2のギャップ中に出現したMoの準位に収納される。すなわち、HfO2バンドギャップ中にMo由来のギャップ中の準位が出現する。このギャップ中の準位はMo同士の相互作用により狭いバンドを組むことになる。このようにして、HfO2へのMo添加により金属酸化物(Moが添加されたHfO2からなる金属酸化物)が生成できることになる。仕事関数は出現する準位によって決定されるので、4.75eV程度となる。
【0079】
ここで更に、窒素を導入すると、Moの作る準位から電子を放出することが出来る。窒素を導入すると、酸素が置換されることになる。窒素は酸素よりも余分に電子を受け入れることが出来るので、Moから電子を受け取って、膜が安定化する。その結果、Moの作る準位内の電子が減ることになる。電子が減ると電子同士の相互作用が減るので、準位が低下することになり、図14に示すようにMo3つに対し、窒素を1つ程度入れる(二つ目の状態の2/3程度が詰っている状態)と5.3eV付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、窒素量を調整することで、仕事関数を調整することが可能であることが分かった。これによりp型Siと金属との間の接触抵抗が低い接合が得られることになる。例えば、p型Siからなる半導体S/D(pMISFETの半導体ソース/ドレイン領域)と、ソース/ドレイン金属電極との接合(図8(a)、8(b))に用いると有効である。また、n型Siチャネルと金属のソース/ドレインとの接合(金属のソース/ドレインを有するpMISFET)の界面に導入すると有効である(図11(a)、11(b)、図12(a)、図12(b))。
【0080】
窒素は電子を受け取るので、本明細書では電子受容物質と呼ぶことにする。電子受容物質は窒素だけではない。酸素を置換する物質としては、炭素(C)、ホウ素(B)も同様の特性を有する。本発明の一実施形態ではHfまたはZrの酸化物を考えており、Mg、Ca、Sr、Ba、Al、Sc、Y、La、又はランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)がHfまたはZrと置換すれば、同様の性質を示す。これは、価数が小さいため、HfまたはZrに比較して、電子を放出することができないため、結果的に酸素が他の元素(図14に示す場合においてはMo)から電子を受け取ることが出来るようになる。
【0081】
上記のMo、Nの同時添加では、p型Siからなる半導体S/D(pMISFETの半導体ソース/ドレイン領域)とソース/ドレイン金属電極との接合、或いは、n型Siチャネルと金属のソース/ドレインとの接合(金属のソース/ドレインを有するpMISFET)が得られていた。ここでは、基板がSiの場合を例にとって説明したが、ここで示されたコンセプトは、一般の半導体基板に関しても当てはまる。違いは、最適な仕事関数の値が変わるという点だけである。例えば、p型Siのソース/ドレイン領域と金属の界面を考えた場合は、仕事関数が5.17eV以上になるように構成を考えるが、p型Geのソース/ドレイン領域と金属との界面を考えた場合は、仕事関数が4.66eV以上となるように構成を考えれば良いことになる。つまり、最適となる仕事関数の値が違うだけである。また、n型半導体に対しても同様である。
【0082】
次に、添加物としてNの代わりに、フッ素(F)を導入した場合について考察する。この場合は、ギャップ中の準位に、電子を注入することによって、準位を上昇させることで、n型Siのソース/ドレイン領域との接合に最適な仕事関数を持った界面制御酸化膜を設計することが可能となる。フッ素を導入すると、酸素が置換されることになる。フッ素は酸素よりも電子を受け入れることが出来ないので、Hfが放出した電子が余ることになる。この余った電子をMoが形成したギャップ中準位に移すことによって、膜が安定化する。その結果、Moの作る準位内の電子が増加することになり、準位が上昇することになる。図14に示すようにMoが2つに対し、フッ素を1つ程度入れる(三つ目の状態の1/2程度が詰っている状態)と3.9eV付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。
【0083】
フッ素は、電子を放出するので、電子放出物質と呼ぶことにする。電子放出物質はあまり多くはない。最も有効な物質はフッ素である。また、導入が最も簡単な元素は水素である。例えば、HfO2を低温のプラズマ水素にさらせばよい。本発明の一実施形態ではHfの酸化物またはZrの酸化物を考えており、TaがHfまたはZrと置換すれば、同様の性質を示す場合もある。これは、Taは価数が大きいため、Hf、Zrに比較して、電子を余分に放出することができるためである。つまり、電子放出物質としては、フッ素、水素、Taが考えられる。
【0084】
図14に示すType−Bでは、金属を添加してSiギャップ中に準位が出来る例である。この準位を上方向にシフトさせるにはFなどを添加することで、電子を導入すればよい。逆に下方向にシフトさせたければ、Nなどを添加することで、電子を抜き取ればよい。ここで、初期膜をMoが添加されたHfO2膜ではなく、Moが添加されたHfON膜を作成して、添加物(Mo)の準位を下方向にシフトさせた膜を作り、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続向けの界面制御酸化膜とし、そこにFなどを導入してn型Siのソース/ドレイン領域とソース/ドレイン金属電極の接続向けの膜を作成してもよい。この場合、初期膜で下にシフトした分(仕事関数が大きくなった分)まで、電子を余分に入れることになる。その逆に、初期膜としてMoが添加されたHfOFを作成して、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続向けの界面制御酸化膜として、そこにNを導入することで、p型のSiソース/ドレイン領域とソース/ドレイン金属電極との接続向けの界面制御酸化膜としてもよい。この場合、初期膜で上にシフトした分(仕事関数が小さくなった分)まで、電子を余分に取り去ることになる。このようにして、nMISFET、pMISFETの両方(CMIS構造)を作成するプロセスも考えられる。
【0085】
Type−A
図13を参照して、HfO2にタングステン(W)を添加したType−Aの場合について説明する。このType−Aにおいては、HfO2にタングステン(W)を添加すると、ギャップ内の準位が出現して、W同士の相互作用により、狭いギャップ内バンドが出来る。仕事関数は出現する準位によって決定されるので、3.9eV程度となる。n型Siのソース/ドレイン領域、n型Geのソース/ドレイン領域との接合であれば、これをそのまま用いれば良い。勿論、更にF、H、Taなどを導入することで、仕事関数を更に小さくすることも可能である。金属のソース/ドレインと、p型半導体チャネルの接続においては、小さな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。
【0086】
ここで、更に、窒素を導入すると、Wの作る準位から電子を放出することが出来る。その結果、Wの作る準位内の電子が減少することになり、準位が低下する。図13に示すように、Wが2つに対し、窒素を1つ程度入れる(二つ目の状態の1/2程度が詰っている状態)と5.3eV付近の仕事関数を持った金属酸化物が生成され、p型Siのソース/ドレイン領域と金属電極との接続向け界面制御酸化膜となる。更に、Wが3つに対し、窒素を1つ程度入れる(二つ目の状態の2/3程度が詰っている状態)と5.1eV付近の仕事関数を持った金属酸化物が生成され、P型Geのソース/ドレイン領域と金属電極との接続向け界面制御酸化膜となる。つまり、窒素量を調整することで、仕事関数を調整することが可能であり、半導体の種類によって、最適な仕事関数を選択することが出来る。金属のソース/ドレインと、n型半導体チャネルの接続においては、大きな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。
【0087】
Type−C
図15を参照して、HfO2にバナジウム(V)を添加したType−Cの場合について説明する。図15に示すように、Type−Cでは、HfO2にバナジウム(V)を添加するとギャップ内の準位が出現して、V同士の相互作用により、狭いギャップ内バンドが出来る。仕事関数は出現する準位によって決定されるので、6.2eV程度となる。ここで、更に、フッ素を導入すると、Vの準位に電子を導入することが出来る。その結果、Vの準位内の電子が増加することになり、準位が上昇する。図15に示すようにVが3つに対し、フッ素を1つ程度入れる(二つ目の状態の1/3程度が詰っている状態)と5.4eV付近の仕事関数を持った金属酸化物が生成され、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。Vが3つに対し、フッ素を2つ程度入れる(二つ目の状態の2/3程度が詰っている状態)と5.1eV付近の仕事関数を持った金属酸化物が生成され、p型Geのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。更に、Vが10個に対し、フッ素を12個入れる(二つ目の状態が詰っており、三つめの状態も1/5だけ詰まっている)と3.9eV付近の仕事関数を持った金属酸化物が生成され、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜、及びn型Geのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。金属のソース/ドレインと、n型半導体チャネルの接続においては、大きな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。また、金属のソース/ドレインと、p型半導体チャネルの接続においては、小さな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。
【0088】
図16、図17、図18に、それぞれ3d、4d、5d元素をHfO2中に導入した場合のギャップ内の準位を示す。これらのレベルは第一原理計算による計算結果である。ZrO2に対しもHfO2と同様の結果が得られている。第一原理計算は、密度汎関数法に基づいた方法であり、局所密度近似の範囲の計算である。ポテンシャルには、超ソフト擬ポテンシャルを用いている。この計算で用いている、Hf、O、N、Fなどのポテンシャルは、すでに様々な形で使用してきており、信頼性の高いものである。例えば、計算で求められたHfO2の格子定数(a0=9.55Bohr=5.052Å)は、実験値(9.603Bohr=5.08Å)に比べて、0.55%程度しか短く出ておらず、十分なものと言える。
【0089】
図16では、3d元素としてV、Cr、Mnを、HfO2中にそれぞれ添加した場合の例を示している。3d元素をHfO2中に添加した場合は全てType−Cとなり、3d元素のみの添加では、適切な実効仕事関数を得ることができない。V、Cr、Mnをそれぞれ添加すると、6.2eV、7.2eV、8.1eVの位置に準位が出現する。適切な実効仕事関数を得るためには、F等の元素を添加して電子を注入する必要がある。
【0090】
図17では、4d元素としてNb、Mo、Tcを、HfO2中にそれぞれ添加した場合の例を示している。Nbを添加した場合はType−Aとなり、大きな実効仕事関数を得るためには、N等の元素を添加して電子を取り去る必要がある。小さな仕事関数のままでよければ、特になにもしなくても、そのまま使用可能である。Moを添加した場合はType−Bとなり、F等またはN等を添加して、適切な実効仕事関数を得る必要がある。Tcを添加した場合はType−Cとなり、小さな実効仕事関数を得るためには、F等の元素を添加して電子を注入する必要がある。Nb、Mo、Tcをそれぞれ添加すると、3.3eV、4.75eV、7.3eVの位置に準位が出現する。
【0091】
図18では、5d元素としてTa、W、Reを、HfO2中にそれぞれ添加した場合の例を示している。Taを添加した場合は、準位はHfO2の伝導帯にある。すなわち、Taは電子供給物質と考えることができる。Wを添加した場合はType−Aとなり、大きな実効仕事関数を得るためには、N等の元素を添加して電子を放出する必要がある。Reを添加した場合はType−Cとなり、小さな実効仕事関数を得るためには、F等の元素を添加して電子を注入する必要がある。W、Reをそれぞれ添加すると、3.9eV、5.3eVの位置に準位が出現する。
【0092】
シリケート
また図19に示すように、シリケートに対しても、Siのギャップ位置との関係は同じである。即ち、シリケートになることで、Siと酸素の相互作用が加わるため、HfO2(またはZrO2)の伝導帯の底が上昇し、価電子帯の頂上が低下するが、金属の添加により発生するギャップ中の準位のSiとの位置関係に変化はない。なお、図19において、Eg(Si)はSiのエネルギーギャップを示し、Eg(HfO2)はHfO2のエネルギーギャップを示し、Eg(HfSiO)はHfSiOのエネルギーギャップを示す。
【0093】
HfO2(ZrO2)およびそれらのシリケートにそれぞれ、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続には、実効仕事関数を4.05eV以下、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続には、実効仕事関数を5.17eV以上に設計することになる。それには、電子を放出する(N添加など)、或いは電子を入れる(F添加など)などすることで、調整が可能である。Geまたはその他の半導体に対しても、全く同様に考察すれば良い。
【0094】
また、金属のソース/ドレインを使ったMISFETに関しては、金属のソース/ドレインとn型チャネル領域との接続には、実効仕事関数を5.17eV以上に、金属のソース/ドレインとp型チャネル領域との接続には、実効仕事関数を4.05eV以下に設計することになる。
【0095】
次に、従来の場合よりも、F等やN等が簡単にHfO2中には導入される理由を、図20(a)乃至図21(c)を参照しながら説明する。その理由は、電子の持つエネルギーの安定化にある。まず、Fを添加する場合について説明する。図20(a)に示すように、単純にFを導入すると、余分な電子は伝導帯の底に導入されるため、高いエネルギーの状態となる。しかし、添加物として金属を導入すれば、添加された金属によって生成された、より低いエネルギー準位(図20(b))へ電子が移送され、F添加による余分な電子が移送されることになる(図20(c))。これにより、系全体のエネルギーが低下するので、Fは従来の場合より簡単に導入されることになる。
【0096】
Ta、F、Hの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質に渡すことが出来るので、その分だけエネルギー利得が得られるためである。
【0097】
一方、Nを添加する場合は、今度は電子が足りないことになる。この足りない電子は、伝導帯の頂上に電子の穴(hole)を作りだすことになる(図21(a))。通常であれば、マイナス電荷の酸素を放出して電子を調達することになるが、金属添加物を導入すれば、金属添加物によって生成されたエネルギー準位(図21(b))から電子を調達することが可能となる(図21(c))。この時、金属の準位の位置よりもN添加による電子の穴の位置の方がエネルギー的に低い。この電子の調達により、系全体のエネルギーが低下するので、Nは従来の場合より簡単に導入されることになる。
【0098】
Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、N、C、Bの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質から受け取ることが出来るので、その分だけエネルギー利得が得られるためである。
【0099】
添加物の導入の方法としては、イオン注入による方法、成膜して熱拡散させる方法、成膜時に雰囲気から導入する方法、成膜後に雰囲気から導入する方法、CVD(Chemical Vapor Deposition)やALD(Atomic Layer Deposition)の成膜ガスとして導入する方法、スパッタのターゲットとして導入する方法、基板や側壁などへの注入を行い、後の熱過程で拡散させる方法などが考えられる。特に、FやNでもSi基板に導入して、熱過程により界面制御酸化膜に導入することが可能である。それは、上記のように、FやNは界面制御酸化膜に入り易くなっているので、基板やゲート絶縁膜を通過して、界面制御酸化膜に選択的、重点的に導入することも可能である。
【0100】
また、HfO2、ZrO2のシリケート(HfSiO、ZrSiO)では、窒素を添加すると、従来は、Si3N4構造が優先する。つまり、HfO2に窒素が導入されるのではなく、Si−Nボンドが優先する。しかし、上記で説明したように、金属添加物を導入すると、HfO2側に窒素が導入されることによりエネルギー低下があるので、HfO2側に導入されることになる。つまり、Hf−Nボンドが優先することになる。これにより、シリケートに対しても、窒素(など)による準位の調整が可能となることが分かった。
【0101】
次に、第2添加物の相対量について説明する。
【0102】
まず、Type−Aの場合のNなどの添加物の相対量について説明する。
【0103】
Nb、Wから選ばれた元素αの添加量[α](原子/cm2)に対し、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた元素βの添加量[β](原子/cm2)が、
0.08×[α]<[β]×K<[α]×([元素αの最外核電子数]−4) (1)
を満たす。
【0104】
ここで、元素αの最外核電子数は、Nbでは5個、Wでは6個である。また、Kは、
元素βがNの時、K=1
元素βがCの時、K=2
元素βがBの時、K=3
元素βがMg、Ca、Sr、Baの時、K=2
元素βがAl、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの時、K=1
である。
【0105】
元素βがN、C、Bの時は、酸素(O)に比べて最外殻の電子がそれぞれ1個、2個、3個不足しており、このため、添加された元素βが酸素と置換した場合に受け取ることの出来る電子の数はそれぞれ1、2、3となり、これらの値がKとなる。また、元素βがMg、Ca、Sr、Baの時は、元素βはII価であるからIV価のハフニウム(Hf)に比べて電子の放出が2個少なく、このため、元素βが添加された場合には価電子帯の上端に2個の正孔が形成されるので、価電子帯の上端は2個の電子を受け取ることができ、この値がKとなる。すなわち、元素βがMg、Ca、Sr、Baの時は、Kは、価電子帯の上端が受け取ることの出来る電子の数となる。また、元素βがAl、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの時は、元素βはIII価であるから、同様に、元素βが添加された場合に、価電子帯の上端が受け取ることの出来る電子の数は、1個となり、この値がKとなる。よって、[β]×Kは、元素βを添加したことにより受け取ることの出来る電子の量である。相対的な上限値は、元素αの作る準位から{[元素αの最外核電子数]−4}個までしか電子を放出できないことで決まる。
【0106】
また、([元素αの最外核電子数]−4)は、第1添加物から、放出可能な電子の数である。下限としては、0.08×[α]<[β]×Kと考えられる。これは、電子放出効果(準位位置の低下)が見え始めるのは一つのHf原子の位置の周囲のHf原子の位置に電子が入る程度の量、すなわち周囲に最大で12個のHf原子があるので、1/12=0.083程度の量がないと電子相関の効果が顕在化しないためである。
【0107】
HfO2は基本構造として、立方晶のフッ化カルシウム構造をとる。この基本構造では、Hf原子の近傍には8個の酸素原子があり、その外側に12個のHf原子がある。基本的には、周囲のHf原子の数は12個が最大である。正方晶やモノクリニック構造になっても、アモルファス構造になっても、伝導帯がHfの5d成分から出来ている点や、価電子帯が酸素の2p成分から出来ている点など、電子状態の基本は殆ど変化がない。
【0108】
なお、上記説明では、添加される第1元素αは1種類であったが、2種類の第1元素を添加してもよい。この場合、添加量[α]は、添加されるそれらの和となる。また、添加される第2元素βは1種類であったが、2種類以上の第2元素を添加してもよい。この場合、(1)式に示すβ×Kは、添加される第2元素の添加量とKとの積の和となる。例えば、添加される第2元素がβ1、β2の種類で、それらに対応するKの値がK1、K2とすると、(1)式に示すβ×Kは、[β1]×K1+[β2]×K2となる。これらのことは、以下に説明する場合にも同様に適用される。また、添加物を添加して本発明の一実施形態の効果を得るためには、既に説明したように、添加物の量は添加物の面密度が6×1012原子cm−2未満であると、ギャップ中に準位が生じないため、4.8×1011原子cm−2(=0.08×6×1012原子cm−2)以上が少なくとも必要となる。添加物の面密度が4.8×1011原子cm−2未満の場合には、不純物と考えることができる。
【0109】
次に、Type−Bの場合のN、Fなどの添加物の相対量について説明する。
【0110】
HfO2に添加されたMoの添加量[Mo](原子/cm2)に対し、nMOSトランジスタを作成する際にはF、H、Taを添加し、pMOSトランジスタを作成する際にはNなどを添加する。
【0111】
F、H、Taから選ばれた第1元素γの添加量[γ](原子/cm2)は、
0.08×[Mo]<[γ]<[Mo]×2 (2)
を満たし、かつ、
N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた第2元素δの添加量[δ](原子/cm2)は、
0.08×[Mo]<[δ]×K<[Mo]×2 (3)
を満たす。
【0112】
Moの最外核電子数は6個なので、nMOSトランジスタ側の上限としては、Mo量×2個まで電子を受け取った場合となり、pMOSトランジスタ側の上限はとしては、Mo量×2個まで電子を放出した場合となる。ここでKは第2元素δが添加されたことにより受け取ることの出来る電子の数であり、
第2元素δがNの時、K=1
第2元素δがCの時、K=2
第2元素δがBの時、K=3
第2元素δがMg、Ca、Sr、Baの時、K=2
第2元素δがAl、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの時、K=1
である。
【0113】
また、Type−BのCMISデバイス、すなわち例えばMoが添加されるCMISデバイスを形成する際に、窒素(N)等の第2元素がnMISトランジスタおよびpMISトランジスタの両方に添加される場合は、nMISトランジスタの第1酸化膜およびpMISトランジスタの第2酸化膜にNを添加することにより、界面制御酸化膜またはゲート電極として用いたpMISトランジスタを作成する。その後、第1酸化膜のみにF等の第1元素を添加することにより、界面制御酸化膜またはゲート電極として用いたnMOSトランジスタを作成する。
【0114】
この場合、Moの添加量[Mo](原子/cm2)に対し、第1元素γ(例えば、F、HまたはTa)の添加量[γ](原子/cm2)、第2元素δ(例えば、N等)の添加量[δ](原子/cm2)は、
0.08×[Mo]<[γ]<[Mo]×2+[δ]×K (4)
を満たし、かつ
0.08×[Mo]<[δ]×K<[Mo]×2 (5)
を満たす。ここで、Kは第2元素δが添加されたことにより受け取ることの出来る電子の数である。式(4)において、下限は式(2)と同じであり、上限は、Moが電子を受け取れる量が増えていることを反映している。また、式(5)は式(3)と同じ内容になる。
【0115】
次に、Type−BのCMISデバイス、すなわち例えばMoが添加されるCMISデバイスを形成する際に、フッ素(F)等の第1元素がnMISトランジスタおよびpMISトランジスタの両方に添加される場合は、nMISトランジスタの第1酸化膜およびpMISトランジスタの第2酸化膜にFを添加することにより、界面制御酸化膜またはゲート電極として用いたnMISトランジスタを作成する。その後、第2酸化膜のみにN等の第1元素を添加することにより、界面制御酸化膜またはゲート電極として用いたpMOS
トランジスタを作成する。
【0116】
この場合、Moの添加量[Mo](原子/cm2)に対し、第1元素ε(例えば、F、HまたはTa)の添加量[ε](原子/cm2)、第2元素ζ(例えば、N等)の添加量[ζ](原子/cm2)は、
0.08×[Mo]<[ε]<[Mo]×2 (6)
を満たし、かつ、
0.08×[Mo]<[ζ]×K<[Mo]×2+[ε] (7)
を満たす。ここで、Kは第2元素ζが添加されたことにより受け取ることの出来る電子の数である。Fを添加した場合、Fは1つの電子しか放出しないので、式(6)は、式(2)において、K=1の場合と同じ内容である。また、式(7)において、下限は式(2)と同じであり、上限は、Moが電子を放出する量が増えていることを反映している。
【0117】
次に、Type−Cの場合のFなどの添加物の相対量について説明する。
【0118】
添加物金属である第1元素ηの添加量[η](原子/cm2)に対し、F、H、Taから選ばれた第2元素θの添加量[θ](原子/cm2)は、
0.08×[η]<[θ]<[η]×(8−[第1元素ηの最外核電子数]) (8)
を満たす。ここで、第1元素ηの最外核電子数は、Vの時が5個、Crの時が6個、Mn、Tc、またはReの時が7個である。
【実施例】
【0119】
次に、本発明の実施例を、図面を参照して詳細に説明する。
【0120】
(実施例1)Type−A、n−Si
本発明の実施例1の半導体装置を図22(a)、22(b)に示す。本実施例の半導体装置は、図22(a)に示すように、n型シリコン基板22上に、Wが添加されたHfO2膜42と、このHfO2膜42上に形成されたWからなる金属膜44との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をSiの伝導帯の底よりも上に位置させるType−Aの添加物であり、n型Si基板とのバリアのない接続(barrier-less junction)を形成する。
【0121】
本実施例の半導体装置は以下のように形成される。まず、n型Si基板22上に、HfO2をスパッタにより成膜して、その上にWをスパッタにて成膜した。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。この熱処理により、WがHfO2中に拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位である。そのバンドラインナップは、図22(b)に示されている。製造方法としては、HfO2ターゲット、Wターゲットの二つのターゲットを用いた、同時スパッタ法なども有効である。Wが添加されたHfO2膜42とWからなる金属膜44との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図22(b)に示すように、ギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。また、本実施例では、添加物としてWを採用したが、Nbを用いてもよい。
【0122】
また、本実施例の半導体装置をnMISFETにおけるn型Siのソース/ドレイン領域と、ソース/ドレイン金属電極に適用した場合、上記nMISFETのゲート絶縁膜と、このゲート絶縁膜上に形成される金属からなるゲート電極との積層構造も考慮すると、Wが添加されたHfO2膜42の仕事関数として、4.0eV程度にしておく方法も有効である。
【0123】
また、Wが添加されたHfO2膜42にNなどを更に追加して添加することも考えられる。Nなどを添加しない場合は、Wのみの添加では仕事関数は3.9eV、Nbのみの添加では、仕事関数は、3.3eV程度である。ここで、例えば3.9eVより大きな仕事関数を目指す場合には、Nなどを導入すれば良い。ギャップの中準位から電子を放出して、準位を深くすることが出来る。窒素(N)の他に、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を大きくすることが可能である。
【0124】
(比較例1)
本実施例の比較例1の半導体装置を図23(a)、23(b)に示す。この比較例1の半導体装置は、図22(a)に示す実施例1の半導体装置において、Wが添加されたHfO2膜42を除去した構成となっている。この比較例の半導体装置は以下のようにして形成される。
【0125】
まず、図23(a)に示すように、n型Si基板22上にW膜44を成膜して、真空中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。n型Si基板22とW膜44との接合の電気特性を測ると、非常に界面接触抵抗が大きく、オーミックな特性を示さない。これは、図23(b)に示すバンドラインナップからわかるように、金属がSi上ではピン止めされているからである。ピン止め位置は、仕事関数に直して、およそ4.7eVの位置であり、障壁の高さは0.65eV(=4.7−4.05)という大きな値であった。実施例1と比較して、抵抗が桁違いに大きくなっていることが確認された。
【0126】
(比較例2)
本実施例の比較例2の半導体装置を説明する。この比較例2の半導体装置は、図22(a)に示す実施例1の半導体装置において、Wが添加されたHfO2膜42を、添加物が添加されないSi3N4薄膜とした構成となっている。添加物が導入されていないSi3N4膜を金属膜とn型Si基板との間に用いると、確かに障壁高さが大きく低下することが分かった。即ち、n型の仕事関数の金属に対し、0.2eV〜0.3eVの障壁になっていた。その結果、金属膜と、Si3N4膜との接合の電気特性を測ると、オーミックな特性とはいえないものであった。その原因は、Si3N4膜のトンネル抵抗が大きいことにある。実施例1と比較して、抵抗が大きくなっていることが確認された。つまり、単純に酸化膜(Si3N4、Al2O3、SiO2、GeO2、HfO2、ZrO2など)を導入しただけでは、仕事関数の最適化は、困難であり、しかも、トンネル抵抗が増大するという問題も確認された。
【0127】
(変形例1)Type−A、p−Si
次に、本実施例の変形例1による半導体装置を図24(a)、24(b)に示す。本変形例の半導体装置は、p型Si基板2上に、Wが添加されたHfON膜43と、このHfON膜43上に形成されたWからなる金属膜44との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をSiの伝導帯の底よりも上に位置させるType−Aの添加物である。更にNを添加することによりバンド中の準位をSiの価電子帯の頂上よりも下に位置させることが可能である。NとWとを添加することにより、p型Si基板とのバリアのない接続(barrier-less junction)を形成する。
【0128】
本変形例の半導体装置は、以下のように形成される。p型シリコン基板2上に、Wが添加されたHfON膜43を形成した。このHfON膜43は、WとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行った。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.3eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位を、さらに窒素の添加により、移動させたものである。そのバンドラインナップを、図24(b)に示す。HfON膜43と金属膜44との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図24(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0129】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.3eV程度にすることが出来た。
【0130】
また、本変形例においては、添加物としてWを採用したが、Nbを用いてもよい。
【0131】
(変形例2)Type−B、n−Si
次に、本実施例の変形例2による半導体装置を説明する。本変形例の半導体装置は、図22(a)に示す実施例1の半導体装置と同じ構造を有しており、HfO2に添加する添加物としてMo(モリブデン)とF(フッ素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をSiの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、n型Si基板とのバリアのない接続を得ることができる。
【0132】
この変形例の半導体装置は、以下のように形成される。まず、n型Si基板上に、Moが添加されたHfO2を作成した。MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。次にFイオンを打ち込み、その後、真空で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。Fイオンの注入量を最適にすることで、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にMoが添加されたことによって発生した準位を、フッ素の添加により、移動させたものである。そのバンドラインナップは、図22(b)に示すものと同等である。MoとFが添加されたHfO2膜と金属膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図22(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0133】
ここでは、仕事関数を最適化するために、フッ素(F)を導入したが、Fに代わり、HやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0134】
(変形例3)Type−B、p−Si
本実施例の変形例3による半導体装置を説明する。本変形例の半導体装置は、図24(a)に示す変形例1の半導体装置と同じ構造を有しており、HfO2に添加する添加物してMo(モリブデン)とN(窒素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をSiの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、p型Si基板とのバリアのない接続を得ることができる。
【0135】
この変形例の半導体装置は、以下のように形成される。まず、p型Si基板上に、Moが添加されたHfON膜を形成した。その上にW膜をスパッタにより成膜した。上記Moが添加されたHfON膜は、MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行うことにより形成した。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.3eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中準位は、HfO2にMoが添加されたことによって発生した準位を、窒素添加により、移動させたものである。そのバンドラインナップは、図24(b)に示すものと同等である。Moが添加されたHfON膜と、W膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図24(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0136】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.3eV程度にすることが出来た。
【0137】
(変形例4)Type−C、n−Si
次に、本実施例の変形例4による半導体装置を説明する。本変形例による半導体装置は、図22(a)に示す実施例1の半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とH(水素)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をSiの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、n型Si基板とのバリアのない接続を得ることができる。
【0138】
この変形例による半導体装置は、以下のように形成される。まず、n型Si基板上に、Vが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。Vが添加されたHfO2膜の形成は、VとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。室温において、プラズマHにさらすことで、水素原子を界面のVが添加されたHfO2膜に取り込んだ。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。プラズマHにさらす時間と温度を最適にすることで、仕事関数にして3.9eV近傍にHfO2ギャップ中準位を形成する。このギャップ中準位は、HfO2にVが添加されたことによって発生した準位を、水素添加により、移動させたものである。そのバンドラインナップは、図22(b)に示すものと同等である。Vが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図22(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0139】
本変形例では、仕事関数を最適化するために、水素(H)を導入したが、Hに代わり、FやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0140】
また、本変形例では、添加物としてVを採用したが、Vの代わりにCr、Mn、Tc、Reのいずれかを用いてもよい。
【0141】
(変形例5) Type−C p−Si
次に、本実施例の変形例5による半導体装置を説明する。本変形例による半導体装置は、図24(a)に示す第1変形例による半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とTa(タンタル)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をSiの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、p型Si基板とのバリアのない接続を得ることができる。
【0142】
この変形例による半導体装置は、以下のように形成される。まず、p型Si基板上に、V及びTaが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。V及びTaが添加されたHfO2膜は、V、Ta、HfO2の3つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。各ターゲットに注入する電力により添加量を最適にすることが出来る。仕事関数にして5.3eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にVが添加されたことによって発生した準位を、Taの添加により、移動させたものである。そのバンドラインナップは、図24(b)に示すものと同等である。V及びTaが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図24(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0143】
本変形例では、仕事関数を最適化するために、タンタル(Ta)を導入したが、Taに代わり、FやHを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.3eV程度にすることが出来た。
【0144】
また、本変形例では、添加物としてVを採用したが、Cr、Mn、Tc、Reを用いてもよい。
【0145】
本変形例では、ギャップ中の準位を上昇させるために、Ta(またはF、H)を用いたが、これらを用いない場合も考えられる。これらを用いない場合、非常に深い仕事関数の状態が得られる。単純にp型半導体/金属(例えば、Si/金属、Ge/金属など)の接触がオーミックになれば良いのであれば、Type−Cの添加物を導入した場合には、Ta(またはF、H)を導入する必要はない。
【0146】
(実施例2)Type−A n−Ge
次に、本発明の実施例2による半導体装置を図25(a)、25(b)に示す。本実施例の半導体装置は、図25(a)に示すように、n型Ge基板48上に、Wが添加されたHfO2膜50と、このHfO2膜50上に形成されたWからなる金属膜52との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をSiの伝導帯の底よりも上に位置させるType−Aの添加物であり、n型Ge基板とのバリアのない接続を形成する。
【0147】
本実施例の半導体装置は以下のように形成される。まず、n型Ge基板22上に、HfO2膜をスパッタにより成膜して、その上にW膜52をスパッタにて成膜した。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。この熱処理により、WがHfO2膜中に拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位である。そのバンドラインナップは、図25(b)に示されている。製造方法としては、HfO2ターゲット、Wターゲットの二つのターゲットを用いた、同時スパッタ法なども有効である。Wが添加されたHfO2膜50とW膜52との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図25(b)に示すように、ギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0148】
また、本実施例では、添加物としてWを採用したが、Nbを用いてもよい。
【0149】
また、Wが添加されたHfO2膜にNなどを更に追加することも考えられる。Nなどを添加しない場合は、Wの添加では仕事関数は3.9eV、Nbの添加では、仕事関数は、3.3eV程度である。ここで、例えば3.9eVより大きな仕事関数を目指す場合には、Nなどを導入すれば良い。ギャップ中の準位から電子を放出して、準位を深くすることが出来る。窒素(N)の他に、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、 Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を大きくすることが可能である。
【0150】
(比較例1)
本実施例の比較例1の半導体装置を図26(a)、26(b)に示す。この比較例1の半導体装置は、図25(a)に示す実施例2の半導体装置において、Wが添加されたHfO2膜42を除去した構成となっている。この比較例の半導体装置は以下のようにして形成される。
【0151】
まず、図26(a)に示すように、n型Ge基板48上にW膜52を成膜して、真空中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。n型Ge基板48とW膜52との接合の電気特性を測ると、非常に界面接触抵抗が大きく、オーミックな特性を示さない。これは、図26(b)に示すバンドラインナップからわかるように、金属がSi上ではピン止めされているからである。ピン止め位置は、仕事関数に直して、およそ4.6eVの位置であり、障壁の高さは0.6eV(=4.6−4.0)という大きな値であった。実施例1と比較して、抵抗が桁違いに大きくなっていることが確認された。
【0152】
(比較例2)
本実施例の比較例2の半導体装置を説明する。この比較例2の半導体装置は、図25(a)に示す実施例2の半導体装置において、Wが添加されたHfO2膜42を、添加物が添加されないSi3N4薄膜とした構成となっている。添加物が導入されていないSi3N4膜を金属膜とn型Si基板との間に用いると、確かに障壁高さが大きく低下することが分かった。即ち、n型の仕事関数の金属に対し、0.2eV〜0.3eVの障壁になっていた。その結果、金属膜と、Si3N4膜との接合の電気特性を測ると、オーミックな特性とはいえないものであった。その原因は、Si3N4膜のトンネル抵抗が大きいことにある。実施例1と比較して、抵抗が大きくなっていることが確認された。つまり、単純に酸化膜(Si3N4、Al2O3、SiO2、GeO2、HfO2、ZrO2など)を導入しただけでは、仕事関数の最適化は、困難であり、しかも、トンネル抵抗が増大するという問題も確認された。
【0153】
(変形例1)Type−A、p−Ge
次に、本実施例の変形例1による半導体装置を図27(a)、27(b)に示す。本変形例の半導体装置は、p型Ge基板49上に、Wが添加されたHfON膜51と、このHfON膜51上に形成されたWからなる金属膜52との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をGeの伝導帯の底よりも上に位置させるType−Aの添加物である。更にNを添加することによりバンド中の準位をGeの価電子帯の頂上よりも下に位置させることが可能である。NとWとを添加することにより、p型Ge基板とのバリアのない接続(barrier-less junction)を形成する。
【0154】
本変形例の半導体装置は、以下のように形成される。p型Ge基板49上に、Wが添加されたHfON膜51を形成した。このHfON膜51は、WとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行った。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.0eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位を、さらに窒素の添加により、移動させたものである。そのバンドラインナップを、図27(b)に示す。HfON膜51と金属膜52との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図27(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0155】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.0eV程度にすることが出来た。
【0156】
また、本変形例においては、添加物としてWを採用したが、Nbを用いてもよい。
【0157】
(変形例2)Type−B、n−Ge
次に、本実施例の変形例2による半導体装置を説明する。本変形例の半導体装置は、図25(a)に示す実施例2の半導体装置と同じ構造を有しており、HfO2に添加する添加物としてMo(モリブデン)とF(フッ素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をGeの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、n型Ge基板とのバリアのない接続を得ることができる。
【0158】
この変形例の半導体装置は、以下のように形成される。まず、n型Ge基板上に、Moが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。Moが添加されたHfO2膜の形成は、MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。次にFイオンを打ち込み、その後、真空で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。Fイオンの注入量を最適にすることで、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にMoが添加されたことによって発生した準位を、フッ素の添加により、移動させたものである。そのバンドラインナップは、図25(b)に示すものと同等である。MoとFが添加されたHfO2膜と金属膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図25(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0159】
ここでは、仕事関数を最適化するために、フッ素(F)を導入したが、Fに代わり、HやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0160】
(変形例3)Type−B、p−Ge
本実施例の変形例3による半導体装置を説明する。本変形例の半導体装置は、図27(a)に示す変形例1の半導体装置と同じ構造を有しており、HfO2に添加する添加物してMo(モリブデン)とN(窒素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をGeの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、p型Ge基板とのバリアのない接続を得ることができる。
【0161】
この変形例の半導体装置は、以下のように形成される。まず、p型Ge基板上に、Moが添加されたHfON膜を形成した。その上にW膜をスパッタにより成膜した。上記Moが添加されたHfON膜は、MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行うことにより形成した。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.0eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中準位は、HfO2にMoが添加されたことによって発生した準位を、窒素添加により、移動させたものである。そのバンドラインナップは、図27(b)に示すものと同等である。Moが添加されたHfON膜と、W膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図27(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0162】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.0eV程度にすることが出来た。
【0163】
(変形例4)Type−C、n−Ge
次に、本実施例の変形例4による半導体装置を説明する。本変形例による半導体装置は、図25(a)に示す実施例2の半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とH(水素)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をGeの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、n型Ge基板とのバリアのない接続を得ることができる。
【0164】
この変形例による半導体装置は、以下のように形成される。まず、n型Ge基板上に、Vが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。Vが添加されたHfO2膜の形成は、VとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。室温において、プラズマHにさらすことで、水素原子を界面のVが添加されたHfO2膜に取り込んだ。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。プラズマHにさらす時間と温度を最適にすることで、仕事関数にして3.9eV近傍にHfO2ギャップ中準位を形成する。このギャップ中準位は、HfO2にVが添加されたことによって発生した準位を、水素添加により、移動させたものである。そのバンドラインナップは、図25(b)に示すものと同等である。Vが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図25(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0165】
本変形例では、仕事関数を最適化するために、水素(H)を導入したが、Hに代わり、FやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0166】
また、本変形例では、添加物としてVを採用したが、Vの代わりにCr、Mn、Tc、Reのいずれかを用いてもよい。
【0167】
(変形例5) Type−C p−Si
次に、本実施例の変形例5による半導体装置を説明する。本変形例による半導体装置は、図27(a)に示す第1変形例による半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とTa(タンタル)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をGeの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、p型Ge基板とのバリアのない接続を得ることができる。
【0168】
この変形例による半導体装置は、以下のように形成される。まず、p型Ge基板上に、V及びTaが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。V及びTaが添加されたHfO2膜は、V、Ta、HfO2の3つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。各ターゲットに注入する電力により添加量を最適にすることが出来る。仕事関数にして5.0eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にVが添加されたことによって発生した準位を、Taの添加により、移動させたものである。そのバンドラインナップは、図27(b)に示すものと同等である。V及びTaが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図27(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0169】
本変形例では、仕事関数を最適化するために、タンタル(Ta)を導入したが、Taに代わり、FやHを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.0eV程度にすることが出来た。
【0170】
また、本変形例では、添加物としてVを採用したが、Cr、Mn、Tc、Reを用いてもよい。
【0171】
本変形例では、ギャップ中の準位を上昇させるために、Ta(またはF、H)を用いたが、これらを用いない場合も考えられる。これらを用いない場合、非常に深い仕事関数の状態が得られる。単純にp型半導体/金属(例えば、Si/金属、Ge/金属など)の接触がオーミックになれば良いのであれば、Type−Cの添加物を導入した場合には、Ta (またはF,H)を導入する必要はない。
【0172】
(実施例3) MIMキャパシタ
次に、図28乃至図29(b)を参照しながら、本発明の実施例3の半導体装置について説明する。本実施例の半導体装置は、金属/絶縁体/金属の積層構造を有するMIMキャパシタであって、図28に示すように、シリコン基板60上に、TiAlNからなるバッファー層61、SrRuO3電極62、Moが添加されたHfON膜(界面制御酸化膜)63、Pb(Zr、Ti)O3からなる強誘電体膜64、Moが添加されたHfON膜(界面制御酸化膜)65、およびSrRuO3電極が、この順序で積層された積層構造を有している。各層は、それぞれスパッタにより形成している。特に、Moが添加されたHfON膜63、65は、MoターゲットとHfO2ターゲットの同時スパッタを、Ar/O2/N2雰囲気中で形成した。全体の成膜が終わった後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。
【0173】
ここでは、Moが添加されたHfON膜63、65においては、図29(a)、29(b)に示すように、HfO2におけるギャップ中の準位を作りだし、その準位に電極の実効仕事関数をピン止めしている。ここでは、仕事関数にしておよそ5.5eV近傍にHfO2におけるギャップ中の準位を形成している。本発明の一実施形態で説明した技術を用いれば、他の添加物の組み合わせによっても、適当な仕事関数をもった界面制御酸化膜を設計することが可能である。V、Cr、Mn、Nb、Mo、Tc、W、Reなどを添加することでギャップ中の状態を作り、仕事関数が強誘電体のギャップのおよそ中間にくるように設計すればよい。
【0174】
本実施例で示した構造では、MIMキャパシタの電子に対する障壁がおよそ1.65eVであり、ホールに対する障壁もおよそ1.65eVである。そのため、分極を起こさせれば、その分極を長時間保つことが可能である。つまり、このキャパシタを強誘電体メモリ(FeRAM)のためのキャパシタとして用いれば、経時変化のない、非常に高性能の強誘電体メモリが作成できる。本実施例のMIMキャパシタを用いたFeRAMでは、動作中のリフレッシュも、基本的に不要であり、真の意味での不揮発性メモリが構成出来る。
【0175】
また、本実施例において、キャパシタ電極としてはSrRuO3という酸化物電極を用いたが、電極材料は、従来用いられている、様々な金属が使用してもよい。代表的には、WやTiNなど、加工性に優れる材料が使用可能となる。本実施例のMIMキャパシタによれば、仕事関数は挿入された酸化物により決定されるため、電極材料は全く自由に決められるようになるためである。
【0176】
(比較例)
次に、本実施例の比較例によるMIMキャパシタを説明する。この比較例のMIMキャパシタは、図28に示す本実施例のMIMキャパシタにおいて、界面制御酸化膜を除去した構成を有している。すなわち、半導体基板上に、TiAlNバッファー層、SrRuO3電極、Pb(Zr、Ti)O3からなる強誘電体膜、SrRuO3電極がこの順序で積層された積層構造を有している。この比較例の場合、時間がたつと、酸素欠陥が発生し、電子に対する障壁が0.2eVまで低下した。その結果、リーク電流が流れ、分極が簡単に消滅してしまった。経時変化は非常に簡単に発生してしまい、分極を保持できるのは、数時間程度であった。また、WやTiN電極などを用いると、初期段階からリーク電流が大きく、使用できなかった。
【0177】
(変形例)DRAMキャパシタの新しい構成
本実施例では、強誘電体(ferroelectric material)の分極の保持について示したが、高誘電体、例えば(Ba、Sr)TiO3、SrTiO3、Ta2O5など、を用いたキャパシタでも全く、同様である。つまり、界面制御のための酸化膜を設けることで、実効仕事関数を大きくし、特に電子障壁を大きくすることが重要である。酸化物誘電体は酸素欠陥が出来易く、実際に酸素欠陥が出来ると、電子に対する障壁が低下する傾向を示すためである。本実施例の構造を導入した、高誘電体(high-dielectric material)キャパシタをDRAM(Dynamic Random Access Memory)のキャパシタに用いれば、電荷蓄積、維持能力が高いため、リフレッシュ動作は従来の1割程度まで低減できるため、長期信頼性の高い、高速なDRAMを得ることができる。
【0178】
(実施例4)半導体S/Dを用いたMISFET
次に、本発明の実施例4による半導体装置を図30(a)、30(b)を参照して説明する。本実施例の半導体装置は、nMISFETであって、ソース/ドレイン領域と、ソース/ドレイン金属電極との間に界面制御酸化膜を設けた構成となっている。すなわち、図30(b)に示すように、p型Si基板2に離間して、n型Siの、ソース領域3a、4aおよびドレイン領域3b、4bが形成されている。これらのソース領域およびドレイン領域はエクステンション領域3a、3bを含んでいる。ソース領域3a、4aと、ドレイン領域3b、4bとの間のp型Si基板の領域がチャネル領域5となる。ソース領域4aおよびドレイン領域4b上には、Wが添加されたHfO2膜(界面制御酸化膜)70a、70bが形成され、チャネル領域5上には、Wが添加されないHfO2膜70が形成されている。ソース/ドレイン領域4a、4bにおいては、Wが添加されたHfO2膜70a、70b上に例えばW(タングステン)からなるソース/ドレイン金属電極72a、72bが形成されている。また、チャネル領域5においては、HfO2膜70上には、例えばHfSiONからなるゲート絶縁膜74が形成され、このゲート絶縁膜74上にはWが添加されたHfSiON膜(界面制御酸化膜)75が形成され、このHfSiON膜(界面制御酸化膜)75上に、Wからなるゲート電極76が形成されている。ゲート絶縁膜74およびゲート電極76と、ソース/ドレイン金属電極72a、72bとの間には、絶縁体からなる側壁78が形成され、ゲート電極76とソース/ドレイン金属電極とが絶縁分離されている。図30(b)においては、側壁78は、底部にHfO2膜70が存在している形で形成されているが、上記底部がSi基板2に接するように、HfO2膜70を除去しても良い。除去した構造は、図7(a)に示されている。
【0179】
次に、本実施例のnMISFETの製造方法を説明する。
【0180】
図30(a)に示すn型Si基板4a,4b/HfO2膜70/金属電極72a、72bの積層構造は、実施例1に示した積層構造と考えて良い。n型Si基板 (半導体ソース/ドレイン)4a,4b上に、HfO2膜70をスパッタにより成膜して、その上にW膜72a、72b、76をスパッタにて成膜した。但し、ここでは、HfO2膜70を形成した後、ゲート絶縁膜74を形成し、続いてn型不純物をSi基板2に導入することによりエクステンション領域3a、3bを形成する。その後、ゲート絶縁膜74上にダミーのゲート電極(図示せず)を形成するとともにソース/ドレイン領域におけるHfO2膜70上にダミーのソース/ドレイン電極(図示せず)を形成する。このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間には溝が設けられている。その後、この溝を埋め込むように絶縁体からなる側壁78を形成する。そして、上記ダミーのゲート電極とダミーのソース/ドレイン電極を除去した後、n型不純物をSi基板2に導入することによりソース/ドレイン領域4a、4bを形成する。その後に、Wからなるゲート電極76とWからなるソース/ドレイン金属電極72a、72bとを同時に成膜して、CMPで平坦化を行うことにより形成している。
【0181】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。熱処理により、n型Siのソース/ドレイン領域4a、4bと、ソース/ドレイン金属電極72a、72bとの間のHfO2膜70には、Wが拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。Wが十分に拡散して、Wが添加されたHfO2からなる界面制御酸化膜70a、70bが形成される(図30(b))。この界面制御酸化膜70a、70bは、アニール時間や温度を工夫することにより、ホッピング伝導的な膜(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)にも、バンド伝導的な膜(Wの面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)にもなり得る。両者を比較すると、バンド伝導の方が界面制御酸化膜としての抵抗は小さく出来る。ここでは、Wの面密度にして、2×1014原子cm−2程度が導入されていて、バンド伝導的である。同時に、HfSiONからなるゲート絶縁膜74とWからなるゲート電極76との間にも、ゲート絶縁膜74中にWが拡散し、界面制御酸化膜75が形成される。界面制御酸化膜75は仕事関数にして4.1eV近傍にHfシリケート(HfSiO)におけるギャップ中の準位を形成する。この界面制御酸化膜75は、HfシリケートにタングステンWと窒素Nが両方とも導入されていることになる。タングステンWの添加によりギャップ中の準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、4.1eV近傍にギャップ中の準位が形成されていることになる。こうして、界面制御酸化膜70a、70b、および界面制御酸化膜75の形成時のプロセス条件を適切に制御することにより、仕事関数を最適化することが出来た。
【0182】
(変形例1)
次に、実施例4の変形例1によるnMISFETを図31(a)、31(b)を参照して説明する。図31(b)に示すように、本変形例のnMISFETは、実施例の4のnMISFETにおいて、ソース/ドレイン金属電極およびゲート電極としてWの代わりにTiNを用いるとともに、n型Siのソース/ドレイン領域4a、4bとTiNからなるソース/ドレイン電極82a、82bとの間に、Nbが添加された(Hf、Zr)O2膜80を形成した構成となっている。なお、チャネル領域5上には、まずHfONからなるゲート絶縁膜81が形成され、このゲート絶縁膜81上に、(Hf、Zr)ON膜(界面制御酸化膜)83aが形成され、この(Hf、Zr)ON膜83a上にTiNからなるゲート電極86が形成された構成となっている。ゲート電極86と、ソース/ドレイン金属電極82a、82bとの間には絶縁体からなる側壁88が形成されている。なお、本変形例においては、側壁88の底部はSi基板2に接している。
【0183】
Nbが添加された(Hf、Zr)O2膜80およびNが添加される前のNbが添加された(Hf、Zr)O2膜83(図31(a))は、HfO2ターゲット、ZrO2ターゲット、Nbターゲットの3つのターゲットを同時にスパッタすることで形成される。本変形例では、Hf/(Hf+Zr)=0.95となるように、ZrO2ターゲットへの電力供給を抑えながら成膜している。
【0184】
次に、本変形例のnMISFETの製造プロセスを簡単に説明する。p型Si基板2のチャネル領域5上にHfONからなるゲート絶縁膜81を形成する。n型不純物をSi基板2に注入することにより、エクステンション領域3a、3bを形成し、その後、全面に、Nbが添加された(Hf、Zr)O2膜80、83を形成する。続いて、例えば、レジストを全面に塗布し、パターニングすることにより、レジストからなるダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Nbが添加された(Hf、Zr)O2膜80、83もパターニングされ、ダミーのゲート電極とダミーのソース/ドレイン電極との間に溝(図示せず)が形成される。続いて、上記溝を絶縁体で埋め込むことにより側壁88を形成し、その後、ダミーのゲート電極とダミーのソース/ドレイン電極とを除去する。その後、n型不純物をSi基板2に注入することにより、ソース/ドレイン領域4a、4bを形成する。続いて、TiNからなる金属電極を形成し、CMPで平坦化する。続いて、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。
【0185】
このように形成されたnMISFETにおいては、n型Siのソース/ドレイン領域4a、4bとTiNからなるソース/ドレイン金属電極82a、82bとの間の、Nbが添加された(Hf、Zr)O2膜80は、仕事関数にして3.3eV近傍にHfO2におけるギャップ中の準位を形成している。また、上記熱処理により、Nbが添加された(Hf、Zr)O2膜83は、HfONからなるゲート絶縁膜81と、界面で反応を起こし、Nbが添加された(Hf、Zr)ON膜83aに変化する(図31(b))。Nbが添加された(Hf、Zr)ON膜83aは、窒素が添加されたことで、仕事関数が、4.1eVまで大きくなっていた。ソース/ドレイン領域4a、4bと、ソース/ドレイン金属電極82a、82bと、を接続するNbが添加された(Hf、Zr)O2膜80では、仕事関数としては3.3eVを用いることが出来るが、ゲート絶縁膜81と金属からなるゲート電極86との接続部では、本発明の一実施形態で示した技術を用いて、仕事関数を最適化する必要がある。
【0186】
なお、本変形例では、Nは熱処理により添加したが、ゲート電極を形成する前に、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luなどを、Nbが添加された(Hf、Zr)O2膜83にイオン打ち込みにより添加しても良いし、Nbが添加された(Hf、Zr)O2膜83にプラズマ窒化などによって窒素を導入してもよい。勿論、ソース/ドレイン領域4a、4bとソース/ドレイン金属電極との接合部であっても、窒素などを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜と金属のゲート電極との界面を余りいじらずに、両方を最適にすることが可能と考えられるからである。
【0187】
変形例1における材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料(base material)として、W、Nbから選ばれた少なくとも1つを添加することでギャップ中の準位を作りだし、その準位を使うことが有効である。更にN、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、 Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。
【0188】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、Mo、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中準位を作りだし、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、プラズマ窒化などのように成膜後に導入する方法も考えられる。例えば、CrとTaを導入する場合、CrとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにCrを成膜し、熱拡散をさせる方法も可能である。Crターゲット、Taターゲット、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で作成する方法を用いることができる。
【0189】
(変形例2) メモリセル
実施例4の変形例2による半導体装置を図32に示す。本変形例の半導体装置は、不揮発性半導体装置であって、この半導体記憶装置のメモリセルの断面図を図32に示す。このメモリセルは、図32に示すように、p型Si基板2に離間して、n型Siの、ソース領域3a、4aおよびドレイン領域3b、4bが形成されている。これらのソース領域およびドレイン領域はエクステンション領域3a、3bを含んでいる。ソース領域3a、4aと、ドレイン領域3b、4bとの間のp型Si基板の領域がチャネル領域5となる。ソース領域4aおよびドレイン領域4b上には、Wが添加されたHfO2膜(界面制御酸化膜)70a、70bが形成され、このHfO2膜70a、70b上にWからなるソース/ドレイン電極72a、72bが形成されている。また、チャネル領域5上には、トンネル絶縁膜90、電荷蓄積膜91、ブロック絶縁膜92、Wが添加されたHfSiON膜(界面制御酸化膜)93、およびWからなる制御電極94がこの順序で積層されている。界面制御酸化膜70a、70bおよびソース/ドレイン電極72a、72bと、トンネル絶縁膜90、電荷蓄積膜91、ブロック絶縁膜92、Wが添加されたHfSiON膜(界面制御酸化膜)93、およびWからなる制御電極94の積層膜との間には、絶縁体からなる側壁78が形成され、絶縁分離されている。
【0190】
このように構成することにより、電荷を蓄積することで閾値を制御し、チャネルのON/OFFを判断することでメモリとして動作させることが可能であるとともに、半導体のソース/ドレイン領域とソース/ドレイン金属電極との間の仕事関数を制御して、低抵抗化することが可能となるので、消費電力が抑制することができる。
【0191】
トンネル絶縁膜(電荷をトンネルさせる絶縁膜)としては、例えばSiO2などの絶縁膜が用いられ、電荷蓄積膜91としては、例えばn型ポリシリコンなどの浮遊電極(FG)であっても良いし、窒化シリコンやRu添加SrTiO3などの電荷蓄積可能な、すなわち電荷をトラップすることの可能なトラップ絶縁膜であっても良い。ブロック絶縁膜92としては、LaAlO3、HfO2、Al2O3などの誘電率の大きな絶縁膜が用いられる。ブロック絶縁膜92は、電荷蓄積膜91に溜まった電荷を制御電極94に逃さないように、構成される。各膜もそれぞれの役割が果たせるように、積層構造を有するようにしてもよい。特に、相互拡散を考慮して、各膜の間には拡散し難い構成を考慮することも重要である。基本的には、電荷は、チャネル側からのトンネル絶縁膜をトンネル効果により、出し入れすることになる。特に(例えばWからなる)制御電極94から電荷が誤って注入されることは避けたい。そのため、本変形例では、ブロック絶縁膜92の制御電極94側の界面を窒化しておき、HfO2酸化膜を制御電極との界面に挿入し、熱プロセスを通すことで、界面は、Wが添加されたHfON膜(界面制御酸化膜)93となり、大きな仕事関数(例えば、およそ5.7eV)を有し、Wからなる制御電極94からの電荷の誤注入を防ぐ構成とした。
【0192】
また、本変形例においては、半導体のソース/ドレイン領域4a、4bと、Wからなるソース/ドレイン電極72a、72bとの間のHfO2膜はWが拡散して、仕事関数にして3.9eVの接触となる。つまりオーミックな接続となっている。このような構成は、ソース/ドレイン領域とのコンタクトを通じて制御を行うNOR型などのメモリセルには、非常に有効である。NANDセルでは、部分的にしかソース/ドレイン領域とのコンタクトを取らない構成となるが、NANDセルの端部では必ずコンタクトを取り、しかも大きな電流が流れるので、低消費電力化に、接触抵抗が小さいこと(オーミックであること)は非常に重要である。ただし、上記端部では、通常のMISFETを用いてもよく、その場合は、本実施例のMISFETを用いれば良い。NOR型、NAND型に関係なく、ソース/ドレイン領域との接触がオーミックであれば、そこの消費電力を気にせずに、違った構成のメモリが考えられる。その意味でも、接触抵抗の制御は非常に有効である。
【0193】
(変形例3) pMISFET
次に、実施例4の変形例3による半導体装置を図33(a)、(b)を参照して説明する。本変形の半導体装置は、pMISFETであって、ソース/ドレイン領域と、ソース/ドレイン金属電極との間に界面制御酸化膜を設けた構成となっている。すなわち、図33(b)に示すように、n型Si基板22に離間して、p型Siの、ソース領域23a、24aおよびドレイン領域23b、24bが形成されている。これらのソース領域およびドレイン領域はエクステンション領域23a、23bを含んでいる。ソース領域23a、24aと、ドレイン領域23b、24bとの間のn型Si基板の領域がチャネル領域25となる。ソース領域24aおよびドレイン領域24b上には、Vが添加されたZrO2膜(界面制御酸化膜)102a、102bが形成され、チャネル領域25上には、HfTaON膜106が形成されている。ソース/ドレイン領域24a、24bにおいては、Vが添加されたZrO2膜102a、102b上に例えばW(タングステン)からなるソース/ドレイン金属電極104a、104bが形成されている。また、チャネル領域25においては、HfTaONからなるゲート絶縁膜106上に、VおよびTaが添加されたZrO2膜(界面制御酸化膜)108aが形成され、このZrO2膜108a上に、Wからなるゲート電極110が形成されている。ゲート絶縁膜106、ZrO2膜108a、およびゲート電極110の積層構造と、Vが添加されたZrO2膜(界面制御酸化膜)102a、102bおよびソース/ドレイン金属電極104a、104bの積層構造との間には、絶縁体からなる側壁112が形成され、ゲート電極110とソース/ドレイン金属電極104a、104bとが絶縁分離されている。
【0194】
本変形例において、Vが添加されたZrO2膜は、ZrO2ターゲット、Vターゲットの2つのターゲットを同時にスパッタすること形成される。
【0195】
次に、本変形例によるpMISFETの製造方法を簡単に説明する。n型Si基板22のチャネル領域25上にHfTaONからなるゲート絶縁膜106を形成する。p型不純物をSi基板22に注入することにより、ゲート絶縁膜106の両側にエクステンション領域23a、23bを形成し、その後、全面にVが添加されたZrO2膜102a、102b、108を形成する。続いて、例えば、レジストを全面に塗布し、パターニングすることにより、レジストからなるダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Vが添加されたZrO2膜102a、102b、108もパターニングされ、ダミーのゲート電極とダミーのソース/ドレイン電極との間に溝(図示せず)される。続いて、上記溝を絶縁体で埋め込むことにより側壁112を形成し、その後、ダミーのゲート電極とダミーのソース/ドレイン電極とを除去する。その後、p型不純物をSi基板22に注入することにより、ゲート絶縁膜106の両側にソース/ドレイン領域24a、24bを形成する。続いて、TiNからなる金属電極を形成し、CMPで平坦化する。続いて、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。
【0196】
このように形成されたpMISFETにおいては、p型Siのソース/ドレイン領域24a、24bとTiNからなるソース/ドレイン金属電極104a、104bとの間の、Vが添加されたZrO2膜102a、102bは、仕事関数にして6.2eV近傍にZrO2におけるギャップ中の準位を形成している。また、上記熱処理により、Vが添加されたZrO2膜108は、HfTaONからなるゲート絶縁膜106と、界面で反応を起こし、VおよびTaが添加されたZrO2膜108aに変化する(図33(b))。Vが添加されたZrO2膜108はTaが添加されたことで、仕事関数が、5.0eVまで小さくなっていた。ソース/ドレイン領域24a、24bと、ソース/ドレイン金属電極104a、104bと、を接続するVが添加されたZrO2膜102a、102bでは、仕事関数としては6.2eVを用いることが出来るが、ゲート絶縁膜106と金属からなるゲート電極110との接続部では、本発明の一実施形態で示した技術を用いて、仕事関数を最適化する必要がある。
【0197】
なお、本変形例では、Taは熱処理により添加したが、ゲート電極を形成する前に、Ta、F、Hなどを、Vが添加されたZrO2膜にイオン打ち込みにより添加してもよいし、励起水素にさらすなどして形成してもよい。勿論、ソース/ドレイン領域とソース/ドレイン金属電極との接合部であっても、Taなどを導入して、シリコンの価電子帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜と金属からなるゲート電極との界面を余りいじらずに、両方を最適にすることが可能と考えられるからである。
【0198】
変形例3における材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、Nb、W、Mo添加(Type−A、Type−B)によりギャップ中準位を作りだし、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。
【0199】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中の準位を作りだした酸化膜も界面制御酸化膜として用いることができる。特に、Fなど第二の添加物がない場合に効果的である。更に、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も有効である。特に、Fなど第二の添加物がある場合に有効である。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、励起水素などのように成膜後に導入する方法も考えられる。例えば、VとTaを導入する場合、VとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにVを成膜して、熱拡散させる方法も可能である。VターゲットとTaターゲットと、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で製造してもよい。
【0200】
ゲート絶縁膜と金属ゲート電極との間の界面制御酸化膜を最適化することで、SOI基板を用いたMISFETにも対応可能である。仕事関数を従来よりも、SOI層のギャップの中心付近に近づけるだけでよい。本発明の一実施形態で説明した技術を用いれば、簡単に実現できる。完全空乏化した基板であっても、実現可能であり、本発明の一実施形態の技術は、非常に応用範囲が広いことが分かる。
【0201】
本発明の一実施形態の技術により、仕事関数が自由に調整できるという点が重要である。半導体のソース・ドレイン領域とソース/ドレイン金属電極との接続部と、ゲート絶縁膜と金属ゲート電極の接続部を総合的に捉えて、フレキシブルに調整することが求められる。
【0202】
(実施例5) 金属S/Dを用いたMISFET
次に、本発明の実施例5による半導体装置を図34(a)、34(b)を参照して説明する。本実施例の半導体装置はnMISFETであって、図34(b)に示すように、p型Si基板2の表面に設けられるチャネル領域5と、Wからなるソース/ドレイン(ソース/ドレイン電極)124a、124bとの間にWが添加されたHfO2膜(界面制御酸化膜)120a、120bを設けた構成を有している。そして、Wが添加されたHfO2膜120a、120b間のチャネル領域5上にはWが添加されていないHfO2膜120が形成されている。HfO2膜120上にはHfSiONからなるゲート絶縁膜122が形成され、このゲート絶縁膜122上にWが添加されたHfSiON膜(界面制御酸化膜)123が形成され、この界面制御酸化膜123上にWからなるゲート電極124cが形成されている。なお、ゲート絶縁膜122、界面制御酸化膜123、およびゲート電極124cの積層構造と、ソース/ドレイン電極124a、124bとは、絶縁体からなる側壁126によって絶縁分離されている。本実施例においては、側壁126の底部にはHfO2膜120が存在しているが、この底部のHfO2膜120を除去して、図9(a)に示すように、側壁126の底部をSi基板2に直接接触させてもよい。また、図10(a)に示すように、金属からなるソース/ドレイン電極の一部をSi基板2に埋め込み、このソース/ドレイン電極の一部と、チャネル領域5との間に界面制御酸化膜を形成した構造であってもよい。
【0203】
次に、本実施例のnMISFETの製造方法を簡単に説明する。
【0204】
まず、図34(a)に示すように、p型シリコンのチャネル5上に、HfO2膜120をスパッタにより成膜する。その後、HfSiONからなるゲート絶縁膜122を形成し、その後、ダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間に分離溝が形成され、この分離溝に絶縁体を埋め込み側壁126を形成する。その後、Wをスパッタにて成膜し、Wからなるソース/ドレイン電極124a、124bと、Wからなるゲート電極124cとを同時に形成する。続いて、CMPで平坦化を行う。
【0205】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。熱処理により、p型Siチャネル5とソース/ドレイン電極124a、124bとの間のHfO2膜120には、Wが拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。そして、HfO2膜120は、Wが十分に拡散されて、Wが添加されたHfO2膜(界面制御酸化膜)120a、120bとなる(図34(b))。界面制御酸化膜は、アニール時間や温度を工夫することにより、ホッピング伝導的(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)な膜にも、バンド伝導的(面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)な膜にもなり得る。両者を比較すると、バンド伝導の方が界面酸化膜としての抵抗は小さく出来る。本実施例では、Wの面密度にして、2×1014原子cm−2程度が導入されていて、バンド伝導的である。同時に、HfSiONからなるゲート絶縁膜122とWからなるゲート電極124cとの間には、ゲート絶縁膜122中にWが拡散し、Wが添加されたHfSiON膜(界面制御酸化膜)123が形成される。この界面制御酸化膜123には、仕事関数にして4.1eV近傍にHfシリケートのギャップ中の準位が形成される。この界面制御酸化膜123は、HfシリケートにタングステンWと窒素Nが両方とも導入されていることになる。HfSiON膜にWの添加によりギャップ中に準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、4.1eV近傍にギャップ中の準位が形成されていることになる。こうして、界面制御酸化膜120a、120b、123を適切に形成することにより、仕事関数を最適化することが出来た。
【0206】
この時、金属のソース/ドレインを有するnMISFETが完成するが、図9(b)、図10(b)に示したように、チャネルのOFF状態で、ホールに対して大きなバリアが存在するので、接合リークが非常に少ないMISFETが得られる。更にチャネルのON状態では、電子のバリアが無くなるので、接触抵抗はなくオーミック接触である。しかも、バンドギャップ中の準位を介した伝導であるので、バンド伝導的(Wの面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)であり、新たなトンネル抵抗は発生しない。添加量が少ない場合には、ホッピング伝導(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)となるが、この場合もトンネル抵抗とは比べ物にならないくらい、抵抗は低い。従来からトンネル抵抗を介した接触抵抗制御が提案されているが、トンネル抵抗が発生するため、全く不十分であった。本実施例では、トンネル抵抗の発生しない、しかも、接触抵抗を自由に制御することができる。ここで、トンネル抵抗は、ギャップ中の準位を介さない、絶縁膜の両側の波動関数の重なりによる、トンネル効果の抵抗である。それに対し、バンド伝導やホッピング伝導はギャップ中の準位を介した伝導であり、トンネル抵抗とは全く異質なものである。
【0207】
(変形例1)
次に実施例5の変形例1によるnMISFETを図35(a)乃至図36(b)を参照して説明する。図35(a)乃至図36(b)は、本変形例のnMISFETの製造工程を示す断面図である。本変形例のnMISFETは、支持基板130、埋め込み絶縁膜132、およびp型シリコンからなるSOI層134を備えたSOI基板上に形成される。
【0208】
まず、SOI層をパターニングし、チャネル領域134を形成する。その後、このチャネル領域134の側面との間に隙間ができるような、レジストパターン136を埋め込み絶縁膜132上に形成し、このレジストパターンをマスクとしてチャネル領域134の側面および上面を覆うHfO2膜138を形成する。更に、このHfO2膜138を覆うHfON膜140を形成する(図35(a))。
【0209】
続いて、HfON膜140上にレジストパターン142を形成し、このレジストパターン142をマスクとして、HfON膜140およびHfO2膜138をパターニングする(図35(b))。パターニングされたHfO2膜138bがゲート絶縁膜となる。このとき、レジストパターン136と、パターニングされたHfO2膜138bおよびHfON膜140の積層膜との間に溝144が形成される(図35(b))。また、レジストパターン136と、チャネル領域134の両側面との間にはHfO2膜138aが残置される。
【0210】
次に、溝144に例えばSiNからなる絶縁体を埋め込み側壁146を形成し、その後、レジストパターン136、142を除去する(図36(a))。続いて、全面にWをスパッタにより堆積し、CMPにより平坦化することにより、埋め込み絶縁膜132上にWからなるソース/ドレイン電極148a、148bを形成するとともに、HfON膜140上にWからなるゲート電極148cを形成する。
【0211】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。熱処理により、p型Siチャネル134とソース/ドレイン電極148a、148bとの間のHfO2膜138aには、Wが拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。そして、HfO2膜138aは、Wが十分に拡散されて、Wが添加されたHfO2膜(界面制御酸化膜)138aとなる(図36(b))。界面制御酸化膜は、アニール時間や温度を工夫することにより、ホッピング伝導的(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)な膜にも、バンド伝導的(面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)な膜にもなり得る。両者を比較すると、バンド伝導の方が界面酸化膜としての抵抗は小さく出来る。本変形例では、Wの面密度にして、2×1014原子cm−2程度が導入されていて、バンド伝導的である。同時に、HfON膜140にはWからなるゲート電極148cからWが拡散し、Wが添加されたHfON膜(界面制御酸化膜)140aが形成される。この界面制御酸化膜140aには、仕事関数にして4.2eV近傍にHf酸化物のギャップ中の準位が形成される。この界面制御酸化膜140aは、Hf酸化物にWとNが両方とも導入されていることになる。HfON膜にWの添加によりギャップ中に準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、4.1eV近傍にギャップ中の準位が形成されていることになる。
【0212】
(変形例2)
次に、実施例5の変形例2によるnMISFETを図37(a)、37(b)を参照して説明する。本変形例のnMISFETは、図37(b)に示すように、p型Si基板2の表面に設けられるチャネル領域5と、TiNからなるソース/ドレイン(ソース/ドレイン電極)152a、152bとの間にWが添加されたHfO2膜(界面制御酸化膜)150a、150bを設けた構成を有している。そして、Wが添加されたHfO2膜150a、150b間のチャネル領域5上にはHfSiONからなるゲート絶縁膜154が形成され、このゲート絶縁膜154上にWが添加されたHfON膜(界面制御酸化膜)156が形成され、この界面制御酸化膜156上にTiNからなるゲート電極156が形成されている。なお、ゲート絶縁膜154、界面制御酸化膜156、およびゲート電極158の積層構造と、ソース/ドレイン電極152a、152bとは、絶縁体からなる側壁159によって絶縁分離されている。
【0213】
次に、本変形例のnMISFETの製造方法を説明する。
【0214】
まず、p型シリコンのチャネル5上にHfSiONからなるゲート絶縁膜154を形成する。続いて、Wが添加されたHfO2膜を全面に形成する。このWが添加されたHfO2膜はHfO2ターゲット、Wターゲットの2つのターゲットを同時にスパッタすることにより形成している。その後、例えばフォトレジストを全面に塗布し、露光、現像することにより、ダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Wが添加されたHfO2膜もパターニングされ、ダミーのソース/ドレイン電極下にはWが添加されたHfO2膜150a、150bとなり、ゲート絶縁膜154とダミーのゲート電極との間にはWが添加されたHfO2膜155となる(図37(a))。また、このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間には分離溝が形成される。続いて、この分離溝に絶縁体を埋め込み、側壁159を形成する。次に、ダミーのゲート電極およびダミーソース/ドレイン電極を除去した後、TiNを全面に堆積し、CMPを行うことにより、Wが添加されたHfO2膜150a、150b上にTiNからなるソース/ドレイン電極152a、152bが形成されるとともにWが添加されたHfO2膜155上にTiNからなるゲート電極158が形成される(図37(a))。
【0215】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。この熱処理により、Wが添加されたHfO2膜150a、150bには、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。また、HfSiONからなるゲート絶縁膜154と、Wが添加されたHfO2膜155とは界面で反応を起こし、Wが添加されたHfO2膜155はWが添加されたHfON膜156となる(図37(b))。HfON膜156は、窒素が添加されたことで、仕事関数が、4.1eVまで大きくなっていた。ソース/ドレイン電極152a、152bと、チャネル5とを接続する、Wが添加されたHfO2膜150a、150bは、仕事関数としては3.9eVを用いることが出来るが、ゲート絶縁膜154とゲート電極158との間の界面制御酸化膜156は、本発明の一実施形態で説明した技術を用いて、仕事関数を最適化する必要がある。この界面制御酸化膜156は、ゲート電極158を形成する前に、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、 Ho、Er、Tm、Yb、Luなどを、イオン打ち込むことにより形成してもよいし、またプラズマ窒化などによって窒素を導入してもよい。勿論、ソース/ドレイン電極152a、152bとチャネル5との間のHfO2膜150a、150bであっても、窒素などを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜とゲート電極との界面を余り変えず、両方を最適にすることが可能と考えられるからである。
【0216】
他方、チャネルOFF状態でのリーク低減を考えるなら、nMISFETにでは、小さな仕事関数も有効であり、Nbが添加されたHfO2に変えれば、3.3eVとなり、非常に高いホール障壁が形成できる。
【0217】
本変形例の界面制御酸化膜の材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、W、Nbから選ばれた少なくとも1つを添加することでギャップ中の準位を形成し、その準位を用いてもよい。更にN、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜を用いてもよい。
【0218】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、Mo、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中の準位を作りだし、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も用いることができる。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、プラズマ窒化などのように成膜後に導入する方法も考えられる。例えば、CrとTaを導入する場合、CrとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにCrを成膜し、熱拡散をさせる方法も可能である。Crターゲット、Taターゲット、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で作成する方法も有効である。
【0219】
(変形例3) メモリセル
次に、実施例5の変形例3によるメモリセルの4つの例を図38乃至図41に示す。
【0220】
MISFETのゲート絶縁膜の代わりに、基板側からトンネル絶縁膜、電荷蓄積膜、ブロック絶縁膜、および制御電極を有する電荷蓄積構造を与えると、電荷蓄積のできるメモリセルを構成できる。電荷を蓄積することで閾値を制御し、チャネルのON/OFFを判断することでメモリとして動作させることが可能である。ここでも、金属のソース/ドレイン電極と半導体チャネルとの間の仕事関数を制御して、オーミックにすれば、消費電力が抑えられ、メモリ動作に有利である。ゲート絶縁膜の構成として、電荷蓄積膜は、例えばn型ポリシリコンなどの浮遊電極(FG)であっても良いし、窒化シリコンやRu添加SrTiO3などの電荷蓄積可能なトラップ絶縁膜であっても良い。これらをSiO2などから出来るトンネル絶縁膜(電荷をトンネルさせる膜)と、LaAlO3、HfO2、Al2O3などの誘電率の大きなブロック絶縁膜(電荷蓄積膜がFGの場合には電極間絶縁膜とも呼ばれる)とによって、挟み込むように構成される。ブロック絶縁膜は、電荷蓄積膜に溜まった電荷を電極に逃さないように、構成されるだけでよい。どの膜もそれぞれの役割が果たせるように、積層膜構造をとることも可能である。特に、相互拡散を考慮して、各膜の間には拡散し難い構成を考慮することも重要である。基本的には、電荷は、チャネル側からのトンネル膜をトンネル効果により、出し入れすることになる。特に、(例えばWからなる)制御電極から電荷が誤って注入されることは避けたい。そのため、ここでは、ブロック絶縁膜の制御電極側の界面を窒化しておき、HfO2膜を制御電極との界面に挿入し、熱処理を行うことで、上記界面に設けられたHfO2膜は、Wが添加されたHfONとなり、大きな仕事関数(今回はおよそ5.7eV)を持つ膜を得ることは可能で、制御電極からの電荷の誤注入を防ぐことができる。金属のソース/ドレイン電極とp型チャネルSiとの間のHfO2膜はWが拡散して、仕事関数にして3.9eVの接触となる。
【0221】
チャネルがOFF状態では、1.27eV(=5.17−3.9)という大きな障壁をホールが感じることになる。つまり、OFF状態では全くホール電流は流れないと考えてよい。逆にチャネルがON状態では、電子は障壁を感じず、自由に流れる。つまりオーミックな接続となっている。
【0222】
ソース/ドレインとのコンタクトを通じて制御を行うNOR型などのセルには、そのままで非常に有効である。複数のメモリセルが直列接続されるNAND列(NAND stringとも言う)では、部分的にしかソース/ドレインとのコンタクトを取らない構成となるが、本構造では、セル中にp/n接合がなく、金属/酸化物/チャネル接合があるだけである。つまり、チャネルONで電流が自由に、接触抵抗なく流れ、チャネルOFFで電流が全く流れないという、高機能のNAND列が出来ることになる。無駄な接触抵抗がなくなるので、従来の場合に比べてNAND列に含まれる直列接続されるメモリセルの数を大きくすることが出来る。NAND列に含まれる直列接続されるメモリセルの数が増やせれば、それだけ大規模に一括消去が出来るという大きなメリットがある。或いは、NAND列を縦積みして、下側を隣のNAND列とつなげてU字型に積み、制御のためのMOSFETを片側だけに作成することなども可能となる。これは、直列接続されるメモリセルの数が多くなって初めて可能な構造である。つまり、MOSFETなどの制御領域と記憶のための領域とを分離して作成できるようになり、多くの応用が利くようになる。これまでの方法では、電圧降下が大きく、64個程度のセルを直列接続することが限界と考えられるが、本変形例の技術を用いれば、基本的に限界はない。例えば、1024個のセルを直列接続させても、全く問題ない。単純に考えて一括消去が高速になり、消費電力も格段に低下することになる。
【0223】
まず、図38を参照して、本変形例による第1の例のメモリセルを説明する。この第1の例のメモリセルは、NOR型フラッシュメモリのメモリセルであって、図10に示すnMISFETにおいて、ゲート絶縁膜13を、トンネル絶縁膜161、電荷蓄積膜162、ブロック絶縁膜163、および界面制御酸化膜164がこの順序で積層された積層膜160に置き換えた構成となっている。Wからなる制御電極16と、ブロック絶縁膜163との間に設けられる界面制御酸化膜164は、Wが添加されたHfON膜となっている。図38に示す例では、Wのソース/ドレイン16a1、16b1とp型Siのチャネル5との間にWが添加されたHfO2膜14a、14bが設けられている。このため、ソース/ドレイン16a1、16b1と、p型Siのチャネル5との間には、チャネルOFF状態でホールの高い障壁が出現するので、メモリセルが直列に接続された方向にホールが流れることはない。チャネルON状態ではオーミック接続となり、電子が自由に流れる。
【0224】
次に、本変形例の第2の例によるメモリセルを、図39を参照して説明する。この第2の例のメモリセルは、図39に示す第1の例のメモリセルにおいて、Wからなるソース/ドレイン16a2、16b2および側壁9を削除した構成となっており、NAND列のメモリセルとして用いられる。
【0225】
次に、本変形例の第3の例によるメモリセルを、図40を参照して説明する。この第3のメモリセルは、図40に示すように、トンネル絶縁膜161、電荷蓄積膜162、ブロック絶縁膜163は、金属のソース/ドレイン領域166a、166b上に延在するように形成してもよい。なお、この第3の例においては、Wからなる制御電極16とブロック絶縁膜163との間に設けられる界面制御酸化膜164は、Moが添加されたHfON膜を用いている。この場合は、仕事関数として、5.6eV付近に制御電極16の実効仕事関数をピン止めできる。また、図40では、金属のソース/ドレイン領域166a、166bをWが添加されたHfO2としている。NAND列を構成する直列に接続された複数のメモリセルは、隣接するソース領域またはドレイン領域を共有するように配置されるので、NAND列の端部では必ずコンタクトを取ることになり、しかも大きな電流が流れる。このため、低消費電力化に、接触抵抗が小さいこと(オーミックであること)は非常に重要である。ただし、端部では、通常のMISFETを用いてもよく、その場合は、実施例5のMISFETを用いれば良い。NOR型、NAND型に関係なく、ソース/ドレインとの接触がオーミックであれば、そこの消費電力を気にせずに、違った構成のメモリが考えられる。その意味でも、接触抵抗の制御は非常に有効である。
【0226】
通常、NAND列は、基板上に形成しているが、縦積みにすることも可能である。これを本変形例の第4の例として図41を参照して説明する。この第4の例のメモリセルは、図40に示すメモリセルを縦積みにした構造となっている。
【0227】
p型Siのチャネル5と、ソース/ドレインとなるWが添加されたHfO2膜166a、166bとを交互に積層した積層膜を形成し、この積層膜をパターニングすることにより、柱状の積層膜を形成し、この柱状の積層膜の周囲にトンネル絶縁膜161、電荷蓄積膜162、ブロック絶縁膜163をこの順序で形成し、その後、ブロック絶縁膜163上にMoが添加されたHfON膜(界面制御酸化膜)164と、Wからなる制御電極16を形成する。なお、隣接する制御電極16は、例えばSiO2などの絶縁膜170で絶縁分離されている。この縦積み構造は、NAND列が縦に連なっていることになるが、チャネルを開いたときには電子の障壁(金属/チャネル間の障壁)がゼロとなるので、消費電力が非常に小さいものとなる。このため、縦積みの積層数を劇的に増やすことが可能である。現実には、8層から16層程度であったものが、その制限がなくなる。本変形例の構造により積層数に制限がなくなった縦積み構造を用いれば、3次元的に自由にメモリを構築することが出来るので、飛躍的にメモリ容量を増やすことが出来る。
【0228】
(変形例4) pMISFET
次に、実施例5の変形例4による半導体装置を図42(a)、42(b)を参照して説明する。この変形例の半導体装置は、pMISFETであって、その製造工程を図42(a)、42(b)に示す。
【0229】
まず、図42(a)に示すように、ゲート絶縁膜176を、n型Siのチャネル25上に形成する。続いて、Vが添加されたHfO2膜を全面に形成する。このVが添加されたHfO2膜はHfO2ターゲット、Vターゲットの2つのターゲットを同時にスパッタすることにより形成している。その後、例えばフォトレジストを全面に塗布し、露光、現像することにより、ダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Vが添加されたHfO2膜もパターニングされ、ダミーのソース/ドレイン電極下にはVが添加されたHfO2膜172a、172bとなり、ゲート絶縁膜176とダミーのゲート電極との間にはVが添加されたHfO2膜178となる(図42(a))。また、このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間には分離溝が形成される。続いて、この分離溝に絶縁体を埋め込み、側壁182を形成する。次に、ダミーのゲート電極およびダミーソース/ドレイン電極を除去した後、TiNを全面に堆積し、CMPを行うことにより、Vが添加されたHfO2膜172a、172b上にTiNからなるソース/ドレイン電極174a、174bが形成されるとともにVが添加されたHfO2膜178上にTiNからなるゲート電極180が形成される(図42(a))。
【0230】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。ゲート電極180の部分に窓(図示せず)を開け、Taをイオン打ち込みする(図42(b))。このゲート電極のTiN膜180は薄いのでTaは、Vが添加されたHfO2膜178との界面に達し、このVが添加されたHfO2膜178はVおよびTaが添加されたHfO2膜178aとなる。Vが添加されたHfO2膜172a、172bは、仕事関数にして6.2eV近傍にHfO2におけるギャップ中の準位を形成している。HfSiONからなるゲート絶縁膜176と、TiNのゲート電極180との界面のVおよびTaが添加されたHfO2膜(界面制御酸化膜)178aは、仕事関数が、5.2eVまで小さくなっていた。ソース/ドレイン電極との接続部では、仕事関数としては6.2eVを用いることが出来るが、ゲート絶縁膜176とゲート電極180との接続部では、本発明の一実施形態で説明した技術で、仕事関数を最適化する必要がある。
【0231】
本変形例では、界面制御酸化膜178aの形成にTaのイオン打ち込みを用いたが、FやHをイオン打ち込むことにより形成しても良いし、プラズマ水素化などによってHを導入してもよい。勿論、ソース/ドレイン電極とチャネルとの接合部の界面制御酸化膜172a、172bにも、初めからTaなどを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜とゲート電極との界面をあまりいじらずに、両方を最適にすることが可能と考えられるからである。
【0232】
他方、チャネルOFF状態でのリーク低減を考えるなら、pMISFETにでは、大きな仕事関数も有効であり、Vが添加されたHfO2に変えれば、6.2eVとなり、非常に高い電子障壁が形成できるので、オフリークは殆ど考えなく良い。
【0233】
変形例4における材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料(base material)として、Nb、W、Mo添加(Type−A、Type−B)によりギャップ中の準位を作りだし、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も有効である。
【0234】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中準位を作りだした酸化膜も界面制御酸化膜として用いることができる。Fなど第二の添加物がない場合でも有効である。更に、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。この場合は、Fなど第二の添加物がある場合でも有効である。つまり、第二の添加物があると、仕事関数が小さめになるので、ゲート絶縁膜とゲート金属の間の界面制御酸化膜との関係で、より有効な方を選択すればよい。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、励起水素などのように成膜後に導入する方法も考えられる。例えば、VとTaを導入する場合、VとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにVを成膜して、熱拡散させる方法も可能である。VターゲットとTaターゲットと、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で作成する方法も用いることができる。
【0235】
以上説明した実施例1乃至実施例5およびそれら変形例によれば、半導体と金属との界面に仕事関数を調整した酸化膜を挿入することにより、接触抵抗が低い構造、接触抵抗が高い構造の両者を自由に形成可能である。電流が流れるべき構造では、出来る限り抵抗を低く、即ち、オーミックな接触が出来るように界面の酸化膜を調整する。それによって、無駄な電力消費を無くすことが可能である。原理的には、ほぼゼロに出来る。逆に、電流が流れるべきではない構造では、出来る限り抵抗が高くなる接触が出来るように界面の酸化膜を調整する。これによって、電流が流れなくできれば、例えば、待機中の無駄なリーク電流を抑制することが可能となるので、携帯機器の長時間使用が可能になるなど、大きなメリットがある。
【0236】
以上説明したように、本発明の一実施形態によれば、以下の効果を奏することができる。
(1)半導体/金属界面の接合において、接合する金属の実効仕事関数を、自由に制御することが可能である。
(2)半導体(絶縁体、誘電体を含む)と金属との間の接合において、障壁を低下させることが可能である。その結果、オーミックな接合が実現できるので、消費電力を劇的に低下させることが可能である。
(3)全く逆に、半導体(絶縁体、誘電体を含む)と金属との間の接合において、障壁を高めることも可能である。その結果、接合リークを抑えた半導体素子が実現できる。例えば、金属からなるソース/ドレインとチャネルとの接合において、MISFETがオフの時のリークは障壁の大きさに依存するが、その障壁を大きくすることで、オフリークを抑制することが可能である。或いは、MIMキャパシタにおいて、半導体と金属との接合の障壁を高めることで、リーク電流を劇的に低下させることが可能である。
【0237】
本発明の一実施形態では、主にMIS構造を例にとって説明したが、これの構造に限定されるものではなく、nMIS構造とpMIS構造を組み合わせれば、CMIS構造を作成することが出来る。
【0238】
また、本発明の一実施形態では、主にシリコン基板上に形成したMIS構造を例にとって説明したが、これの構造に限定されるものではない。シリコン基板以外の基板例えば、ガラス基板上にシリコン層を形成し、本発明の一実施形態のMIS構造を形成することも可能である。
【0239】
ここで、メモリセルについて簡単にまとめる。
【0240】
NOR型のメモリとして使う場合、本特許に示した構成を各セルに用いることが出来る。単純にゲート絶縁膜部分をトンネル絶縁膜/電荷蓄積膜/ブロック絶縁膜(または電極間絶縁膜)という積層膜にすればよい。電荷蓄積膜として、燐をドープしたポリシリコンなどの金属的な膜を用いれば、浮遊ゲート型のメモリセルとすることが出来る。また、窒化シリコン膜のように、電荷を局所的に蓄積する絶縁膜を用いれば、MONOS型のメモリセルにすることも出来る。本発明の一実施形態の半導体ソース/ドレインを用いても良いし、金属のソース/ドレインを用いても良いし、埋め込まれた金属のソース/ドレインを用いても良い。
【0241】
NAND型のメモリとして使う場合、本発明の一実施形態に係る金属のソース/ドレインを用いたMISFETの技術が有効である。金属のソース/ドレインは、基板に埋め込まれてなくても良いし、埋め込まれていてもよい。埋め込まれていない場合は、隣のセル同士で、金属のソース/ドレインを共有すればよい。構造としては、基板を掘らずに、半導体基板の上に、本発明の一実施形態で示された酸化膜を成膜し、その上に金属のソース/ドレインを成膜するという、非常に単純な構造となる。埋め込まれた金属のソース/ドレインでも、隣同士のセルの金属のソース/ドレインを共有することになる。構造としては、埋め込まれた金属のソース/ドレインとチャネルとの間に、本発明の一実施形態で示された酸化膜を挿入することになる。ゲート絶縁膜に関しては、上記のNORの場合と同様である。
【0242】
また、本発明の一実施形態では、MIS構造のゲート絶縁膜にトンネル絶縁膜/電荷蓄積膜/ブロック絶縁膜(または電極間絶縁膜)という構造を持たせた例について説明した。電荷蓄積膜がポリシリコンの時は、FG型となり、トラップ絶縁膜の時は、MONOS型となる。これらの構造はメモリセルとして説明したが、それに限定されるものではない。一部のMIS構造にメモリ効果を持たせ、各MIS構造に閾値を変えることで、閾値に依存した回路を構築することが出来る。第一の閾値では、第一のパスが開き、第二のパスが閉まっている。しかし、第二の閾値では、第一、第二のパスともに開く、というようなパスの選定を行う回路などが考えられる。この回路はメモリ効果を持ったMIS構造によって、後から書き換えることも可能となる。
【0243】
また、本発明の一実施形態の技術を、Ge基板、GaAs基板など化合物半導体の基板の全ての半導体基板に適用することが可能である。その場合は、最適な仕事関数が変化するだけで、構成には何ら変化がない。例えば、Ge基板の場合、n型Geのソース/ドレインと金属との接合向けには4.0eV以下が適値であり、p型Geのソース/ドレインと金属との接合向けには、4.66eV以上が適値となる。各基板に対しの最適位置に、本発明の一実施形態の技術により界面状態を作成すればよい。また、p型Geのソース/ドレインと金属との接合では、何もせずに、金属を接合すると、4.6eVが実現できるので、こちら側は、何もせずにそのまま使うことも、一つの選択肢である。n型Geのソース/ドレインと金属との間にのみ、本発明の一実施形態の技術を用いるということである。更に、Si基板の一部にGe、SiGeなどを成長させ、その部分にMISFETを作成することも可能である。この場合も、それぞれの材料の仕事関数をもとに、本発明の一実施形態の技術を用いることが出来る。
【0244】
また、半導体のソース/ドレインとソース/ドレイン金属電極との間に仕事関数を調整するための、本発明の一実施形態にかかる第1の酸化膜を挿入し、この第1の酸化膜と同等の第2酸化膜を、ゲート絶縁膜と金属からなるゲート電極との間に挿入することで、ゲート絶縁膜と金属からなるゲート電極との間の仕事関数と、半導体のソース/ドレインとソース/ドレイン金属電極との間の仕事関数の最適化を同時に図ることも可能である。第1の酸化膜では、最適値は、半導体(Si基板など)のもつギャップの外側が最適である。それに対して、第2の酸化膜では、半導体(同じSi基板など)のもつギャップの内側が最適である。最適な値になるように、更に工夫することが望ましい。例えば、第2の酸化膜側だけ、更に添加物を導入する方法などが有効である。また、チャネルのドーパントの調整ができる構成であれば、半導体のギャップの外側であっても適用可能である。空乏化したSOI基板などを用いた場合は、半導体ギャップの内側にかなり寄った仕事関数の位置が最適値となるので、第1の酸化膜とは別の調整が必要となる。
【図面の簡単な説明】
【0245】
【図1】半導体と金属との界面の一般的な特性を示す図。
【図2】半導体と金属との界面に関する従来の技術を示す図。
【図3】半導体と金属との界面に関する本発明の一実施形態の技術を示す図。
【図4】フェルミ準位ピン止めを説明する図。
【図5】HfO2ベースの酸化物電極のエネルギーバンドを示す図。
【図6】半導体基板と界面制御酸化膜の積層構造のバンドラインナップを示す図。
【図7】本発明の一実施形態の半導体装置を示す図。
【図8】本発明の一実施形態の半導体装置を示す図。
【図9】本発明の一実施形態の半導体装置を示す図。
【図10】本発明の一実施形態の半導体装置を示す図。
【図11】本発明の一実施形態の半導体装置を示す図。
【図12】本発明の一実施形態の半導体装置を示す図。
【図13】HfO2にTtype−Aの元素を添加した際のギャップ中に発生する準位を説明する図。
【図14】HfO2にTtype−Bの元素を添加した際のギャップ中に発生する準位を説明する図。
【図15】HfO2にTtype−Cの元素を添加した際のギャップ中に発生する準位を説明する図。
【図16】HfO2に3d元素を添加した際のギャップ中に発生する準位を説明する図。
【図17】HfO2に4d元素を添加した際のギャップ中に発生する準位を説明する図。
【図18】HfO2に5d元素を添加した際のギャップ中に発生する準位を説明する図。
【図19】Si基板、HfO2膜、HfSiO膜のバンドオフセットの位置関係を示す図。
【図20】HfO2に金属を添加することにより、Fの添加が容易になることを説明する図。
【図21】HfO2に金属を添加することにより、Nの添加が容易になることを説明する図。
【図22】本発明の実施例1による半導体装置を示す図。
【図23】実施例1の比較例1による半導体装置を示す図。
【図24】実施例1の変形例1による半導体装置を示す図。
【図25】実施例2による半導体装置を示す図。
【図26】実施例2の比較例1による半導体装置を示す図。
【図27】実施例2の変形例1による半導体装置を示す図。
【図28】実施例3による半導体装置の断面図。
【図29】実施例3におけるギャップ中の準位を説明する図。
【図30】実施例4による半導体装置の製造工程を示す断面図。
【図31】実施例4の変形例1による半導体装置の製造工程を示す断面図。
【図32】実施例4の変形例2による半導体装置の断面図。
【図33】実施例4の変形例3による半導体装置の製造工程を示す断面図。
【図34】実施例5による半導体装置の製造工程を示す断面図。
【図35】実施例5の変形例1による半導体装置の製造工程を示す断面図。
【図36】実施例5の変形例1による半導体装置の製造工程を示す断面図。
【図37】実施例5の変形例2による半導体装置の製造工程を示す断面図。
【図38】実施例5の変形例3によるメモリセルの第1の例を示す断面図。
【図39】実施例5の変形例3によるメモリセルの第2の例を示す断面図。
【図40】実施例5の変形例3によるメモリセルの第3の例を示す断面図。
【図41】実施例5の変形例3によるメモリセルの第4の例を示す断面図。
【図42】実施例5の変形例4による半導体装置の製造工程を示す断面図。
【符号の説明】
【0246】
2 p型シリコン基板
3a、3b n型エクステンション領域
4a、4b n型不純物領域(ソース/ドレイン領域)
5 チャネル領域
6a HfO2膜
6b Wが添加されたHfO2膜(界面制御酸化膜)
8 ゲート絶縁膜
9 側壁
10 Wが添加されたHfO2膜(界面制御酸化膜)
12 ゲート電極
12a、12b 金属のソース/ドレイン電極
13 ゲート絶縁膜
14a、14b Wが添加されたHfO2膜(界面制御酸化膜)
16 ゲート電極
16a、16b ソース/ドレイン電極
22 n型シリコン基板
23a、23b p型エクステンション領域
24a、24b p型不純物領域(ソース/ドレイン領域)
25 チャネル領域
26a HfO2膜
26b Wが添加されたHfO2膜(界面制御酸化膜)
28 ゲート絶縁膜
29 側壁
30 Wが添加されたHfON膜(界面制御酸化膜)
32 ゲート電極
32a、32b 金属のソース/ドレイン電極
【技術分野】
【0001】
本発明は、半導体装置、キャパシタ、および電界効果トランジスタに関する。
【背景技術】
【0002】
MISFET(metal insulator semiconductor field effect transistor)の消費電力の大きな部分は、ソース/ドレインと金属との接触抵抗により発生している。これは、半導体と金属との界面において、ショットキー障壁が発生し、その障壁が電気抵抗となるためである。近年、MISFETの消費電力の中に占める、この接触抵抗の割合が急増しており、接触抵抗の低減が求められている。
【0003】
この問題を解決するために、Si基板と、このSi基板上に形成された金属に対し、その界面に薄膜絶縁膜を挟むことにより、Siと金属との相互作用を低下させ、ショットキー障壁を低下させる試みがなされている(例えば、特許文献1参照)。この場合、ショットキー障壁による抵抗は低下するが、キャリアを、上記薄膜絶縁膜中をトンネルさせることになるので、トンネル障壁が新たな抵抗となる。
【0004】
界面の薄膜絶縁膜により、MIGS(metal induced gap states)によるピン止めが解消されたとしても、新たにトンネル障壁による抵抗が加わるので、低接触抵抗の実現には限界がある。また、金属の仕事関数は、金属により決まるので、自由に仕事関数を制御できるわけではない。
【0005】
同様に、Ge基板と、このGe基板上に形成された金属に対し、その界面に薄膜絶縁膜を挟むことにより、Geと金属との相互作用を低下させ、ショットキー障壁を低下させる試みがなされている(例えば、非特許文献1参照)。この薄膜絶縁膜により、MIGS(metal induced gap states)によるピン止め位置を変えることに成功している。しかし、実効仕事関数として、4.0eVの目標値に対し、4.2eVまでにしか調整が出来ず、不十分である。また、この場合も、ショットキー障壁による抵抗は低下するが、キャリア電子が上記薄膜絶縁膜をトンネルすることになるので、トンネル障壁が新たな抵抗となる。したがって、この非特許文献1に記載の技術も、ピン止め位置を変えることができても、仕事関数を自由に調整することができず、最適な仕事関数は得られていない。また、ショットキー障壁を低下させているが、新たにトンネル障壁による抵抗が加わるので、低接触抵抗の実現には限界がある。
【特許文献1】特開2006−100387号公報
【非特許文献1】T. Nishimura et.al.,Ext. Abst. International symposium on control of semiconductor interface 2007 p67-68.
【発明の開示】
【発明が解決しようとする課題】
【0006】
前述した特許文献1、非特許文献1に開示される技術では、半導体/薄膜絶縁膜/金属という積層構造を有する。この場合、ショットキー障壁を低くすることができるが、界面に高い障壁をもつトンネル障壁が新たに発生することになる。問題は、大きく分けて二つである。
【0007】
第一の問題は、半導体と金属との接合効果は、完全にはなくならず、ピン止め位置がずれる点である。この場合、最適な仕事関数位置にずれるとは限らない。例えば、特許文献1に示されているように、n型Geと金属の界面に酸化膜を挿入した場合には、4.2eV程度の実効仕事関数を得ている。本来であれば、4.0eV以下、更に小さく3.9eV以下が理想であるが、この方法では4.2eVに固定されてしまう。この値は、挿入する酸化膜の膜厚を変えても、金属を変えても大きな変化はないので、改善法がない。
【0008】
第二の問題は、薄膜を挿入するので、この薄膜は電子をトンネルして電流が通ることになる点である。トンネル障壁が新たな抵抗として発生するので、消費電力が増大する。出来る限り薄膜化するとしても、薄過ぎると、ピン止めをずらす効果が薄れてしまう。
【0009】
つまり、次世代以降の低消費電力MOSFETなどの半導体装置においては、実効仕事関数を最適化でき、かつ、新たな抵抗の発生を極力抑えることの出来る、別の技術が必要である。
【0010】
本発明は、上記事情を考慮してなされたものであって、半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化した半導体装置、キャパシタ、および電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明の第1の態様による半導体装置は、半導体膜と、前記半導体膜上に形成された酸化膜と、前記酸化膜上に形成された金属膜とを備え、前記酸化膜がHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とする。
【0012】
また、本発明の第2の態様によるキャパシタは、第1金属膜と、前記第1金属膜上に形成された第1酸化膜と、前記第1酸化膜上に形成された誘電体膜と、前記誘電体膜上に形成された第2酸化膜と、前記第2酸化膜上に形成された第2金属膜と、を備え、前記第1および第2酸化膜はHf酸化膜或いはZr酸化膜であって、前記第1および第2酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とする。
【0013】
また、本発明の第3の態様による電界効果トランジスタは、半導体基板と、前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース/ドレイン領域上にそれぞれ形成された酸化膜と、前記酸化膜上に形成された金属のソース/ドレイン電極と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【0014】
また、本発明の第4の態様による電界効果トランジスタは、半導体基板と、前記半導体基板に、離間して形成された金属のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【0015】
また、本発明の第5の態様による半導体装置は、半導体基板と、前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、前記第1絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成された第2絶縁膜と、前記第2絶縁膜上に形成された制御電極と、前記ソース/ドレイン領域上に形成された酸化膜と、前記酸化膜上に形成された金属のソース/ドレイン電極と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【0016】
また、本発明の第6の態様による半導体装置は、半導体基板と、前記半導体基板に離間して形成された金属のソース/ドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、前記第1絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成された第2絶縁膜と、前記第2絶縁膜上に形成された制御電極と、前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする。
【発明の効果】
【0017】
本発明によれば、半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化した半導体装置、キャパシタ、および電界効果トランジスタを提供することができる。
【発明を実施するための最良の形態】
【0018】
本発明の一実施形態について図面を参照して詳細に説明する。
【0019】
まず、本発明の一実施形態の概要を、従来の技術と比較することにより説明する。主に、MIS(metal insulator semiconductor)型トランジスタのソース/ドレイン領域とそこに接続する金属電極(以下、ソース/ドレイン金属電極とも云う)との接合の低抵抗化に関する技術について説明する。
【0020】
半導体と金属との界面の一般的な特性を図1に示し、特許文献1または非特許文献1に記載されている技術を図2に示し、本発明の一実施形態による技術を図3に示す。
【0021】
まず、図1に示すように、半導体と金属との界面にはショットキー障壁が出現する。金属の種類、半導体のドーパントの種類や濃度を調整することで、このショットキー障壁の高さおよび厚みを調整する方法が考えられている。この方法は有効ではあるが、障壁をゼロ(即ちオーミック接合)にすることは、非常に困難である。或いは、逆に、障壁を高くすることも困難である。この接合の代表例が、半導体Si(或いはGeでも同じ)からなるソース/ドレイン領域とソース/ドレイン接続金属との接合であり、この時大きなショットキー障壁が残ってしまい、自由に制御出来ないという問題がある。現在、障壁の高さまたは障壁の厚みなどを自由に制御する技術が求められている。
【0022】
図2に示すように、特許文献1または非特許文献1には、界面に薄い酸化膜を挟む方法が示されている。この方法においては、障壁位置が金属種によらずに固定されてしまう(ピン止めされてしまう)が、このピン止めは、半導体のバルクの効果と考えられる。界面に薄い酸化膜を挟むと、ピン止めの位置をずらすことが出来る。界面に薄い酸化膜を挟むことにより、半導体のバルク効果を金属側に伝わり難くすることが出来ので、ピン止め位置がずれる結果となる。しかし、非特許文献1に示されるように、この方法では、ピン止め位置を自由に動かすことは出来ない。つまり、最適な障壁を自由につくることは出来ていない。更に、界面に設けた薄い酸化膜は、電子やホールにとって、新たな障壁となる。これは、新たな電気抵抗(トンネル抵抗)であり、新たな消費電力増大の源となる。
【0023】
これに対して本発明の一実施形態による技術は、図3に示すように、半導体と金属の間に酸化物からなる薄膜(酸化膜)を挿入し、この酸化膜に第一の添加物を導入して、エネルギーギャップ中に状態を作りだし、更に、第二の添加物を導入してギャップ中の状態のエネルギー位置を所望の位置に移動させる。そして、このギャップ中の状態に、接合する金属のフェルミエネルギー(仕事関数)をピン止めする、という技術である(図4(a)、4(b))。このピン止めは、人為的に設計した界面状態(ギャップ中の状態のエネルギー位置など)によって発現するものである。この界面状態の作り方から分かるように、仕事関数は所望の値に自由に制御できる。これが本発明の一実施形態による技術の第一の特徴である。この意味で、添加物が添加された上記酸化膜を以下、界面制御酸化膜ともいう。
【0024】
電子やホールは、界面制御酸化膜のギャップ中の準位を介して通過することになる。このギャップ中の準位は、ある程度の状態数を持った狭いバンドであるので、狭いバンドでの伝導(或いは短いレンジに受け入れ先のあるホッピング伝導)である。つまり、ギャップ中の準位同士の波動関数の重なりを使ったホッピング電流が流れることになる。非特許文献1または特許文献1に記載の酸化膜の挿入により生じていた、新たな、そして大きなトンネル抵抗は、本発明の一実施形態による技術では出現しない。
【0025】
本発明の一実施形態において、界面制御酸化膜を通過するキャリアの、新たな障壁は、ホッピング抵抗(バンド抵抗)となる。図2に示すトンネル抵抗に比較すれば、キャリア障壁は桁違いに小さく、ほぼゼロであり、新たな障壁は発生しないと考えてよい。この点が第二の特徴である。
【0026】
ここで補足として、トンネル抵抗とホッピング抵抗との違いを説明する。トンネル抵抗は、酸化膜の両側(半導体側と金属側)にある状態の波動関数の重なりによるキャリアの酸化膜の通過(トンネル)を記述するものである。それに対しホッピング抵抗は、酸化膜の内部にある状態(ギャップ中状態)の波動関数の重なりによるキャリアの酸化膜の通過(ホッピング)を記述するものである。キャップ中状態が大きな重なりを持つと、バンドを形成することになり、バンド伝導となる。バンド伝導となったときの抵抗をバンド抵抗と呼ぶことにする。本明細書中では、バンド伝導はホッピング伝導の一形態と考える。
【0027】
次に、界面制御酸化膜による、仕事関数制御について、簡単に説明する。図4(a)、4(b)には、界面状態によるフェルミ準位ピニング(フェルミ準位ピン止め)の様子が示されている。絶縁体と金属との界面に界面状態があると、界面状態と接触金属との間で電子を出し入れして、金属の仕事関数が界面状態のある位置にまで引き寄せられる。この現象は(界面状態による)フェルミ準位ピニングと呼ばれている。図4(a)、4(b)の金属Aの場合、金属側から電子が界面状態に流入し、金属Aのエネルギー準位が低下する。その結果、金属Aの実効仕事関数が大きくなる。金属Bの場合は、逆で、界面状態から金属B側へ電子が移動し、金属Bのエネルギー準位が上昇する。その結果、金属Bの実効仕事関数が小さくなる。結果として、図4(b)に示すように、実効仕事関数が、金属に依存せずに、界面状態のエネルギー位置によって決定されることになる。本発明の一実施形態では、この界面状態を界面制御酸化膜中に人工的に作り出し、更に界面状態のエネルギー準位を調整することにより、実効仕事関数を最適化している。これを、図5を参照して説明する。図5は、HfO2ベースの酸化物電極のエネルギーバンドを示す。図5の横軸は状態密度を示し、縦軸はエネルギーを示す。図5に示すように、第1金属Hf(或いはZr)の酸化物であるHfO2中(あるいはZrO2中)にV価からVII価までの高価数物質(第1金属よりも高価数である第2金属)を第一の添加物として導入すると、ギャップ中に状態を作成することが可能である。更に、後に説明するように、第二の添加物を導入することでギャップ中状態のエネルギー位置を変化させることが可能である。つまり、高価数物質(第一の添加物)と、第二の添加物を人工的に制御すれば、所望の仕事関数を持った酸化膜を作成することが出来る。図5には、Siのギャップ位置が記されている。
【0028】
図6は、Si基板、或いはGe基板と界面制御酸化膜との積層構造の有する、ハンドラインナップ(band lineup)である。例えば、界面制御酸化膜としてWが添加されたHfO2を用いることで、仕事関数にして、3.9eVのエネルギー位置にギャップ中の状態を作りだすことが可能であることを示している。なお、図6に示すように、Siの伝導帯(CB)の下端は4.05eVであり、Geの伝導帯の下端は4.00eVである。更に、Wと窒素(N)とを両方添加したHfO2を用いれば、窒素量に応じて、Ge基板上に形成される界面制御酸化膜の場合には4.66eV(p型Geの価電子帯の上端に相当)以上、Si基板上に形成される界面制御酸化膜の場合には5.17eV(p型Siの価電子帯の上端に相当)以上の位置にギャップ中の状態を作り出す、すなわち仕事関数を調整することが可能となる。
【0029】
半導体のソース/ドレイン領域とソース/ドレイン金属電極との接続
次に、上記界面制御酸化膜を半導体のソース/ドレイン領域とソース/ドレイン金属電極との間の設ける場合について説明する。
【0030】
nMISFET
Siの伝導帯(CB)の底(下端)よりも小さな仕事関数を持った酸化膜を作成することが出来れば、それをn型Siと金属電極との間に挿入することで、界面のショットキー障壁をゼロにすることが出来る。即ち、オーミックな接続が実現する。仕事関数に直して、4.05eV以下となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものをソース/ドレイン金属電極(の一部)として扱うことも可能である。このようにして、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接触抵抗を大幅に低下させた、即ちオーミックな接続を実現した、nMISFETが作成できる。
【0031】
このようにして形成したnMISFETを図7(a)、7(b)に示す。このnMISFETは、p型シリコン基板2にチャネル領域5を挟んで形成されたn型エクステンション領域3a、3bと、このエクステンション領域3a、3bよりも接合が深いn型の不純物領域4a、4bと、を備えている。エクステンション領域3aと、不純物領域4aとがソース領域を形成し、エクステンション領域3bと、不純物領域4bとがドレイン領域を形成する。チャネル領域5上には膜厚の薄い例えばHfO2膜6aが形成され、このHfO2膜6a上に例えばHfO2からなるゲート絶縁膜8が形成され、このゲート絶縁膜8上にWが添加されたHfO2膜10が形成され、このWが添加されたHfO2膜10上にWからなるゲート電極12が形成されている。また、ソース/ドレイン領域上にはWが添加されたHfO2膜(界面制御酸化膜)6bが形成され、このWが添加されたHfO2膜6b上にWからなるソース/ドレイン電極12a、12bが形成されている。そして、ゲート電極12と、ソース/ドレイン電極12a、12bとは絶縁体からなる側壁9によって電気的に絶縁されている。HfO2膜6aと、Wが添加される前のHfO2膜6bは、同時に形成され、ほぼ同じ膜厚を有している。そして、HfO2膜6bへのWの添加は、Wからなるソース/ドレイン電極12a、12bを形成する際に、WがHfO2膜6bへ拡散することにより行われる。また、Wが添加されたHfO2膜10は、HfO2のゲート絶縁膜8上にWからなるゲート電極12を形成する際に、ゲート絶縁膜8の表面にWが拡散することにより形成される。界面制御酸化膜となるHfO2膜6bは図6で説明したように、伝導帯の下端よりも小さな仕事関数を持った酸化膜となるので、n型Siのソース/ドレイン領域と、ソース/ドレイン金属電極12a、12bとの界面におけるショットキー障壁をゼロにすることができる(図7(b))。また、ゲート絶縁膜8として窒化したHfONを用いた場合、ゲート絶縁膜8とゲート電極12との界面には、Wが添加されたHfON膜10が形成されることになる。ここで、窒素量を制御することで、ゲート電極12の仕事関数を大きめに設定し直すことも可能である。これは一例であるが、ゲート電極12の仕事関数をずらすことは、トランジスタの閾値を最適化する方法として有効である。
【0032】
pMISFET
同様に、Siの価電子帯(VB)の頂上(上端)よりも大きな仕事関数を持った酸化膜を作成することが出来れば、それをp型Siと金属電極との間に挿入することで、界面のショットキー障壁をゼロにすることが出来る。即ち、オーミックな接続が実現する。仕事関数に直して、5.17eV以上となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものをソース/ドレイン金属電極(の一部)として扱うことも可能である。このようにして、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接触抵抗を大幅に低下させた、即ちオーミックな接続を実現した、pMISFETが作成できる。
【0033】
このようにして形成したpMISFETを図8(a)、8(b)に示す。このpMISFETは、n型シリコン基板22にチャネル領域25を挟んで形成されたp型エクステンション領域23a、23bと、このエクステンション領域23a、23bよりも接合が深いp型の不純物領域24a、24bと、を備えている。エクステンション領域23aと、不純物領域24aとがソース領域を形成し、エクステンション領域23bと、不純物領域24bとがドレイン領域を形成する。チャネル領域25上には膜厚の薄い例えばHfON膜26aが形成され、このHfON膜26a上に、例えばHfON膜26aに比較して窒素量を少なくしたHfONからなるゲート絶縁膜28が形成され、このゲート絶縁膜28上にWが添加されたHfON膜30が形成され、このWが添加されたHfON膜30上にWからなるゲート電極32が形成されている。また、ソース/ドレイン領域上にはWが添加されたHfON膜(界面制御酸化膜)26bが形成され、このWが添加されたHfON膜26b上にWからなるソース/ドレイン電極32a、32bが形成されている。そして、ゲート電極32と、ソース/ドレイン電極32a、32bとは絶縁体からなる側壁29によって電気的に絶縁されている。HfON膜26aと、Wが添加される前のHfON膜26bは、同時に形成され、ほぼ同じ膜厚を有している。Wが添加される前のHfON膜26bは、ソース/ドレイン部分を開口したレジストにより、HfON膜26b部分のみに、窒素をイオン打ち込み、或いは、窒素雰囲気からの拡散などによって、窒素をより多く取り込んでもよい。或いは、ソース/ドレイン金属32a、32bとしてWNとWの積層構造を用いることでよって、窒素をより多く取り込んでもよい。窒素量は、半導体ソース/ドレインとの接続がショットキー接合になるように調整する。そして、HfON膜26bへのWの添加は、Wからなるソース/ドレイン電極32a、32bを形成する際に、WがHfON膜26bへ拡散することにより行われる。また、Wが添加されたHfON膜30は、HfONのゲート絶縁膜28上にWからなるゲート電極32を形成する際に、ゲート絶縁膜28の表面にWが拡散することにより形成される。界面制御酸化膜となるHfON膜26bは図6で説明したように、価電子帯の上端よりも大きな仕事関数を持った酸化膜に出来るので、p型Siのソース/ドレイン領域と、ソース/ドレイン金属電極32a、32bとの界面におけるショットキー障壁をゼロにすることができる(図8(b))。また、ゲート絶縁膜28として多量に窒化したHfONを用いた場合、ゲート絶縁膜28とゲート電極32との界面には、Wが添加されたHfON膜30が形成されることになる。ここで、窒素量を制御することで、ゲート電極32の仕事関数を自由に設定することが可能である。これは一例であるが、ゲート電極32の仕事関数をずらすことは、トランジスタの閾値を最適化する方法として有効である。
【0034】
上述したように、nMISFET、pMISFET向けに半導体のソース/ドレイン領域とソース/ドレイン金属電極との間の接触抵抗を大幅に低下させることができる。この技術は、nMISFET、或いはpMISFETの片方のみに用いてもよいし、CMIS構造に用いてもよい。
【0035】
メモリセル構造への応用
また、片方のMISFETを基本セルとして、NAND列を構築した浮遊ゲート(FG)型のメモリ、または、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)型メモリにも適用可能である。或いはNOR構造を構築したFG型のメモリ、またはMONOS型メモリにも適用可能である。ここでFG型メモリやMONOS型メモリの基本セルを構成する各膜には、特に制限は加わらない。例えば、MONOS型メモリの基本セルの電荷が蓄積される電荷蓄積膜としては通常シリコン窒化膜が用いられるが、例えば、Ruが添加されたSrTiO3膜などを用いてもよい。また、電子がトンネルするトンネル膜としては通常SiO2膜が用いられるが、SiON膜またはSiO2/Si3N4/SiO2からなる積層膜などを用いてもよい。MISFET型基本セルの半導体ソース/ドレイン領域とソース/ドレイン金属電極とを構成するために、本発明の一実施形態の構造を用いるということである。それにより、接続部分での接触抵抗が大幅に低下することが可能となり、低消費電力のメモリが実現できる。
【0036】
NOR型では、構成する基本セルの半導体ソース/ドレイン領域とソース/ドレイン金属を接続する構造となる。つまり、本発明の一実施形態で示したMISFETのゲート絶縁膜を、絶縁膜/電荷蓄積膜/絶縁膜という構成にすれば、そのまま適用出来る。電荷蓄積膜をポリシリコンにすれば、FG型となり、電荷をトラップするトラップ絶縁膜にすれば、MONOS型となる。特徴は、半導体ソース/ドレイン領域とソース/ドレイン金属の間に、本発明の一実施形態に示された酸化物が挿入された構造となっていることである。これにより、低消費電力のメモリが実現できる。
【0037】
NAND列では、構成する基本セルの半導体ソース/ドレインとソース/ドレイン金属を接続する必要のない構成が含まれる。必要な箇所に本技術を適用すればよい。
【0038】
NOR型、NAND型に関係なく、半導体ソース/ドレインとソース/ドレイン金属との接触が低抵抗であれば、この部分の消費電力を気にすることなく、違った構成のメモリが考えられるようになる。このような発展性があるため、接触抵抗の制御は、非常に有意義である。例えば、二つのメモリセルを並べ、ソース領域を共有する。両側に、右側ドレイン、左側ドレインを作り、右側メモリセル、左側メモリセルのそれぞれにデータを蓄積する。この二つのセルで、4値をためる一つのセルとすると言った、構造も考えられる。この時、ドレイン電流の検出が必要になるが、低抵抗接触が実現しているので、低消費電力のメモリセルが作成できることになる。この構造は、左右の2ビット4値にするだけではなく、4方向(4ビット16値)にしたり、縦に積上げたりすることも出来る。
【0039】
Ge基板
本発明の一実施形態は、半導体と金属との界面における接合を制御する技術である。この技術を、Ge基板を用いたCMIS構造に適用した場合を説明する。現在、Geと金属の接合において、仕事関数が4.6eVにピン止めされてしまう問題が発生している。理想的には、p型Geに対し4.66eV以上、n型Geに対し4.0eV以下が望まれる。p型Geに対しては、このピン止め位置(4.6eV)を使い、n型Ge基板に対しては、本発明の一実施形態の技術を用いて、4.0eV以下にピン止めするなど、片方のnMISFET側だけに使うことも有効である。例えば、図6で示したようにWが添加されたHfO2を用いれば、3.9eV近傍の仕事関数位置に実効仕事関数をピン止めすることが出来る。n型Geをソース/ドレインにしたnMISFETを作成するに際し、Wが添加されたHfO2を界面制御酸化膜として、Wからなるソース/ドレイン電極との接合面に挿入すれば良い。p型Geがソース/ドレイン領域となるpMISFETにおいては、界面制御酸化膜を挿入せず、仕事関数にして4.6eVのピン止め効果をそのまま用いることが可能となる。
【0040】
上記p型Geをソース/ドレイン領域としたpMISFETの変形として、WとNとを両方添加したHfO2を界面制御酸化膜として使えば、界面制御酸化膜を入れない場合の実効仕事関数(4.6eV)よりも大きな実効仕事関数を持ったソース/ドレイン金属電極を実現することが出来る。ここでは、Nの添加を例に示したが、後述するように、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、ランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)から選ばれた元素を添加しても、実効仕事関数を大きくするという、同様の効果が得られる。
【0041】
更に、上記n型Geをソース/ドレイン領域としたnMISFETの変形として、界面制御酸化膜として、Wが添加されたHfO2に、F、H、Taから選ばれた少なくともひとつの物質を追加で添加した場合、実効仕事関数を更に小さな値(3.9eV以下)に変化させることが可能である。
【0042】
金属のソース/ドレイン領域と半導体チャネル領域との接続
nMISFET
Siの伝導帯(CB)の底(下端)よりも小さな仕事関数を持った酸化膜を作成することが出来れば、それを金属のソース/ドレイン領域とp型Siのチャネル領域との間に界面制御酸化膜を挿入することで、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態でのリーク電流(以下、接合リークともいう)が小さくなり、かつオン状態でオーミックな接続が実現したnMISFETを作成することができる。このようなnMISFETの第1の例を図9(a)、9(b)に示し、第2の例を図10(a)、10(b)に示す。この第1の例のnMISFETは、p型シリコン基板2に表面に形成されるチャネル領域5上に形成されたゲート絶縁膜13と、このゲート絶縁膜13上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極16とを備えている。また、ゲート電極16の両側のチャネル領域5上には、界面制御酸化膜14a、14bが形成されている。そして、界面制御酸化膜14aおよび界面制御酸化膜14b上に、例えば、TiN、W、TaN、TaC等から選択された金属からなるソース電極16aおよびドレイン電極16bが形成されている。なお、ゲート電極16と、ソース電極16aおよびドレイン電極16bとは、ゲート電極16の側面に形成された絶縁体からなる側壁9によって電気的に絶縁されている。
【0043】
この第1の例のnMISFETにおいては、金属からなるソース電極16aおよびドレイン電極16bと、p型Siからなるチャネル領域5との間に、それぞれ界面制御酸化膜14aおよび界面制御酸化膜14bが設けられている。そして、これらの界面制御酸化膜14a、14bとして、例えば、図6で説明したWが添加されたHfO2を選択すれば、HfO2の伝導帯の下端よりも小さな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る(図9(b))。すなわち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したMISFETを作成することができる。
【0044】
また、第2の例のnMISFETは、図10(a)、10(b)に示すように、p型シリコン基板2に表面に形成されるチャネル領域5上に形成されたゲート絶縁膜13と、このゲート絶縁膜13上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極16とを備えている。また、ゲート電極16の両側のシリコン基板2には、例えば、TiN、W、TaN、TaC等から選択された金属からなる第1のソース電極16a1および第1のドレイン電極16b1が埋め込まれている。これらの第1のソース電極16a1および第1のドレイン電極16b1とシリコン基板2との間、すなわち第1のソース電極16a1および第1のドレイン電極16b1とチャネル領域5との間に界面制御酸化膜14aおよび界面制御酸化膜14bがそれぞれ設けられている。また、第1のソース電極16a1および第1のドレイン電極16b1上には、第2のソース電極16a2および第2のドレイン電極16b2がそれぞれ設けられた構成となっている。
【0045】
この第2の例のnMISFETにおいては、金属からなる第1のソース電極16a1および第1のドレイン電極16b1と、p型Siからなるチャネル領域5との間に、それぞれ界面制御酸化膜14aおよび界面制御酸化膜14bが設けられている。そして、これらの界面制御酸化膜14a、14bとして、例えば、図6で説明したWが添加されたHfO2を選択すれば、HfO2の伝導帯の下端よりも小さな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る(図10(b))。すなわち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したnMISFETを作成することができる。
【0046】
Si基板を考えた場合、挿入する界面制御酸化膜のエネルギー準位は、仕事関数にして、4.05eV以下となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものを金属のソース/ドレイン(の一部)として扱うことも可能である。このようにして、金属のソース/ドレインとp型Siチャネルとの接触抵抗を、オフ状態で大幅に上昇させ、かつ、オン状態で大幅に低下させることに可能なnMISFETが得ることができる。
【0047】
更に、図には示さないが、図9或いは図10のゲート絶縁膜13とゲート電極16との間に、第二の界面制御酸化膜を導入して、ゲート電極16の仕事関数を最適化することも可能である。この第二の界面制御酸化膜は、上記界面制御酸化膜とは、添加物の量などに違いがみられ、Siの伝導帯の底よりも大きな値(4.05eV以上)を持つようにするのが普通である。
【0048】
pMISFET
同様に、Siの価電子帯(VB)の頂上よりも大きな仕事関数を持った酸化膜を作成することが出来れば、それを金属のソース/ドレイン領域とn型Siチャネルとの間に挿入する(界面制御酸化膜となる)ことで、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したpMISFETを作成することができる。
【0049】
このようなpMISFETの第1の例を図11(a)、11(b)に示し、第2の例を図12(a)、12(b)に示す。この第1の例のpMISFETは、n型シリコン基板22に表面に形成されるチャネル領域25上に形成されたゲート絶縁膜33と、このゲート絶縁膜33上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極36とを備えている。また、ゲート電極36の両側のチャネル領域25上には、界面制御酸化膜34a、34bが形成されている。そして、界面制御酸化膜34aおよび界面制御酸化膜34b上に、例えば、TiN、W、TaN、TaC等から選択された金属からなるソース電極36aおよびドレイン電極36bが形成されている。なお、ゲート電極36と、ソース電極36aおよびドレイン電極36bとは、ゲート電極36の側面に形成された絶縁体からなる側壁29によって電気的に絶縁されている。
【0050】
この第1の例のnMISFETにおいては、金属からなるソース電極36aおよびドレイン電極36bと、n型Siからなるチャネル領域25との間に、それぞれ界面制御酸化膜34aおよび界面制御酸化膜34bが設けられている。そして、これらの界面制御酸化膜34a、34bとして、例えば、図6で説明したWが添加されたHfONを選択すれば、HfONの価電子帯の上端よりも大きな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつオン状態でオーミックな接続が実現したpMISFETを作成することができる。
【0051】
また、第2の例のpMISFETは、図12(a)、12(b)に示すように、n型シリコン基板22に表面に形成されるチャネル領域25上に形成されたゲート絶縁膜33と、このゲート絶縁膜33上に形成された、例えば、TiN、W、TaN、TaC等から選択された金属からなるゲート電極36とを備えている。また、ゲート電極36の両側のシリコン基板22には、例えば、TiN、W、TaN、TaC等から選択された金属からなる第1のソース電極36a1および第1のドレイン電極36b1が埋め込まれている。これらの第1のソース電極36a1および第1のドレイン電極36b1とシリコン基板22との間、すなわち第1のソース電極36a1および第1のドレイン電極36b1とチャネル領域25との間に界面制御酸化膜34aおよび界面制御酸化膜34bがそれぞれ設けられている。また、第1のソース電極36a1および第1のドレイン電極36b1上には、第2のソース電極36a2および第2のドレイン電極36b2がそれぞれ設けられた構成となっている。
【0052】
この第2の例のpMISFETにおいては、金属からなる第1のソース電極36a1および第1のドレイン電極36b1と、p型Siからなるチャネル領域25との間に、それぞれ界面制御酸化膜34aおよび界面制御酸化膜34bが設けられている。そして、これらの界面制御酸化膜34a、34bとして、例えば、図6で説明したWが添加されたHfONを選択すれば、HfONの価電子帯の上端よりも大きな仕事関数を有することになるので、界面のショットキー障壁をチャネルオフ状態で1.1eV(Siのバンドギャップに相当)以上、かつ界面のショットキー障壁をチャネルオン状態でゼロにすることが出来る。即ち、オフ状態での接合リークが小さくなり、かつ、オン状態でオーミックな接続が実現したpMISFETを作成することができる。
【0053】
上述したように、Si基板を考えた場合、挿入する界面制御酸化膜のエネルギー準位は、仕事関数にして、5.17eV以上となれば良い。また、この酸化膜が金属的な電気伝導特性を示す場合には、この薄膜そのものを、金属のソース/ドレイン(の一部)として扱うことも可能である。このようにして、金属のソース/ドレインとn型Siチャネルとの接触抵抗を、オフ状態で大幅に上昇させ、かつ、オン状態で大幅に低下させたpMISFETを得ることができる。
【0054】
更に、図には示さないが、図11或いは図12のゲート絶縁膜33とゲート電極36との間に、第二の界面制御酸化膜を導入して、ゲート電極36の仕事関数を最適化することも可能である。この第二の界面制御酸化膜は、上記界面制御酸化膜とは、添加物の量などに違いがみられ、Siの価電子帯の頂上よりも小さな値(5.17eV以下)を持つようにするのが普通である。
【0055】
上述した技術は、nMISFET或いはpMISFETの片方のみに用いてもよいし、CMIS構造に用いてもよい。
【0056】
メモリセル構造への応用
また、片方のMISFETを基本セルとして、NAND列を構築したFG型のメモリ、または、MONOS型のメモリに適用可能である。或いはNOR構造を構築したFG型のメモリ、またはMONOS型メモリにも適用可能である。ここでFG型メモリやMONOS型メモリの基本セルを構成する各膜には、特に制限は加わらない。例えば、MONOS型メモリの基本セルの電荷が蓄積される電荷蓄積膜としては通常シリコン窒化膜が用いられるが、例えばRuが添加されたSrTiO3膜などを用いてもよい。また、トンネル膜としては通常SiO2膜が用いられるが、SiON膜またはSiO2/Si3N4/SiO2の積層膜などを用いてもよい。MISFET型基本セルの金属のソース/ドレイン領域と半導体チャネルとの接続を構成するために、本発明の一実施形態の構造を用いるということである。それにより、チャネルがON状態では、接続部分での接触抵抗が大幅に低下することになり、低消費電力のメモリが実現できる。また、チャネルがオフ状態でのリークを強力に抑えることが出来るので、無駄な消費電力を使わないメモリが構成できる。
【0057】
NOR型では、構成する基本セルの金属のソース/ドレイン領域とソース/ドレイン金属を接続する構造となる。つまり、本発明の一実施形態で示したMISFETのゲート絶縁膜を、絶縁膜/電荷蓄積膜/絶縁膜という構成にすれば、そのまま適用出来る。電荷蓄積膜をポリシリコンにすれば、FG型となり、電荷をトラップするトラップ絶縁膜にすれば、MONOS型となる。特徴は、金属ソース/ドレインとチャネルの間に、本発明の一実施形態に示された酸化物が挿入された構造となっていることである。
【0058】
NAND列では、構成する基本セルの金属のソース/ドレインとソース/ドレイン金属を接続する必要のない構成となる。必要な箇所に本技術を適用すればよい。つまり、本発明の一実施形態で示したMISFETのゲート絶縁膜を、絶縁膜/電荷蓄積膜/絶縁膜という構成にすれば、そのまま適用出来る。電荷蓄積膜をポリシリコンにすれば、FG型となり、電荷をトラップするトラップ絶縁膜にすれば、MONOS型となる。特徴は、金属ソース/ドレインとチャネルの間に、本発明の一実施形態に示された酸化物が挿入された構造となっていること、金属ソース/ドレイン領域をソース/ドレイン金属に接続する部分を形成する必要がないこと、である。
【0059】
Ge基板
現在、Ge基板を用いたFETでは、接合リークが大きな問題となっている。これは、バンドギャップが小さいことに大きな原因がある。そこで、nMISFETでは、4.0eV以下の実効仕事関数を有する界面制御酸化膜を用いることで、オフ状態のホールの障壁をバンドギャップ以上に大きくすることが可能となる。つまり、0.66eV(Geのバンドギャップに相当)だったものを、例えば3.9eVの実効仕事関数の界面制御酸化膜を用いることで、0.76eV(=0.66+0.1eV)のホール障壁を実現できる。この0.1eVという値は、CBの底の値4.0eVと3.9eVの差であり、仕事関数を調整することで、更に大きな値にすることも可能である。
【0060】
同様に、pMISFETでは、4.66eV以上の実効仕事関数を有する界面制御酸化膜を用いることで、オフ状態の電子の障壁をバンドギャップ以上に大きくすることが可能となる。つまり、0.66eVだったものを、例えば、5.0eVの実効仕事関数の界面制御酸化膜を用いることで、1.0eV(=0.66+0.34eV)の電子障壁を実現できる。ここで、0.34eVという値は、VBの頂上の値4.66eVと5.0eVの差である。仕事関数を調整することで、更に大きな値にすることも可能である。従来は、オフ状態のリーク電流が大きくて使い難かったが、本発明の一実施形態の構造を用いれば、オフリークが大きいという問題は、簡単に解決できる。
【0061】
金属/誘電体/金属キャパシタにおける金属と誘電体との界面の制御
金属と誘電体の界面では、往々にして、片方のキャリアの感じる障壁が非常に低い場合がある。例えば、白金Pt電極の強誘電体Pb(Zr、Ti)O3(PZT)のキャパシタ、Pt/PZT/Ptでは、電子に対する障壁が低く、電圧耐性が低い。そのため、リーク電流が大きく、電源を切った後まで、分極を保つことが困難である。この点は、チタン酸バリウムBaTiO3(BTO)膜、タンタル酸ビスマスストロンチウム膜(SrBi2Ta2O9(SBT)膜)など、強誘電体膜全般に当てはまる。このため、強誘電体キャパシタを使ったメモリでは、不揮発性を維持するために、誘電体膜を厚くするなどの工夫が必要となり、十分な分極量が取れない、高電圧駆動となるなどの問題が生じている。ここで、十分に大きな実効仕事関数を持つキャパシタ電極が実現できれば、リークが減るため、誘電体を薄膜化できることになり、十分な分極量を実現でき、しかも、低電圧駆動が可能となる。
【0062】
この点は、SrTiO3(STO)、Ta2O5などの高誘電体膜を用いたキャパシタにも当てはまる。現状では、電圧を掛けて大きな電荷を誘起させても、リークが大きいため、消費電力も大きくなってしまう。そこで、界面制御酸化膜を導入して、電子の感じる障壁を高くすれば、高誘電体の膜厚を薄くしても、低リークが簡単に実現できる。つまり、リークが減るため、誘電体を薄膜化できることになり、十分な電荷量を実現でき、しかも、低電圧駆動が可能となる。
【0063】
MIM構造に適用するにあたって、片側だけに適用する場合も考えられる。片側ずつ、異なるコンセプトで、構造を構成することも可能である。例えば、片方は電子障壁を高く、もう一方の側はホール障壁を高くするという構成も可能となる。また、片方のみに本発明の一実施形態の構成を適用し、もう一方の側には適用しないという構成も可能である。
【0064】
一般化
本発明の一実施形態は、半導体と金属との界面の制御に関する技術である。例えば、様々な基板、Si基板、Ge基板、GaAs基板、SOI(Silicon On Insulator)基板、GOI(Germanium on Insulator)基板などと、金属との接合を制御す技術である。また、様々な半導体装置に適用可能である。本発明の一実施形態では、MISFET、FG型メモリ、MONOS型メモリ、MIMキャパシタを例に挙げたが、半導体と金属との界面の障壁を制御することで特性を向上させることの出来る、半導体装置に適用することで、様々な効果を生むことになる。界面の障壁を低くすること、或いはゼロにすること(オーミック接続にすること)により、界面接触抵抗を低くすることが可能である。逆に、障壁を大きくすることにより、接合リークを小さくすること、キャパシタのリーク電流を小さくすることなども可能である。また、ソース/ドレイン金属電極とチャンネル領域とを接続させた、MISFETへの応用では、チャネルのオフ、オンに対応させて、障壁が高くなったり、低くなったりする構成も可能であった。
【0065】
また、本発明の一実施形態の技術は、特に半導体装置の構造による制限を受けない。例えば平面型のMISFETでなくても、FIN型トランジスタ、トリゲート型トランジスタ、ラウンドゲート型トランジスタ、縦型トランジスタなどにも、本発明の一実施形態の技術を適用することができる。これらのトランジスタ構造に、FGや電荷蓄積構造を作りこんだメモリセルにも適用可能である。キャパシタ構造にしても、平面型である必要はなく、トレンチ構造、クラウン構造など、なんら制限を受けない。
【0066】
高価数物質の添加量に関して
次に、本発明の一実施形態に用いられる界面制御酸化膜に添加される高価数物質の添加量について説明する。
【0067】
まず、添加物を導入した場合の、金属化の条件について説明する。格子定数(lattice constant)をaとした時、2a×2a×2aユニットの中に1つ以上の添加物が導入されれば、添加物同士の相互作用により、本来絶縁性であったHfO2が金属的になる。これを面密度に変換すると、1×1014原子cm−2となる。この時、バンド構造を考えると、例えば図13に示すように、ギャップ中の準位が幅を持ち、ギャップ中にバンド幅の狭い、小さな分散を持ったバンド(narrow and small dispersive band)が生成されることになる。また、面積a×a内には2個より多くの原子を添加できず、a×aの面積は25×10−16cm2であるから、面密度としては、2原子/(25×10−16cm2)より多く、すなわち8×1014原子cm−2より多くは添加できないので、それが最大値となる。たとえ、8×1014原子cm−2以上添加しても析出されるだけである。添加物の面密度が1×1014原子cm−2以上8×1014原子cm−2以下では、ギャップ中に金属的な準位が出現する。この酸化膜は、そのまま金属となりうる。つまり、界面制御酸化膜と金属膜を兼ねた薄膜として機能させることが可能である。また、この金属膜の薄膜を、半導体と金属との界面に挿入すれば、界面状態を導入した界面制御酸化膜となり、界面制御酸化膜の持つフェルミ準位に、仕事関数をピン止めすることが可能である。
【0068】
界面を制御するための酸化膜は、薄膜であれば金属化は必ずしも必要ではない。フェルミ準位のピン止めが出来ればよいので、8a×8aの大きさの面につき一つの状態があれば十分にピン止め効果がある。よって、6×1012原子cm−2以上となる。この場合、HfO2の物理膜厚が2nmを超えるとホッピング抵抗が高くなることを意味する。よって、金属化していない場合は、2nm以下の膜厚が適当である。2a×2aの大きさの面につき一つ以上の添加物が導入されれば、金属化する、すなわちホッピング伝導が可能となるので、膜厚の制限はなくなる。よって、1×1014原子cm−2以上になると、膜厚制限はなくなる。
【0069】
添加物の面密度が6×1012原子cm−2以上、1×1014原子cm−2以下では、ギャップ中に準位が出現するが、酸化膜は金属性を示さず、ホッピング伝導的な膜となる。しかし、添加物がないトンネル絶縁膜に比べれば、桁違いに抵抗は低いと考えて良い。その理由は、界面制御酸化膜の母体材料(base material)として、誘電率が大きい膜であり、かつバンドギャップがそれほど大きくない膜を使っているので、波動関数の広がりは十分に大きく、ホッピング伝導が有効であるためである。ここで、誘電率が大きいことと、バンドギャップが小さいこととは、関連していることには注意が必要である。例えば、誘電率の低いSiO2などは、バンドギャップが大きく、誘電率の大きいHfO2などは、バンドギャップが小さい。このギャップ中状態をもった酸化膜の薄膜を半導体/金属の界面に挿入すれば、界面状態を導入した界面制御酸化膜となり、界面制御酸化膜の持つフェルミエネルギーに、仕事関数をピン止めすることが可能である。
【0070】
Ta、F、Hによる、ギャップ中準位への電子供給に関して
上記のように、高価数物質を添加することで、バンドギャップ中に準位を形成することが出来る。しかし、このギャップ中の準位は、必ずしも最適な位置に出現しない。そこで、準位を人工的に上下させる方法を本発明者達は開発した。ギャップ中の準位に余分な電子を導入すると、電子同士の相関エネルギー(electron correlation energy)が上昇して、準位が上昇する。電子を導入するには、Hfに比べ電子を余分に保持し、しかも、Hfを置換した場合に伝導帯を形成する物質、すなわちTaを導入することで可能である。或いは、酸素と比べ、電子を受け取らない物質を酸素と置換すれば、電子が余ることになるので、結果として、ギャップ中の準位に電子を導入することになる。これが可能な物質としては、F、Hが考えられる。導入が最も簡単な物質はH(水素)である。例えば、低温のプラズマ水素、或いは励起水素に晒すことにより原子状の水素を取り込むことが出来る。
【0071】
原子状水素(H)は、通常であれば、酸素欠陥などを介して酸化物中に取り込まれることになる。しかし、本発明の一実施形態では、酸素欠陥量は非常に少ないため、酸素欠陥を介した、水素の取り込みでは起こらない。本発明の一実施形態では、高価数物質がギャップ中に準位を作っており、その準位に電子を放出することで格子点水素が安定化でき、これにより高価数物質が添加された酸化膜中には取り込まれることになる。つまり、本発明の一実施形態では高価数物質が添加された酸化膜中には水素が取り込まれるが、その他のゲート絶縁膜などの内部には、水素は取り込まれないことになる。
【0072】
従来のFGA(フォーミング・ガス・アニール)つまり、H2ガスアニールについても考察する。このとき、ゲート絶縁膜中にも、高価数物質が添加された本発明の一実施形態の酸化膜中にも、水素は殆ど取り込まれない。これはH2が分子として安定であるため、通常の酸化膜中には取り込まれないためであり、更に、添加された高価数物質に電子を放出できても、水素分子を解離させるほどの、十分なエネルギー利得がないためである。
【0073】
N、B、C、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luによる、キャップ中の準位からの電子の放出に関して
それに対し、電子を準位から放出させると、電子同士の相関エネルギーが減少するため、準位が低下する。電子を準位から放出させるには、価電子帯が電子を受け取る状態にする必要がある。Hfの場合、電子を4つ放出するが、Hfに比べ電子放出が少なければ、結果として、電子が足りないことになる。その場合は、ギャップ中準位から電子を放出することになる。III価、II価の物質がこの条件を満たす。即ち、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luである。或いは、酸素と比べ、電子を余分に受け取る物質を酸素と置換すれば、結果として、ギャップ中準位から電子を受け取ることになる。即ち、N、C、Bである。
【0074】
図5、図6、図13乃至図15を参照しながら、実効仕事関数の最適値について説明する。本発明の一実施形態では、nMISFET、pMISFETそれぞれの半導体のソース/ドレイン領域とソース/ドレイン金属電極との接合に最適な仕事関数を持ち、かつ、バンド幅の狭いギャップ中バンド(或いはホッピング準位)を持つ界面制御酸化膜を設計する技術を説明する。
【0075】
その他、金属のソース/ドレインと半導体チャネルの接合のキャリアの障壁制御技術、MIMキャパシタのキャリアの障壁制御技術などに関しても、全く同様に理解される。注意が必要な点は、金属のソース/ドレインを用いた場合は、半導体チャネルに直接接続するという点である。つまり、nMISFETではp型に、pMISFETではn型に接続する場合を考え、オフ状態でリーク電流が少なくなるように、nMISFETではn型のバンド端よりも小さい仕事関数の界面制御酸化膜を、pMISFETではp型のバンド端よりも大きな仕事関数の界面制御酸化膜を、それぞれ用いるという点である。その結果、オン状態では、キャリアがオーミックに流れ、オフ状態ではリーク電流が十分に抑制されることになる。また、MIMキャパシタでは、キャリアの障壁を高くすることでリーク電流を抑えることが重要である。基本的には、電子、ホール両方の障壁が高くなるように、キャップの中心付近にフェルミ準位をピン止めする方法が有効である。事情によっては、電子側の障壁をより大きくするなどの工夫が考えられる。
【0076】
図5に示すように、HfO2中に高価数物質を添加すると、HfO2のギャップ中に準位が出現する。その出現するエネルギー位置がSiの伝導帯の下端(底)(=4.05eV)よりも上に出る(仕事関数が小さい)場合をType−Aとする。また、Siのギャップ中に出る場合をType−Bとする。更に、Siの価電子帯の上端(頂上)よりも下に出る(仕事関数が大きい)場合をType−Cとする。また、Geの場合も、同等にタイプ分けできるが、Siの場合と偶然に一致している。Geの伝導帯の下端(=4.00eV)と価電子帯の上端(=4.66eV)を図16、図17、図18に当てはめれば、一致していることが分かる。
【0077】
図13、図14、図15に、Type−A、Type−B、Type−Cの例をそれぞれ示す。Type−A、Type−B、Type−Cは、それぞれWを添加した場合、Moを添加した場合、Vを添加した場合の例である。
【0078】
Type−B
図14を参照して、HfO2(ZrO2、Hfシリケート、Zrシリケートでも同様である)誘電体酸化物中にMoを添加したType−Bの場合について簡単に説明する。HfO2とSiとのバンドオフセットは伝導帯側ではおよそ1.5eVである。また、Siのバンドギャップが1.1eVでかつHfO2のバンドギャップが6.0eVであるので、HfO2とSiとのバンドオフセットは価電子帯側で3.4eV(=6.0−(1.5+1.1))となる。HfO2にMoを添加すると、HfO2中に添加されたMoの周囲には酸素が配位している。この時、ギャップ中の準位は添加された物質のd電子からなり、2重縮退したdz2軌道とdx2−y2軌道からなる。この軌道には、添加物あたり、最大4つの電子が埋まることが可能である。添加物Moの最外殻に収まった電子の数とHfの最外殻の電子数4との差が、ギャップ中の準位に収まっていることになる。例えば、Moは最外殻に6個の電子がある。4つはHfO2に渡されるが、6−4=2個の電子が余る。この余った電子は、HfO2のギャップ中に出現したMoの準位に収納される。すなわち、HfO2バンドギャップ中にMo由来のギャップ中の準位が出現する。このギャップ中の準位はMo同士の相互作用により狭いバンドを組むことになる。このようにして、HfO2へのMo添加により金属酸化物(Moが添加されたHfO2からなる金属酸化物)が生成できることになる。仕事関数は出現する準位によって決定されるので、4.75eV程度となる。
【0079】
ここで更に、窒素を導入すると、Moの作る準位から電子を放出することが出来る。窒素を導入すると、酸素が置換されることになる。窒素は酸素よりも余分に電子を受け入れることが出来るので、Moから電子を受け取って、膜が安定化する。その結果、Moの作る準位内の電子が減ることになる。電子が減ると電子同士の相互作用が減るので、準位が低下することになり、図14に示すようにMo3つに対し、窒素を1つ程度入れる(二つ目の状態の2/3程度が詰っている状態)と5.3eV付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、窒素量を調整することで、仕事関数を調整することが可能であることが分かった。これによりp型Siと金属との間の接触抵抗が低い接合が得られることになる。例えば、p型Siからなる半導体S/D(pMISFETの半導体ソース/ドレイン領域)と、ソース/ドレイン金属電極との接合(図8(a)、8(b))に用いると有効である。また、n型Siチャネルと金属のソース/ドレインとの接合(金属のソース/ドレインを有するpMISFET)の界面に導入すると有効である(図11(a)、11(b)、図12(a)、図12(b))。
【0080】
窒素は電子を受け取るので、本明細書では電子受容物質と呼ぶことにする。電子受容物質は窒素だけではない。酸素を置換する物質としては、炭素(C)、ホウ素(B)も同様の特性を有する。本発明の一実施形態ではHfまたはZrの酸化物を考えており、Mg、Ca、Sr、Ba、Al、Sc、Y、La、又はランタノイド(Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)がHfまたはZrと置換すれば、同様の性質を示す。これは、価数が小さいため、HfまたはZrに比較して、電子を放出することができないため、結果的に酸素が他の元素(図14に示す場合においてはMo)から電子を受け取ることが出来るようになる。
【0081】
上記のMo、Nの同時添加では、p型Siからなる半導体S/D(pMISFETの半導体ソース/ドレイン領域)とソース/ドレイン金属電極との接合、或いは、n型Siチャネルと金属のソース/ドレインとの接合(金属のソース/ドレインを有するpMISFET)が得られていた。ここでは、基板がSiの場合を例にとって説明したが、ここで示されたコンセプトは、一般の半導体基板に関しても当てはまる。違いは、最適な仕事関数の値が変わるという点だけである。例えば、p型Siのソース/ドレイン領域と金属の界面を考えた場合は、仕事関数が5.17eV以上になるように構成を考えるが、p型Geのソース/ドレイン領域と金属との界面を考えた場合は、仕事関数が4.66eV以上となるように構成を考えれば良いことになる。つまり、最適となる仕事関数の値が違うだけである。また、n型半導体に対しても同様である。
【0082】
次に、添加物としてNの代わりに、フッ素(F)を導入した場合について考察する。この場合は、ギャップ中の準位に、電子を注入することによって、準位を上昇させることで、n型Siのソース/ドレイン領域との接合に最適な仕事関数を持った界面制御酸化膜を設計することが可能となる。フッ素を導入すると、酸素が置換されることになる。フッ素は酸素よりも電子を受け入れることが出来ないので、Hfが放出した電子が余ることになる。この余った電子をMoが形成したギャップ中準位に移すことによって、膜が安定化する。その結果、Moの作る準位内の電子が増加することになり、準位が上昇することになる。図14に示すようにMoが2つに対し、フッ素を1つ程度入れる(三つ目の状態の1/2程度が詰っている状態)と3.9eV付近の仕事関数を持った金属酸化物が生成されることが分かった。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。
【0083】
フッ素は、電子を放出するので、電子放出物質と呼ぶことにする。電子放出物質はあまり多くはない。最も有効な物質はフッ素である。また、導入が最も簡単な元素は水素である。例えば、HfO2を低温のプラズマ水素にさらせばよい。本発明の一実施形態ではHfの酸化物またはZrの酸化物を考えており、TaがHfまたはZrと置換すれば、同様の性質を示す場合もある。これは、Taは価数が大きいため、Hf、Zrに比較して、電子を余分に放出することができるためである。つまり、電子放出物質としては、フッ素、水素、Taが考えられる。
【0084】
図14に示すType−Bでは、金属を添加してSiギャップ中に準位が出来る例である。この準位を上方向にシフトさせるにはFなどを添加することで、電子を導入すればよい。逆に下方向にシフトさせたければ、Nなどを添加することで、電子を抜き取ればよい。ここで、初期膜をMoが添加されたHfO2膜ではなく、Moが添加されたHfON膜を作成して、添加物(Mo)の準位を下方向にシフトさせた膜を作り、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続向けの界面制御酸化膜とし、そこにFなどを導入してn型Siのソース/ドレイン領域とソース/ドレイン金属電極の接続向けの膜を作成してもよい。この場合、初期膜で下にシフトした分(仕事関数が大きくなった分)まで、電子を余分に入れることになる。その逆に、初期膜としてMoが添加されたHfOFを作成して、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続向けの界面制御酸化膜として、そこにNを導入することで、p型のSiソース/ドレイン領域とソース/ドレイン金属電極との接続向けの界面制御酸化膜としてもよい。この場合、初期膜で上にシフトした分(仕事関数が小さくなった分)まで、電子を余分に取り去ることになる。このようにして、nMISFET、pMISFETの両方(CMIS構造)を作成するプロセスも考えられる。
【0085】
Type−A
図13を参照して、HfO2にタングステン(W)を添加したType−Aの場合について説明する。このType−Aにおいては、HfO2にタングステン(W)を添加すると、ギャップ内の準位が出現して、W同士の相互作用により、狭いギャップ内バンドが出来る。仕事関数は出現する準位によって決定されるので、3.9eV程度となる。n型Siのソース/ドレイン領域、n型Geのソース/ドレイン領域との接合であれば、これをそのまま用いれば良い。勿論、更にF、H、Taなどを導入することで、仕事関数を更に小さくすることも可能である。金属のソース/ドレインと、p型半導体チャネルの接続においては、小さな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。
【0086】
ここで、更に、窒素を導入すると、Wの作る準位から電子を放出することが出来る。その結果、Wの作る準位内の電子が減少することになり、準位が低下する。図13に示すように、Wが2つに対し、窒素を1つ程度入れる(二つ目の状態の1/2程度が詰っている状態)と5.3eV付近の仕事関数を持った金属酸化物が生成され、p型Siのソース/ドレイン領域と金属電極との接続向け界面制御酸化膜となる。更に、Wが3つに対し、窒素を1つ程度入れる(二つ目の状態の2/3程度が詰っている状態)と5.1eV付近の仕事関数を持った金属酸化物が生成され、P型Geのソース/ドレイン領域と金属電極との接続向け界面制御酸化膜となる。つまり、窒素量を調整することで、仕事関数を調整することが可能であり、半導体の種類によって、最適な仕事関数を選択することが出来る。金属のソース/ドレインと、n型半導体チャネルの接続においては、大きな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。
【0087】
Type−C
図15を参照して、HfO2にバナジウム(V)を添加したType−Cの場合について説明する。図15に示すように、Type−Cでは、HfO2にバナジウム(V)を添加するとギャップ内の準位が出現して、V同士の相互作用により、狭いギャップ内バンドが出来る。仕事関数は出現する準位によって決定されるので、6.2eV程度となる。ここで、更に、フッ素を導入すると、Vの準位に電子を導入することが出来る。その結果、Vの準位内の電子が増加することになり、準位が上昇する。図15に示すようにVが3つに対し、フッ素を1つ程度入れる(二つ目の状態の1/3程度が詰っている状態)と5.4eV付近の仕事関数を持った金属酸化物が生成され、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。Vが3つに対し、フッ素を2つ程度入れる(二つ目の状態の2/3程度が詰っている状態)と5.1eV付近の仕事関数を持った金属酸化物が生成され、p型Geのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。更に、Vが10個に対し、フッ素を12個入れる(二つ目の状態が詰っており、三つめの状態も1/5だけ詰まっている)と3.9eV付近の仕事関数を持った金属酸化物が生成され、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜、及びn型Geのソース/ドレイン領域とソース/ドレイン金属電極との接合に用いる界面制御酸化膜が得られる。つまり、フッ素量を調整することで、仕事関数を調整することが可能であることが分かった。金属のソース/ドレインと、n型半導体チャネルの接続においては、大きな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。また、金属のソース/ドレインと、p型半導体チャネルの接続においては、小さな仕事関数の界面制御酸化膜を使うことで、オフリーク(接合リーク)をより小さく出来るというメリットがある。
【0088】
図16、図17、図18に、それぞれ3d、4d、5d元素をHfO2中に導入した場合のギャップ内の準位を示す。これらのレベルは第一原理計算による計算結果である。ZrO2に対しもHfO2と同様の結果が得られている。第一原理計算は、密度汎関数法に基づいた方法であり、局所密度近似の範囲の計算である。ポテンシャルには、超ソフト擬ポテンシャルを用いている。この計算で用いている、Hf、O、N、Fなどのポテンシャルは、すでに様々な形で使用してきており、信頼性の高いものである。例えば、計算で求められたHfO2の格子定数(a0=9.55Bohr=5.052Å)は、実験値(9.603Bohr=5.08Å)に比べて、0.55%程度しか短く出ておらず、十分なものと言える。
【0089】
図16では、3d元素としてV、Cr、Mnを、HfO2中にそれぞれ添加した場合の例を示している。3d元素をHfO2中に添加した場合は全てType−Cとなり、3d元素のみの添加では、適切な実効仕事関数を得ることができない。V、Cr、Mnをそれぞれ添加すると、6.2eV、7.2eV、8.1eVの位置に準位が出現する。適切な実効仕事関数を得るためには、F等の元素を添加して電子を注入する必要がある。
【0090】
図17では、4d元素としてNb、Mo、Tcを、HfO2中にそれぞれ添加した場合の例を示している。Nbを添加した場合はType−Aとなり、大きな実効仕事関数を得るためには、N等の元素を添加して電子を取り去る必要がある。小さな仕事関数のままでよければ、特になにもしなくても、そのまま使用可能である。Moを添加した場合はType−Bとなり、F等またはN等を添加して、適切な実効仕事関数を得る必要がある。Tcを添加した場合はType−Cとなり、小さな実効仕事関数を得るためには、F等の元素を添加して電子を注入する必要がある。Nb、Mo、Tcをそれぞれ添加すると、3.3eV、4.75eV、7.3eVの位置に準位が出現する。
【0091】
図18では、5d元素としてTa、W、Reを、HfO2中にそれぞれ添加した場合の例を示している。Taを添加した場合は、準位はHfO2の伝導帯にある。すなわち、Taは電子供給物質と考えることができる。Wを添加した場合はType−Aとなり、大きな実効仕事関数を得るためには、N等の元素を添加して電子を放出する必要がある。Reを添加した場合はType−Cとなり、小さな実効仕事関数を得るためには、F等の元素を添加して電子を注入する必要がある。W、Reをそれぞれ添加すると、3.9eV、5.3eVの位置に準位が出現する。
【0092】
シリケート
また図19に示すように、シリケートに対しても、Siのギャップ位置との関係は同じである。即ち、シリケートになることで、Siと酸素の相互作用が加わるため、HfO2(またはZrO2)の伝導帯の底が上昇し、価電子帯の頂上が低下するが、金属の添加により発生するギャップ中の準位のSiとの位置関係に変化はない。なお、図19において、Eg(Si)はSiのエネルギーギャップを示し、Eg(HfO2)はHfO2のエネルギーギャップを示し、Eg(HfSiO)はHfSiOのエネルギーギャップを示す。
【0093】
HfO2(ZrO2)およびそれらのシリケートにそれぞれ、n型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続には、実効仕事関数を4.05eV以下、p型Siのソース/ドレイン領域とソース/ドレイン金属電極との接続には、実効仕事関数を5.17eV以上に設計することになる。それには、電子を放出する(N添加など)、或いは電子を入れる(F添加など)などすることで、調整が可能である。Geまたはその他の半導体に対しても、全く同様に考察すれば良い。
【0094】
また、金属のソース/ドレインを使ったMISFETに関しては、金属のソース/ドレインとn型チャネル領域との接続には、実効仕事関数を5.17eV以上に、金属のソース/ドレインとp型チャネル領域との接続には、実効仕事関数を4.05eV以下に設計することになる。
【0095】
次に、従来の場合よりも、F等やN等が簡単にHfO2中には導入される理由を、図20(a)乃至図21(c)を参照しながら説明する。その理由は、電子の持つエネルギーの安定化にある。まず、Fを添加する場合について説明する。図20(a)に示すように、単純にFを導入すると、余分な電子は伝導帯の底に導入されるため、高いエネルギーの状態となる。しかし、添加物として金属を導入すれば、添加された金属によって生成された、より低いエネルギー準位(図20(b))へ電子が移送され、F添加による余分な電子が移送されることになる(図20(c))。これにより、系全体のエネルギーが低下するので、Fは従来の場合より簡単に導入されることになる。
【0096】
Ta、F、Hの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質に渡すことが出来るので、その分だけエネルギー利得が得られるためである。
【0097】
一方、Nを添加する場合は、今度は電子が足りないことになる。この足りない電子は、伝導帯の頂上に電子の穴(hole)を作りだすことになる(図21(a))。通常であれば、マイナス電荷の酸素を放出して電子を調達することになるが、金属添加物を導入すれば、金属添加物によって生成されたエネルギー準位(図21(b))から電子を調達することが可能となる(図21(c))。この時、金属の準位の位置よりもN添加による電子の穴の位置の方がエネルギー的に低い。この電子の調達により、系全体のエネルギーが低下するので、Nは従来の場合より簡単に導入されることになる。
【0098】
Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、N、C、Bの取り込みは、高価数物質が添加されている酸化膜の領域に、選択的に集中することが可能である。何故なら、他の領域に拡散するよりも、高価数物質が存在する領域において、電子を高価数物質から受け取ることが出来るので、その分だけエネルギー利得が得られるためである。
【0099】
添加物の導入の方法としては、イオン注入による方法、成膜して熱拡散させる方法、成膜時に雰囲気から導入する方法、成膜後に雰囲気から導入する方法、CVD(Chemical Vapor Deposition)やALD(Atomic Layer Deposition)の成膜ガスとして導入する方法、スパッタのターゲットとして導入する方法、基板や側壁などへの注入を行い、後の熱過程で拡散させる方法などが考えられる。特に、FやNでもSi基板に導入して、熱過程により界面制御酸化膜に導入することが可能である。それは、上記のように、FやNは界面制御酸化膜に入り易くなっているので、基板やゲート絶縁膜を通過して、界面制御酸化膜に選択的、重点的に導入することも可能である。
【0100】
また、HfO2、ZrO2のシリケート(HfSiO、ZrSiO)では、窒素を添加すると、従来は、Si3N4構造が優先する。つまり、HfO2に窒素が導入されるのではなく、Si−Nボンドが優先する。しかし、上記で説明したように、金属添加物を導入すると、HfO2側に窒素が導入されることによりエネルギー低下があるので、HfO2側に導入されることになる。つまり、Hf−Nボンドが優先することになる。これにより、シリケートに対しても、窒素(など)による準位の調整が可能となることが分かった。
【0101】
次に、第2添加物の相対量について説明する。
【0102】
まず、Type−Aの場合のNなどの添加物の相対量について説明する。
【0103】
Nb、Wから選ばれた元素αの添加量[α](原子/cm2)に対し、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた元素βの添加量[β](原子/cm2)が、
0.08×[α]<[β]×K<[α]×([元素αの最外核電子数]−4) (1)
を満たす。
【0104】
ここで、元素αの最外核電子数は、Nbでは5個、Wでは6個である。また、Kは、
元素βがNの時、K=1
元素βがCの時、K=2
元素βがBの時、K=3
元素βがMg、Ca、Sr、Baの時、K=2
元素βがAl、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの時、K=1
である。
【0105】
元素βがN、C、Bの時は、酸素(O)に比べて最外殻の電子がそれぞれ1個、2個、3個不足しており、このため、添加された元素βが酸素と置換した場合に受け取ることの出来る電子の数はそれぞれ1、2、3となり、これらの値がKとなる。また、元素βがMg、Ca、Sr、Baの時は、元素βはII価であるからIV価のハフニウム(Hf)に比べて電子の放出が2個少なく、このため、元素βが添加された場合には価電子帯の上端に2個の正孔が形成されるので、価電子帯の上端は2個の電子を受け取ることができ、この値がKとなる。すなわち、元素βがMg、Ca、Sr、Baの時は、Kは、価電子帯の上端が受け取ることの出来る電子の数となる。また、元素βがAl、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの時は、元素βはIII価であるから、同様に、元素βが添加された場合に、価電子帯の上端が受け取ることの出来る電子の数は、1個となり、この値がKとなる。よって、[β]×Kは、元素βを添加したことにより受け取ることの出来る電子の量である。相対的な上限値は、元素αの作る準位から{[元素αの最外核電子数]−4}個までしか電子を放出できないことで決まる。
【0106】
また、([元素αの最外核電子数]−4)は、第1添加物から、放出可能な電子の数である。下限としては、0.08×[α]<[β]×Kと考えられる。これは、電子放出効果(準位位置の低下)が見え始めるのは一つのHf原子の位置の周囲のHf原子の位置に電子が入る程度の量、すなわち周囲に最大で12個のHf原子があるので、1/12=0.083程度の量がないと電子相関の効果が顕在化しないためである。
【0107】
HfO2は基本構造として、立方晶のフッ化カルシウム構造をとる。この基本構造では、Hf原子の近傍には8個の酸素原子があり、その外側に12個のHf原子がある。基本的には、周囲のHf原子の数は12個が最大である。正方晶やモノクリニック構造になっても、アモルファス構造になっても、伝導帯がHfの5d成分から出来ている点や、価電子帯が酸素の2p成分から出来ている点など、電子状態の基本は殆ど変化がない。
【0108】
なお、上記説明では、添加される第1元素αは1種類であったが、2種類の第1元素を添加してもよい。この場合、添加量[α]は、添加されるそれらの和となる。また、添加される第2元素βは1種類であったが、2種類以上の第2元素を添加してもよい。この場合、(1)式に示すβ×Kは、添加される第2元素の添加量とKとの積の和となる。例えば、添加される第2元素がβ1、β2の種類で、それらに対応するKの値がK1、K2とすると、(1)式に示すβ×Kは、[β1]×K1+[β2]×K2となる。これらのことは、以下に説明する場合にも同様に適用される。また、添加物を添加して本発明の一実施形態の効果を得るためには、既に説明したように、添加物の量は添加物の面密度が6×1012原子cm−2未満であると、ギャップ中に準位が生じないため、4.8×1011原子cm−2(=0.08×6×1012原子cm−2)以上が少なくとも必要となる。添加物の面密度が4.8×1011原子cm−2未満の場合には、不純物と考えることができる。
【0109】
次に、Type−Bの場合のN、Fなどの添加物の相対量について説明する。
【0110】
HfO2に添加されたMoの添加量[Mo](原子/cm2)に対し、nMOSトランジスタを作成する際にはF、H、Taを添加し、pMOSトランジスタを作成する際にはNなどを添加する。
【0111】
F、H、Taから選ばれた第1元素γの添加量[γ](原子/cm2)は、
0.08×[Mo]<[γ]<[Mo]×2 (2)
を満たし、かつ、
N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた第2元素δの添加量[δ](原子/cm2)は、
0.08×[Mo]<[δ]×K<[Mo]×2 (3)
を満たす。
【0112】
Moの最外核電子数は6個なので、nMOSトランジスタ側の上限としては、Mo量×2個まで電子を受け取った場合となり、pMOSトランジスタ側の上限はとしては、Mo量×2個まで電子を放出した場合となる。ここでKは第2元素δが添加されたことにより受け取ることの出来る電子の数であり、
第2元素δがNの時、K=1
第2元素δがCの時、K=2
第2元素δがBの時、K=3
第2元素δがMg、Ca、Sr、Baの時、K=2
第2元素δがAl、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luの時、K=1
である。
【0113】
また、Type−BのCMISデバイス、すなわち例えばMoが添加されるCMISデバイスを形成する際に、窒素(N)等の第2元素がnMISトランジスタおよびpMISトランジスタの両方に添加される場合は、nMISトランジスタの第1酸化膜およびpMISトランジスタの第2酸化膜にNを添加することにより、界面制御酸化膜またはゲート電極として用いたpMISトランジスタを作成する。その後、第1酸化膜のみにF等の第1元素を添加することにより、界面制御酸化膜またはゲート電極として用いたnMOSトランジスタを作成する。
【0114】
この場合、Moの添加量[Mo](原子/cm2)に対し、第1元素γ(例えば、F、HまたはTa)の添加量[γ](原子/cm2)、第2元素δ(例えば、N等)の添加量[δ](原子/cm2)は、
0.08×[Mo]<[γ]<[Mo]×2+[δ]×K (4)
を満たし、かつ
0.08×[Mo]<[δ]×K<[Mo]×2 (5)
を満たす。ここで、Kは第2元素δが添加されたことにより受け取ることの出来る電子の数である。式(4)において、下限は式(2)と同じであり、上限は、Moが電子を受け取れる量が増えていることを反映している。また、式(5)は式(3)と同じ内容になる。
【0115】
次に、Type−BのCMISデバイス、すなわち例えばMoが添加されるCMISデバイスを形成する際に、フッ素(F)等の第1元素がnMISトランジスタおよびpMISトランジスタの両方に添加される場合は、nMISトランジスタの第1酸化膜およびpMISトランジスタの第2酸化膜にFを添加することにより、界面制御酸化膜またはゲート電極として用いたnMISトランジスタを作成する。その後、第2酸化膜のみにN等の第1元素を添加することにより、界面制御酸化膜またはゲート電極として用いたpMOS
トランジスタを作成する。
【0116】
この場合、Moの添加量[Mo](原子/cm2)に対し、第1元素ε(例えば、F、HまたはTa)の添加量[ε](原子/cm2)、第2元素ζ(例えば、N等)の添加量[ζ](原子/cm2)は、
0.08×[Mo]<[ε]<[Mo]×2 (6)
を満たし、かつ、
0.08×[Mo]<[ζ]×K<[Mo]×2+[ε] (7)
を満たす。ここで、Kは第2元素ζが添加されたことにより受け取ることの出来る電子の数である。Fを添加した場合、Fは1つの電子しか放出しないので、式(6)は、式(2)において、K=1の場合と同じ内容である。また、式(7)において、下限は式(2)と同じであり、上限は、Moが電子を放出する量が増えていることを反映している。
【0117】
次に、Type−Cの場合のFなどの添加物の相対量について説明する。
【0118】
添加物金属である第1元素ηの添加量[η](原子/cm2)に対し、F、H、Taから選ばれた第2元素θの添加量[θ](原子/cm2)は、
0.08×[η]<[θ]<[η]×(8−[第1元素ηの最外核電子数]) (8)
を満たす。ここで、第1元素ηの最外核電子数は、Vの時が5個、Crの時が6個、Mn、Tc、またはReの時が7個である。
【実施例】
【0119】
次に、本発明の実施例を、図面を参照して詳細に説明する。
【0120】
(実施例1)Type−A、n−Si
本発明の実施例1の半導体装置を図22(a)、22(b)に示す。本実施例の半導体装置は、図22(a)に示すように、n型シリコン基板22上に、Wが添加されたHfO2膜42と、このHfO2膜42上に形成されたWからなる金属膜44との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をSiの伝導帯の底よりも上に位置させるType−Aの添加物であり、n型Si基板とのバリアのない接続(barrier-less junction)を形成する。
【0121】
本実施例の半導体装置は以下のように形成される。まず、n型Si基板22上に、HfO2をスパッタにより成膜して、その上にWをスパッタにて成膜した。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。この熱処理により、WがHfO2中に拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位である。そのバンドラインナップは、図22(b)に示されている。製造方法としては、HfO2ターゲット、Wターゲットの二つのターゲットを用いた、同時スパッタ法なども有効である。Wが添加されたHfO2膜42とWからなる金属膜44との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図22(b)に示すように、ギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。また、本実施例では、添加物としてWを採用したが、Nbを用いてもよい。
【0122】
また、本実施例の半導体装置をnMISFETにおけるn型Siのソース/ドレイン領域と、ソース/ドレイン金属電極に適用した場合、上記nMISFETのゲート絶縁膜と、このゲート絶縁膜上に形成される金属からなるゲート電極との積層構造も考慮すると、Wが添加されたHfO2膜42の仕事関数として、4.0eV程度にしておく方法も有効である。
【0123】
また、Wが添加されたHfO2膜42にNなどを更に追加して添加することも考えられる。Nなどを添加しない場合は、Wのみの添加では仕事関数は3.9eV、Nbのみの添加では、仕事関数は、3.3eV程度である。ここで、例えば3.9eVより大きな仕事関数を目指す場合には、Nなどを導入すれば良い。ギャップの中準位から電子を放出して、準位を深くすることが出来る。窒素(N)の他に、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を大きくすることが可能である。
【0124】
(比較例1)
本実施例の比較例1の半導体装置を図23(a)、23(b)に示す。この比較例1の半導体装置は、図22(a)に示す実施例1の半導体装置において、Wが添加されたHfO2膜42を除去した構成となっている。この比較例の半導体装置は以下のようにして形成される。
【0125】
まず、図23(a)に示すように、n型Si基板22上にW膜44を成膜して、真空中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。n型Si基板22とW膜44との接合の電気特性を測ると、非常に界面接触抵抗が大きく、オーミックな特性を示さない。これは、図23(b)に示すバンドラインナップからわかるように、金属がSi上ではピン止めされているからである。ピン止め位置は、仕事関数に直して、およそ4.7eVの位置であり、障壁の高さは0.65eV(=4.7−4.05)という大きな値であった。実施例1と比較して、抵抗が桁違いに大きくなっていることが確認された。
【0126】
(比較例2)
本実施例の比較例2の半導体装置を説明する。この比較例2の半導体装置は、図22(a)に示す実施例1の半導体装置において、Wが添加されたHfO2膜42を、添加物が添加されないSi3N4薄膜とした構成となっている。添加物が導入されていないSi3N4膜を金属膜とn型Si基板との間に用いると、確かに障壁高さが大きく低下することが分かった。即ち、n型の仕事関数の金属に対し、0.2eV〜0.3eVの障壁になっていた。その結果、金属膜と、Si3N4膜との接合の電気特性を測ると、オーミックな特性とはいえないものであった。その原因は、Si3N4膜のトンネル抵抗が大きいことにある。実施例1と比較して、抵抗が大きくなっていることが確認された。つまり、単純に酸化膜(Si3N4、Al2O3、SiO2、GeO2、HfO2、ZrO2など)を導入しただけでは、仕事関数の最適化は、困難であり、しかも、トンネル抵抗が増大するという問題も確認された。
【0127】
(変形例1)Type−A、p−Si
次に、本実施例の変形例1による半導体装置を図24(a)、24(b)に示す。本変形例の半導体装置は、p型Si基板2上に、Wが添加されたHfON膜43と、このHfON膜43上に形成されたWからなる金属膜44との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をSiの伝導帯の底よりも上に位置させるType−Aの添加物である。更にNを添加することによりバンド中の準位をSiの価電子帯の頂上よりも下に位置させることが可能である。NとWとを添加することにより、p型Si基板とのバリアのない接続(barrier-less junction)を形成する。
【0128】
本変形例の半導体装置は、以下のように形成される。p型シリコン基板2上に、Wが添加されたHfON膜43を形成した。このHfON膜43は、WとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行った。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.3eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位を、さらに窒素の添加により、移動させたものである。そのバンドラインナップを、図24(b)に示す。HfON膜43と金属膜44との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図24(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0129】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.3eV程度にすることが出来た。
【0130】
また、本変形例においては、添加物としてWを採用したが、Nbを用いてもよい。
【0131】
(変形例2)Type−B、n−Si
次に、本実施例の変形例2による半導体装置を説明する。本変形例の半導体装置は、図22(a)に示す実施例1の半導体装置と同じ構造を有しており、HfO2に添加する添加物としてMo(モリブデン)とF(フッ素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をSiの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、n型Si基板とのバリアのない接続を得ることができる。
【0132】
この変形例の半導体装置は、以下のように形成される。まず、n型Si基板上に、Moが添加されたHfO2を作成した。MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。次にFイオンを打ち込み、その後、真空で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。Fイオンの注入量を最適にすることで、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にMoが添加されたことによって発生した準位を、フッ素の添加により、移動させたものである。そのバンドラインナップは、図22(b)に示すものと同等である。MoとFが添加されたHfO2膜と金属膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図22(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0133】
ここでは、仕事関数を最適化するために、フッ素(F)を導入したが、Fに代わり、HやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0134】
(変形例3)Type−B、p−Si
本実施例の変形例3による半導体装置を説明する。本変形例の半導体装置は、図24(a)に示す変形例1の半導体装置と同じ構造を有しており、HfO2に添加する添加物してMo(モリブデン)とN(窒素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をSiの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、p型Si基板とのバリアのない接続を得ることができる。
【0135】
この変形例の半導体装置は、以下のように形成される。まず、p型Si基板上に、Moが添加されたHfON膜を形成した。その上にW膜をスパッタにより成膜した。上記Moが添加されたHfON膜は、MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行うことにより形成した。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.3eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中準位は、HfO2にMoが添加されたことによって発生した準位を、窒素添加により、移動させたものである。そのバンドラインナップは、図24(b)に示すものと同等である。Moが添加されたHfON膜と、W膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図24(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0136】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.3eV程度にすることが出来た。
【0137】
(変形例4)Type−C、n−Si
次に、本実施例の変形例4による半導体装置を説明する。本変形例による半導体装置は、図22(a)に示す実施例1の半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とH(水素)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をSiの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、n型Si基板とのバリアのない接続を得ることができる。
【0138】
この変形例による半導体装置は、以下のように形成される。まず、n型Si基板上に、Vが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。Vが添加されたHfO2膜の形成は、VとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。室温において、プラズマHにさらすことで、水素原子を界面のVが添加されたHfO2膜に取り込んだ。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。プラズマHにさらす時間と温度を最適にすることで、仕事関数にして3.9eV近傍にHfO2ギャップ中準位を形成する。このギャップ中準位は、HfO2にVが添加されたことによって発生した準位を、水素添加により、移動させたものである。そのバンドラインナップは、図22(b)に示すものと同等である。Vが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図22(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0139】
本変形例では、仕事関数を最適化するために、水素(H)を導入したが、Hに代わり、FやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0140】
また、本変形例では、添加物としてVを採用したが、Vの代わりにCr、Mn、Tc、Reのいずれかを用いてもよい。
【0141】
(変形例5) Type−C p−Si
次に、本実施例の変形例5による半導体装置を説明する。本変形例による半導体装置は、図24(a)に示す第1変形例による半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とTa(タンタル)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をSiの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、p型Si基板とのバリアのない接続を得ることができる。
【0142】
この変形例による半導体装置は、以下のように形成される。まず、p型Si基板上に、V及びTaが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。V及びTaが添加されたHfO2膜は、V、Ta、HfO2の3つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。各ターゲットに注入する電力により添加量を最適にすることが出来る。仕事関数にして5.3eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にVが添加されたことによって発生した準位を、Taの添加により、移動させたものである。そのバンドラインナップは、図24(b)に示すものと同等である。V及びTaが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図24(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0143】
本変形例では、仕事関数を最適化するために、タンタル(Ta)を導入したが、Taに代わり、FやHを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.3eV程度にすることが出来た。
【0144】
また、本変形例では、添加物としてVを採用したが、Cr、Mn、Tc、Reを用いてもよい。
【0145】
本変形例では、ギャップ中の準位を上昇させるために、Ta(またはF、H)を用いたが、これらを用いない場合も考えられる。これらを用いない場合、非常に深い仕事関数の状態が得られる。単純にp型半導体/金属(例えば、Si/金属、Ge/金属など)の接触がオーミックになれば良いのであれば、Type−Cの添加物を導入した場合には、Ta(またはF、H)を導入する必要はない。
【0146】
(実施例2)Type−A n−Ge
次に、本発明の実施例2による半導体装置を図25(a)、25(b)に示す。本実施例の半導体装置は、図25(a)に示すように、n型Ge基板48上に、Wが添加されたHfO2膜50と、このHfO2膜50上に形成されたWからなる金属膜52との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をSiの伝導帯の底よりも上に位置させるType−Aの添加物であり、n型Ge基板とのバリアのない接続を形成する。
【0147】
本実施例の半導体装置は以下のように形成される。まず、n型Ge基板22上に、HfO2膜をスパッタにより成膜して、その上にW膜52をスパッタにて成膜した。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。この熱処理により、WがHfO2膜中に拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位である。そのバンドラインナップは、図25(b)に示されている。製造方法としては、HfO2ターゲット、Wターゲットの二つのターゲットを用いた、同時スパッタ法なども有効である。Wが添加されたHfO2膜50とW膜52との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図25(b)に示すように、ギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0148】
また、本実施例では、添加物としてWを採用したが、Nbを用いてもよい。
【0149】
また、Wが添加されたHfO2膜にNなどを更に追加することも考えられる。Nなどを添加しない場合は、Wの添加では仕事関数は3.9eV、Nbの添加では、仕事関数は、3.3eV程度である。ここで、例えば3.9eVより大きな仕事関数を目指す場合には、Nなどを導入すれば良い。ギャップ中の準位から電子を放出して、準位を深くすることが出来る。窒素(N)の他に、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、 Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を大きくすることが可能である。
【0150】
(比較例1)
本実施例の比較例1の半導体装置を図26(a)、26(b)に示す。この比較例1の半導体装置は、図25(a)に示す実施例2の半導体装置において、Wが添加されたHfO2膜42を除去した構成となっている。この比較例の半導体装置は以下のようにして形成される。
【0151】
まず、図26(a)に示すように、n型Ge基板48上にW膜52を成膜して、真空中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。n型Ge基板48とW膜52との接合の電気特性を測ると、非常に界面接触抵抗が大きく、オーミックな特性を示さない。これは、図26(b)に示すバンドラインナップからわかるように、金属がSi上ではピン止めされているからである。ピン止め位置は、仕事関数に直して、およそ4.6eVの位置であり、障壁の高さは0.6eV(=4.6−4.0)という大きな値であった。実施例1と比較して、抵抗が桁違いに大きくなっていることが確認された。
【0152】
(比較例2)
本実施例の比較例2の半導体装置を説明する。この比較例2の半導体装置は、図25(a)に示す実施例2の半導体装置において、Wが添加されたHfO2膜42を、添加物が添加されないSi3N4薄膜とした構成となっている。添加物が導入されていないSi3N4膜を金属膜とn型Si基板との間に用いると、確かに障壁高さが大きく低下することが分かった。即ち、n型の仕事関数の金属に対し、0.2eV〜0.3eVの障壁になっていた。その結果、金属膜と、Si3N4膜との接合の電気特性を測ると、オーミックな特性とはいえないものであった。その原因は、Si3N4膜のトンネル抵抗が大きいことにある。実施例1と比較して、抵抗が大きくなっていることが確認された。つまり、単純に酸化膜(Si3N4、Al2O3、SiO2、GeO2、HfO2、ZrO2など)を導入しただけでは、仕事関数の最適化は、困難であり、しかも、トンネル抵抗が増大するという問題も確認された。
【0153】
(変形例1)Type−A、p−Ge
次に、本実施例の変形例1による半導体装置を図27(a)、27(b)に示す。本変形例の半導体装置は、p型Ge基板49上に、Wが添加されたHfON膜51と、このHfON膜51上に形成されたWからなる金属膜52との積層構造を有している。HfO2に添加されるWは、添加することによりバンド中の準位をGeの伝導帯の底よりも上に位置させるType−Aの添加物である。更にNを添加することによりバンド中の準位をGeの価電子帯の頂上よりも下に位置させることが可能である。NとWとを添加することにより、p型Ge基板とのバリアのない接続(barrier-less junction)を形成する。
【0154】
本変形例の半導体装置は、以下のように形成される。p型Ge基板49上に、Wが添加されたHfON膜51を形成した。このHfON膜51は、WとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行った。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.0eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にWが添加されたことによって発生した準位を、さらに窒素の添加により、移動させたものである。そのバンドラインナップを、図27(b)に示す。HfON膜51と金属膜52との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図27(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0155】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.0eV程度にすることが出来た。
【0156】
また、本変形例においては、添加物としてWを採用したが、Nbを用いてもよい。
【0157】
(変形例2)Type−B、n−Ge
次に、本実施例の変形例2による半導体装置を説明する。本変形例の半導体装置は、図25(a)に示す実施例2の半導体装置と同じ構造を有しており、HfO2に添加する添加物としてMo(モリブデン)とF(フッ素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をGeの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、n型Ge基板とのバリアのない接続を得ることができる。
【0158】
この変形例の半導体装置は、以下のように形成される。まず、n型Ge基板上に、Moが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。Moが添加されたHfO2膜の形成は、MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。次にFイオンを打ち込み、その後、真空で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。Fイオンの注入量を最適にすることで、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にMoが添加されたことによって発生した準位を、フッ素の添加により、移動させたものである。そのバンドラインナップは、図25(b)に示すものと同等である。MoとFが添加されたHfO2膜と金属膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図25(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0159】
ここでは、仕事関数を最適化するために、フッ素(F)を導入したが、Fに代わり、HやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0160】
(変形例3)Type−B、p−Ge
本実施例の変形例3による半導体装置を説明する。本変形例の半導体装置は、図27(a)に示す変形例1の半導体装置と同じ構造を有しており、HfO2に添加する添加物してMo(モリブデン)とN(窒素)を用いた構成となっている。HfO2に添加されるMoは、添加することによりバンド中の準位をGeの伝導帯と価電子帯の間に位置させるType−Bの添加物である。この構成とすることにより、p型Ge基板とのバリアのない接続を得ることができる。
【0161】
この変形例の半導体装置は、以下のように形成される。まず、p型Ge基板上に、Moが添加されたHfON膜を形成した。その上にW膜をスパッタにより成膜した。上記Moが添加されたHfON膜は、MoとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2/N2雰囲気中で成膜を行うことにより形成した。成膜時に、窒素を膜中に取り込み、続けて、N2中で450℃のアニールを行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。成膜中のN2分圧、成膜後のN2アニールの条件を最適にすることで、仕事関数にして5.0eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中準位は、HfO2にMoが添加されたことによって発生した準位を、窒素添加により、移動させたものである。そのバンドラインナップは、図27(b)に示すものと同等である。Moが添加されたHfON膜と、W膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図27(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0162】
ここでは、仕事関数を最適化するために、窒素(N)を導入したが、Nに代わり、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.0eV程度にすることが出来た。
【0163】
(変形例4)Type−C、n−Ge
次に、本実施例の変形例4による半導体装置を説明する。本変形例による半導体装置は、図25(a)に示す実施例2の半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とH(水素)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をGeの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、n型Ge基板とのバリアのない接続を得ることができる。
【0164】
この変形例による半導体装置は、以下のように形成される。まず、n型Ge基板上に、Vが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。Vが添加されたHfO2膜の形成は、VとHfO2の二つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。室温において、プラズマHにさらすことで、水素原子を界面のVが添加されたHfO2膜に取り込んだ。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。プラズマHにさらす時間と温度を最適にすることで、仕事関数にして3.9eV近傍にHfO2ギャップ中準位を形成する。このギャップ中準位は、HfO2にVが添加されたことによって発生した準位を、水素添加により、移動させたものである。そのバンドラインナップは、図25(b)に示すものと同等である。Vが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かる。このオーミックな特性は、図25(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0165】
本変形例では、仕事関数を最適化するために、水素(H)を導入したが、Hに代わり、FやTaを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を3.9eV程度にすることが出来た。
【0166】
また、本変形例では、添加物としてVを採用したが、Vの代わりにCr、Mn、Tc、Reのいずれかを用いてもよい。
【0167】
(変形例5) Type−C p−Si
次に、本実施例の変形例5による半導体装置を説明する。本変形例による半導体装置は、図27(a)に示す第1変形例による半導体装置において、HfO2に添加する添加物をType−Cとした構成である。HfO2に添加する添加物としてV(バナジウム)とTa(タンタル)を用いた構成となっている。HfO2に添加されるVは、添加することによりバンド中の準位をGeの価電子帯の頂上よりも下に位置させるType−Cの添加物である。この構成とすることにより、p型Ge基板とのバリアのない接続を得ることができる。
【0168】
この変形例による半導体装置は、以下のように形成される。まず、p型Ge基板上に、V及びTaが添加されたHfO2膜を形成した。その上にW膜をスパッタにより形成した。V及びTaが添加されたHfO2膜は、V、Ta、HfO2の3つのターゲットを用いた同時スパッタにて、Ar/O2雰囲気中で成膜を行った。その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。各ターゲットに注入する電力により添加量を最適にすることが出来る。仕事関数にして5.0eV近傍にHfO2におけるギャップ中の準位を形成する。このギャップ中の準位は、HfO2にVが添加されたことによって発生した準位を、Taの添加により、移動させたものである。そのバンドラインナップは、図27(b)に示すものと同等である。V及びTaが添加されたHfO2膜とW膜との接合の電気特性を測ると、非常に界面接触抵抗が小さく、オーミックな特性を示していることが分かった。このオーミックな特性は、図27(b)に示されているギャップ中の準位に、金属の仕事関数がピン止めされていることによって起こっている。
【0169】
本変形例では、仕事関数を最適化するために、タンタル(Ta)を導入したが、Taに代わり、FやHを導入しても、仕事関数を最適化することが可能であった。いずれの場合も、仕事関数を5.0eV程度にすることが出来た。
【0170】
また、本変形例では、添加物としてVを採用したが、Cr、Mn、Tc、Reを用いてもよい。
【0171】
本変形例では、ギャップ中の準位を上昇させるために、Ta(またはF、H)を用いたが、これらを用いない場合も考えられる。これらを用いない場合、非常に深い仕事関数の状態が得られる。単純にp型半導体/金属(例えば、Si/金属、Ge/金属など)の接触がオーミックになれば良いのであれば、Type−Cの添加物を導入した場合には、Ta (またはF,H)を導入する必要はない。
【0172】
(実施例3) MIMキャパシタ
次に、図28乃至図29(b)を参照しながら、本発明の実施例3の半導体装置について説明する。本実施例の半導体装置は、金属/絶縁体/金属の積層構造を有するMIMキャパシタであって、図28に示すように、シリコン基板60上に、TiAlNからなるバッファー層61、SrRuO3電極62、Moが添加されたHfON膜(界面制御酸化膜)63、Pb(Zr、Ti)O3からなる強誘電体膜64、Moが添加されたHfON膜(界面制御酸化膜)65、およびSrRuO3電極が、この順序で積層された積層構造を有している。各層は、それぞれスパッタにより形成している。特に、Moが添加されたHfON膜63、65は、MoターゲットとHfO2ターゲットの同時スパッタを、Ar/O2/N2雰囲気中で形成した。全体の成膜が終わった後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。
【0173】
ここでは、Moが添加されたHfON膜63、65においては、図29(a)、29(b)に示すように、HfO2におけるギャップ中の準位を作りだし、その準位に電極の実効仕事関数をピン止めしている。ここでは、仕事関数にしておよそ5.5eV近傍にHfO2におけるギャップ中の準位を形成している。本発明の一実施形態で説明した技術を用いれば、他の添加物の組み合わせによっても、適当な仕事関数をもった界面制御酸化膜を設計することが可能である。V、Cr、Mn、Nb、Mo、Tc、W、Reなどを添加することでギャップ中の状態を作り、仕事関数が強誘電体のギャップのおよそ中間にくるように設計すればよい。
【0174】
本実施例で示した構造では、MIMキャパシタの電子に対する障壁がおよそ1.65eVであり、ホールに対する障壁もおよそ1.65eVである。そのため、分極を起こさせれば、その分極を長時間保つことが可能である。つまり、このキャパシタを強誘電体メモリ(FeRAM)のためのキャパシタとして用いれば、経時変化のない、非常に高性能の強誘電体メモリが作成できる。本実施例のMIMキャパシタを用いたFeRAMでは、動作中のリフレッシュも、基本的に不要であり、真の意味での不揮発性メモリが構成出来る。
【0175】
また、本実施例において、キャパシタ電極としてはSrRuO3という酸化物電極を用いたが、電極材料は、従来用いられている、様々な金属が使用してもよい。代表的には、WやTiNなど、加工性に優れる材料が使用可能となる。本実施例のMIMキャパシタによれば、仕事関数は挿入された酸化物により決定されるため、電極材料は全く自由に決められるようになるためである。
【0176】
(比較例)
次に、本実施例の比較例によるMIMキャパシタを説明する。この比較例のMIMキャパシタは、図28に示す本実施例のMIMキャパシタにおいて、界面制御酸化膜を除去した構成を有している。すなわち、半導体基板上に、TiAlNバッファー層、SrRuO3電極、Pb(Zr、Ti)O3からなる強誘電体膜、SrRuO3電極がこの順序で積層された積層構造を有している。この比較例の場合、時間がたつと、酸素欠陥が発生し、電子に対する障壁が0.2eVまで低下した。その結果、リーク電流が流れ、分極が簡単に消滅してしまった。経時変化は非常に簡単に発生してしまい、分極を保持できるのは、数時間程度であった。また、WやTiN電極などを用いると、初期段階からリーク電流が大きく、使用できなかった。
【0177】
(変形例)DRAMキャパシタの新しい構成
本実施例では、強誘電体(ferroelectric material)の分極の保持について示したが、高誘電体、例えば(Ba、Sr)TiO3、SrTiO3、Ta2O5など、を用いたキャパシタでも全く、同様である。つまり、界面制御のための酸化膜を設けることで、実効仕事関数を大きくし、特に電子障壁を大きくすることが重要である。酸化物誘電体は酸素欠陥が出来易く、実際に酸素欠陥が出来ると、電子に対する障壁が低下する傾向を示すためである。本実施例の構造を導入した、高誘電体(high-dielectric material)キャパシタをDRAM(Dynamic Random Access Memory)のキャパシタに用いれば、電荷蓄積、維持能力が高いため、リフレッシュ動作は従来の1割程度まで低減できるため、長期信頼性の高い、高速なDRAMを得ることができる。
【0178】
(実施例4)半導体S/Dを用いたMISFET
次に、本発明の実施例4による半導体装置を図30(a)、30(b)を参照して説明する。本実施例の半導体装置は、nMISFETであって、ソース/ドレイン領域と、ソース/ドレイン金属電極との間に界面制御酸化膜を設けた構成となっている。すなわち、図30(b)に示すように、p型Si基板2に離間して、n型Siの、ソース領域3a、4aおよびドレイン領域3b、4bが形成されている。これらのソース領域およびドレイン領域はエクステンション領域3a、3bを含んでいる。ソース領域3a、4aと、ドレイン領域3b、4bとの間のp型Si基板の領域がチャネル領域5となる。ソース領域4aおよびドレイン領域4b上には、Wが添加されたHfO2膜(界面制御酸化膜)70a、70bが形成され、チャネル領域5上には、Wが添加されないHfO2膜70が形成されている。ソース/ドレイン領域4a、4bにおいては、Wが添加されたHfO2膜70a、70b上に例えばW(タングステン)からなるソース/ドレイン金属電極72a、72bが形成されている。また、チャネル領域5においては、HfO2膜70上には、例えばHfSiONからなるゲート絶縁膜74が形成され、このゲート絶縁膜74上にはWが添加されたHfSiON膜(界面制御酸化膜)75が形成され、このHfSiON膜(界面制御酸化膜)75上に、Wからなるゲート電極76が形成されている。ゲート絶縁膜74およびゲート電極76と、ソース/ドレイン金属電極72a、72bとの間には、絶縁体からなる側壁78が形成され、ゲート電極76とソース/ドレイン金属電極とが絶縁分離されている。図30(b)においては、側壁78は、底部にHfO2膜70が存在している形で形成されているが、上記底部がSi基板2に接するように、HfO2膜70を除去しても良い。除去した構造は、図7(a)に示されている。
【0179】
次に、本実施例のnMISFETの製造方法を説明する。
【0180】
図30(a)に示すn型Si基板4a,4b/HfO2膜70/金属電極72a、72bの積層構造は、実施例1に示した積層構造と考えて良い。n型Si基板 (半導体ソース/ドレイン)4a,4b上に、HfO2膜70をスパッタにより成膜して、その上にW膜72a、72b、76をスパッタにて成膜した。但し、ここでは、HfO2膜70を形成した後、ゲート絶縁膜74を形成し、続いてn型不純物をSi基板2に導入することによりエクステンション領域3a、3bを形成する。その後、ゲート絶縁膜74上にダミーのゲート電極(図示せず)を形成するとともにソース/ドレイン領域におけるHfO2膜70上にダミーのソース/ドレイン電極(図示せず)を形成する。このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間には溝が設けられている。その後、この溝を埋め込むように絶縁体からなる側壁78を形成する。そして、上記ダミーのゲート電極とダミーのソース/ドレイン電極を除去した後、n型不純物をSi基板2に導入することによりソース/ドレイン領域4a、4bを形成する。その後に、Wからなるゲート電極76とWからなるソース/ドレイン金属電極72a、72bとを同時に成膜して、CMPで平坦化を行うことにより形成している。
【0181】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。熱処理により、n型Siのソース/ドレイン領域4a、4bと、ソース/ドレイン金属電極72a、72bとの間のHfO2膜70には、Wが拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。Wが十分に拡散して、Wが添加されたHfO2からなる界面制御酸化膜70a、70bが形成される(図30(b))。この界面制御酸化膜70a、70bは、アニール時間や温度を工夫することにより、ホッピング伝導的な膜(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)にも、バンド伝導的な膜(Wの面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)にもなり得る。両者を比較すると、バンド伝導の方が界面制御酸化膜としての抵抗は小さく出来る。ここでは、Wの面密度にして、2×1014原子cm−2程度が導入されていて、バンド伝導的である。同時に、HfSiONからなるゲート絶縁膜74とWからなるゲート電極76との間にも、ゲート絶縁膜74中にWが拡散し、界面制御酸化膜75が形成される。界面制御酸化膜75は仕事関数にして4.1eV近傍にHfシリケート(HfSiO)におけるギャップ中の準位を形成する。この界面制御酸化膜75は、HfシリケートにタングステンWと窒素Nが両方とも導入されていることになる。タングステンWの添加によりギャップ中の準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、4.1eV近傍にギャップ中の準位が形成されていることになる。こうして、界面制御酸化膜70a、70b、および界面制御酸化膜75の形成時のプロセス条件を適切に制御することにより、仕事関数を最適化することが出来た。
【0182】
(変形例1)
次に、実施例4の変形例1によるnMISFETを図31(a)、31(b)を参照して説明する。図31(b)に示すように、本変形例のnMISFETは、実施例の4のnMISFETにおいて、ソース/ドレイン金属電極およびゲート電極としてWの代わりにTiNを用いるとともに、n型Siのソース/ドレイン領域4a、4bとTiNからなるソース/ドレイン電極82a、82bとの間に、Nbが添加された(Hf、Zr)O2膜80を形成した構成となっている。なお、チャネル領域5上には、まずHfONからなるゲート絶縁膜81が形成され、このゲート絶縁膜81上に、(Hf、Zr)ON膜(界面制御酸化膜)83aが形成され、この(Hf、Zr)ON膜83a上にTiNからなるゲート電極86が形成された構成となっている。ゲート電極86と、ソース/ドレイン金属電極82a、82bとの間には絶縁体からなる側壁88が形成されている。なお、本変形例においては、側壁88の底部はSi基板2に接している。
【0183】
Nbが添加された(Hf、Zr)O2膜80およびNが添加される前のNbが添加された(Hf、Zr)O2膜83(図31(a))は、HfO2ターゲット、ZrO2ターゲット、Nbターゲットの3つのターゲットを同時にスパッタすることで形成される。本変形例では、Hf/(Hf+Zr)=0.95となるように、ZrO2ターゲットへの電力供給を抑えながら成膜している。
【0184】
次に、本変形例のnMISFETの製造プロセスを簡単に説明する。p型Si基板2のチャネル領域5上にHfONからなるゲート絶縁膜81を形成する。n型不純物をSi基板2に注入することにより、エクステンション領域3a、3bを形成し、その後、全面に、Nbが添加された(Hf、Zr)O2膜80、83を形成する。続いて、例えば、レジストを全面に塗布し、パターニングすることにより、レジストからなるダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Nbが添加された(Hf、Zr)O2膜80、83もパターニングされ、ダミーのゲート電極とダミーのソース/ドレイン電極との間に溝(図示せず)が形成される。続いて、上記溝を絶縁体で埋め込むことにより側壁88を形成し、その後、ダミーのゲート電極とダミーのソース/ドレイン電極とを除去する。その後、n型不純物をSi基板2に注入することにより、ソース/ドレイン領域4a、4bを形成する。続いて、TiNからなる金属電極を形成し、CMPで平坦化する。続いて、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。
【0185】
このように形成されたnMISFETにおいては、n型Siのソース/ドレイン領域4a、4bとTiNからなるソース/ドレイン金属電極82a、82bとの間の、Nbが添加された(Hf、Zr)O2膜80は、仕事関数にして3.3eV近傍にHfO2におけるギャップ中の準位を形成している。また、上記熱処理により、Nbが添加された(Hf、Zr)O2膜83は、HfONからなるゲート絶縁膜81と、界面で反応を起こし、Nbが添加された(Hf、Zr)ON膜83aに変化する(図31(b))。Nbが添加された(Hf、Zr)ON膜83aは、窒素が添加されたことで、仕事関数が、4.1eVまで大きくなっていた。ソース/ドレイン領域4a、4bと、ソース/ドレイン金属電極82a、82bと、を接続するNbが添加された(Hf、Zr)O2膜80では、仕事関数としては3.3eVを用いることが出来るが、ゲート絶縁膜81と金属からなるゲート電極86との接続部では、本発明の一実施形態で示した技術を用いて、仕事関数を最適化する必要がある。
【0186】
なお、本変形例では、Nは熱処理により添加したが、ゲート電極を形成する前に、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luなどを、Nbが添加された(Hf、Zr)O2膜83にイオン打ち込みにより添加しても良いし、Nbが添加された(Hf、Zr)O2膜83にプラズマ窒化などによって窒素を導入してもよい。勿論、ソース/ドレイン領域4a、4bとソース/ドレイン金属電極との接合部であっても、窒素などを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜と金属のゲート電極との界面を余りいじらずに、両方を最適にすることが可能と考えられるからである。
【0187】
変形例1における材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料(base material)として、W、Nbから選ばれた少なくとも1つを添加することでギャップ中の準位を作りだし、その準位を使うことが有効である。更にN、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、 Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。
【0188】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、Mo、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中準位を作りだし、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、プラズマ窒化などのように成膜後に導入する方法も考えられる。例えば、CrとTaを導入する場合、CrとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにCrを成膜し、熱拡散をさせる方法も可能である。Crターゲット、Taターゲット、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で作成する方法を用いることができる。
【0189】
(変形例2) メモリセル
実施例4の変形例2による半導体装置を図32に示す。本変形例の半導体装置は、不揮発性半導体装置であって、この半導体記憶装置のメモリセルの断面図を図32に示す。このメモリセルは、図32に示すように、p型Si基板2に離間して、n型Siの、ソース領域3a、4aおよびドレイン領域3b、4bが形成されている。これらのソース領域およびドレイン領域はエクステンション領域3a、3bを含んでいる。ソース領域3a、4aと、ドレイン領域3b、4bとの間のp型Si基板の領域がチャネル領域5となる。ソース領域4aおよびドレイン領域4b上には、Wが添加されたHfO2膜(界面制御酸化膜)70a、70bが形成され、このHfO2膜70a、70b上にWからなるソース/ドレイン電極72a、72bが形成されている。また、チャネル領域5上には、トンネル絶縁膜90、電荷蓄積膜91、ブロック絶縁膜92、Wが添加されたHfSiON膜(界面制御酸化膜)93、およびWからなる制御電極94がこの順序で積層されている。界面制御酸化膜70a、70bおよびソース/ドレイン電極72a、72bと、トンネル絶縁膜90、電荷蓄積膜91、ブロック絶縁膜92、Wが添加されたHfSiON膜(界面制御酸化膜)93、およびWからなる制御電極94の積層膜との間には、絶縁体からなる側壁78が形成され、絶縁分離されている。
【0190】
このように構成することにより、電荷を蓄積することで閾値を制御し、チャネルのON/OFFを判断することでメモリとして動作させることが可能であるとともに、半導体のソース/ドレイン領域とソース/ドレイン金属電極との間の仕事関数を制御して、低抵抗化することが可能となるので、消費電力が抑制することができる。
【0191】
トンネル絶縁膜(電荷をトンネルさせる絶縁膜)としては、例えばSiO2などの絶縁膜が用いられ、電荷蓄積膜91としては、例えばn型ポリシリコンなどの浮遊電極(FG)であっても良いし、窒化シリコンやRu添加SrTiO3などの電荷蓄積可能な、すなわち電荷をトラップすることの可能なトラップ絶縁膜であっても良い。ブロック絶縁膜92としては、LaAlO3、HfO2、Al2O3などの誘電率の大きな絶縁膜が用いられる。ブロック絶縁膜92は、電荷蓄積膜91に溜まった電荷を制御電極94に逃さないように、構成される。各膜もそれぞれの役割が果たせるように、積層構造を有するようにしてもよい。特に、相互拡散を考慮して、各膜の間には拡散し難い構成を考慮することも重要である。基本的には、電荷は、チャネル側からのトンネル絶縁膜をトンネル効果により、出し入れすることになる。特に(例えばWからなる)制御電極94から電荷が誤って注入されることは避けたい。そのため、本変形例では、ブロック絶縁膜92の制御電極94側の界面を窒化しておき、HfO2酸化膜を制御電極との界面に挿入し、熱プロセスを通すことで、界面は、Wが添加されたHfON膜(界面制御酸化膜)93となり、大きな仕事関数(例えば、およそ5.7eV)を有し、Wからなる制御電極94からの電荷の誤注入を防ぐ構成とした。
【0192】
また、本変形例においては、半導体のソース/ドレイン領域4a、4bと、Wからなるソース/ドレイン電極72a、72bとの間のHfO2膜はWが拡散して、仕事関数にして3.9eVの接触となる。つまりオーミックな接続となっている。このような構成は、ソース/ドレイン領域とのコンタクトを通じて制御を行うNOR型などのメモリセルには、非常に有効である。NANDセルでは、部分的にしかソース/ドレイン領域とのコンタクトを取らない構成となるが、NANDセルの端部では必ずコンタクトを取り、しかも大きな電流が流れるので、低消費電力化に、接触抵抗が小さいこと(オーミックであること)は非常に重要である。ただし、上記端部では、通常のMISFETを用いてもよく、その場合は、本実施例のMISFETを用いれば良い。NOR型、NAND型に関係なく、ソース/ドレイン領域との接触がオーミックであれば、そこの消費電力を気にせずに、違った構成のメモリが考えられる。その意味でも、接触抵抗の制御は非常に有効である。
【0193】
(変形例3) pMISFET
次に、実施例4の変形例3による半導体装置を図33(a)、(b)を参照して説明する。本変形の半導体装置は、pMISFETであって、ソース/ドレイン領域と、ソース/ドレイン金属電極との間に界面制御酸化膜を設けた構成となっている。すなわち、図33(b)に示すように、n型Si基板22に離間して、p型Siの、ソース領域23a、24aおよびドレイン領域23b、24bが形成されている。これらのソース領域およびドレイン領域はエクステンション領域23a、23bを含んでいる。ソース領域23a、24aと、ドレイン領域23b、24bとの間のn型Si基板の領域がチャネル領域25となる。ソース領域24aおよびドレイン領域24b上には、Vが添加されたZrO2膜(界面制御酸化膜)102a、102bが形成され、チャネル領域25上には、HfTaON膜106が形成されている。ソース/ドレイン領域24a、24bにおいては、Vが添加されたZrO2膜102a、102b上に例えばW(タングステン)からなるソース/ドレイン金属電極104a、104bが形成されている。また、チャネル領域25においては、HfTaONからなるゲート絶縁膜106上に、VおよびTaが添加されたZrO2膜(界面制御酸化膜)108aが形成され、このZrO2膜108a上に、Wからなるゲート電極110が形成されている。ゲート絶縁膜106、ZrO2膜108a、およびゲート電極110の積層構造と、Vが添加されたZrO2膜(界面制御酸化膜)102a、102bおよびソース/ドレイン金属電極104a、104bの積層構造との間には、絶縁体からなる側壁112が形成され、ゲート電極110とソース/ドレイン金属電極104a、104bとが絶縁分離されている。
【0194】
本変形例において、Vが添加されたZrO2膜は、ZrO2ターゲット、Vターゲットの2つのターゲットを同時にスパッタすること形成される。
【0195】
次に、本変形例によるpMISFETの製造方法を簡単に説明する。n型Si基板22のチャネル領域25上にHfTaONからなるゲート絶縁膜106を形成する。p型不純物をSi基板22に注入することにより、ゲート絶縁膜106の両側にエクステンション領域23a、23bを形成し、その後、全面にVが添加されたZrO2膜102a、102b、108を形成する。続いて、例えば、レジストを全面に塗布し、パターニングすることにより、レジストからなるダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Vが添加されたZrO2膜102a、102b、108もパターニングされ、ダミーのゲート電極とダミーのソース/ドレイン電極との間に溝(図示せず)される。続いて、上記溝を絶縁体で埋め込むことにより側壁112を形成し、その後、ダミーのゲート電極とダミーのソース/ドレイン電極とを除去する。その後、p型不純物をSi基板22に注入することにより、ゲート絶縁膜106の両側にソース/ドレイン領域24a、24bを形成する。続いて、TiNからなる金属電極を形成し、CMPで平坦化する。続いて、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。
【0196】
このように形成されたpMISFETにおいては、p型Siのソース/ドレイン領域24a、24bとTiNからなるソース/ドレイン金属電極104a、104bとの間の、Vが添加されたZrO2膜102a、102bは、仕事関数にして6.2eV近傍にZrO2におけるギャップ中の準位を形成している。また、上記熱処理により、Vが添加されたZrO2膜108は、HfTaONからなるゲート絶縁膜106と、界面で反応を起こし、VおよびTaが添加されたZrO2膜108aに変化する(図33(b))。Vが添加されたZrO2膜108はTaが添加されたことで、仕事関数が、5.0eVまで小さくなっていた。ソース/ドレイン領域24a、24bと、ソース/ドレイン金属電極104a、104bと、を接続するVが添加されたZrO2膜102a、102bでは、仕事関数としては6.2eVを用いることが出来るが、ゲート絶縁膜106と金属からなるゲート電極110との接続部では、本発明の一実施形態で示した技術を用いて、仕事関数を最適化する必要がある。
【0197】
なお、本変形例では、Taは熱処理により添加したが、ゲート電極を形成する前に、Ta、F、Hなどを、Vが添加されたZrO2膜にイオン打ち込みにより添加してもよいし、励起水素にさらすなどして形成してもよい。勿論、ソース/ドレイン領域とソース/ドレイン金属電極との接合部であっても、Taなどを導入して、シリコンの価電子帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜と金属からなるゲート電極との界面を余りいじらずに、両方を最適にすることが可能と考えられるからである。
【0198】
変形例3における材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、Nb、W、Mo添加(Type−A、Type−B)によりギャップ中準位を作りだし、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。
【0199】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中の準位を作りだした酸化膜も界面制御酸化膜として用いることができる。特に、Fなど第二の添加物がない場合に効果的である。更に、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も有効である。特に、Fなど第二の添加物がある場合に有効である。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、励起水素などのように成膜後に導入する方法も考えられる。例えば、VとTaを導入する場合、VとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにVを成膜して、熱拡散させる方法も可能である。VターゲットとTaターゲットと、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で製造してもよい。
【0200】
ゲート絶縁膜と金属ゲート電極との間の界面制御酸化膜を最適化することで、SOI基板を用いたMISFETにも対応可能である。仕事関数を従来よりも、SOI層のギャップの中心付近に近づけるだけでよい。本発明の一実施形態で説明した技術を用いれば、簡単に実現できる。完全空乏化した基板であっても、実現可能であり、本発明の一実施形態の技術は、非常に応用範囲が広いことが分かる。
【0201】
本発明の一実施形態の技術により、仕事関数が自由に調整できるという点が重要である。半導体のソース・ドレイン領域とソース/ドレイン金属電極との接続部と、ゲート絶縁膜と金属ゲート電極の接続部を総合的に捉えて、フレキシブルに調整することが求められる。
【0202】
(実施例5) 金属S/Dを用いたMISFET
次に、本発明の実施例5による半導体装置を図34(a)、34(b)を参照して説明する。本実施例の半導体装置はnMISFETであって、図34(b)に示すように、p型Si基板2の表面に設けられるチャネル領域5と、Wからなるソース/ドレイン(ソース/ドレイン電極)124a、124bとの間にWが添加されたHfO2膜(界面制御酸化膜)120a、120bを設けた構成を有している。そして、Wが添加されたHfO2膜120a、120b間のチャネル領域5上にはWが添加されていないHfO2膜120が形成されている。HfO2膜120上にはHfSiONからなるゲート絶縁膜122が形成され、このゲート絶縁膜122上にWが添加されたHfSiON膜(界面制御酸化膜)123が形成され、この界面制御酸化膜123上にWからなるゲート電極124cが形成されている。なお、ゲート絶縁膜122、界面制御酸化膜123、およびゲート電極124cの積層構造と、ソース/ドレイン電極124a、124bとは、絶縁体からなる側壁126によって絶縁分離されている。本実施例においては、側壁126の底部にはHfO2膜120が存在しているが、この底部のHfO2膜120を除去して、図9(a)に示すように、側壁126の底部をSi基板2に直接接触させてもよい。また、図10(a)に示すように、金属からなるソース/ドレイン電極の一部をSi基板2に埋め込み、このソース/ドレイン電極の一部と、チャネル領域5との間に界面制御酸化膜を形成した構造であってもよい。
【0203】
次に、本実施例のnMISFETの製造方法を簡単に説明する。
【0204】
まず、図34(a)に示すように、p型シリコンのチャネル5上に、HfO2膜120をスパッタにより成膜する。その後、HfSiONからなるゲート絶縁膜122を形成し、その後、ダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間に分離溝が形成され、この分離溝に絶縁体を埋め込み側壁126を形成する。その後、Wをスパッタにて成膜し、Wからなるソース/ドレイン電極124a、124bと、Wからなるゲート電極124cとを同時に形成する。続いて、CMPで平坦化を行う。
【0205】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。熱処理により、p型Siチャネル5とソース/ドレイン電極124a、124bとの間のHfO2膜120には、Wが拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。そして、HfO2膜120は、Wが十分に拡散されて、Wが添加されたHfO2膜(界面制御酸化膜)120a、120bとなる(図34(b))。界面制御酸化膜は、アニール時間や温度を工夫することにより、ホッピング伝導的(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)な膜にも、バンド伝導的(面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)な膜にもなり得る。両者を比較すると、バンド伝導の方が界面酸化膜としての抵抗は小さく出来る。本実施例では、Wの面密度にして、2×1014原子cm−2程度が導入されていて、バンド伝導的である。同時に、HfSiONからなるゲート絶縁膜122とWからなるゲート電極124cとの間には、ゲート絶縁膜122中にWが拡散し、Wが添加されたHfSiON膜(界面制御酸化膜)123が形成される。この界面制御酸化膜123には、仕事関数にして4.1eV近傍にHfシリケートのギャップ中の準位が形成される。この界面制御酸化膜123は、HfシリケートにタングステンWと窒素Nが両方とも導入されていることになる。HfSiON膜にWの添加によりギャップ中に準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、4.1eV近傍にギャップ中の準位が形成されていることになる。こうして、界面制御酸化膜120a、120b、123を適切に形成することにより、仕事関数を最適化することが出来た。
【0206】
この時、金属のソース/ドレインを有するnMISFETが完成するが、図9(b)、図10(b)に示したように、チャネルのOFF状態で、ホールに対して大きなバリアが存在するので、接合リークが非常に少ないMISFETが得られる。更にチャネルのON状態では、電子のバリアが無くなるので、接触抵抗はなくオーミック接触である。しかも、バンドギャップ中の準位を介した伝導であるので、バンド伝導的(Wの面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)であり、新たなトンネル抵抗は発生しない。添加量が少ない場合には、ホッピング伝導(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)となるが、この場合もトンネル抵抗とは比べ物にならないくらい、抵抗は低い。従来からトンネル抵抗を介した接触抵抗制御が提案されているが、トンネル抵抗が発生するため、全く不十分であった。本実施例では、トンネル抵抗の発生しない、しかも、接触抵抗を自由に制御することができる。ここで、トンネル抵抗は、ギャップ中の準位を介さない、絶縁膜の両側の波動関数の重なりによる、トンネル効果の抵抗である。それに対し、バンド伝導やホッピング伝導はギャップ中の準位を介した伝導であり、トンネル抵抗とは全く異質なものである。
【0207】
(変形例1)
次に実施例5の変形例1によるnMISFETを図35(a)乃至図36(b)を参照して説明する。図35(a)乃至図36(b)は、本変形例のnMISFETの製造工程を示す断面図である。本変形例のnMISFETは、支持基板130、埋め込み絶縁膜132、およびp型シリコンからなるSOI層134を備えたSOI基板上に形成される。
【0208】
まず、SOI層をパターニングし、チャネル領域134を形成する。その後、このチャネル領域134の側面との間に隙間ができるような、レジストパターン136を埋め込み絶縁膜132上に形成し、このレジストパターンをマスクとしてチャネル領域134の側面および上面を覆うHfO2膜138を形成する。更に、このHfO2膜138を覆うHfON膜140を形成する(図35(a))。
【0209】
続いて、HfON膜140上にレジストパターン142を形成し、このレジストパターン142をマスクとして、HfON膜140およびHfO2膜138をパターニングする(図35(b))。パターニングされたHfO2膜138bがゲート絶縁膜となる。このとき、レジストパターン136と、パターニングされたHfO2膜138bおよびHfON膜140の積層膜との間に溝144が形成される(図35(b))。また、レジストパターン136と、チャネル領域134の両側面との間にはHfO2膜138aが残置される。
【0210】
次に、溝144に例えばSiNからなる絶縁体を埋め込み側壁146を形成し、その後、レジストパターン136、142を除去する(図36(a))。続いて、全面にWをスパッタにより堆積し、CMPにより平坦化することにより、埋め込み絶縁膜132上にWからなるソース/ドレイン電極148a、148bを形成するとともに、HfON膜140上にWからなるゲート電極148cを形成する。
【0211】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。熱処理により、p型Siチャネル134とソース/ドレイン電極148a、148bとの間のHfO2膜138aには、Wが拡散し、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。そして、HfO2膜138aは、Wが十分に拡散されて、Wが添加されたHfO2膜(界面制御酸化膜)138aとなる(図36(b))。界面制御酸化膜は、アニール時間や温度を工夫することにより、ホッピング伝導的(Wの面密度にして、6×1012原子cm−2以上、1×1014原子cm−2未満)な膜にも、バンド伝導的(面密度にして、1×1014原子cm−2以上、8×1014原子cm−2以下)な膜にもなり得る。両者を比較すると、バンド伝導の方が界面酸化膜としての抵抗は小さく出来る。本変形例では、Wの面密度にして、2×1014原子cm−2程度が導入されていて、バンド伝導的である。同時に、HfON膜140にはWからなるゲート電極148cからWが拡散し、Wが添加されたHfON膜(界面制御酸化膜)140aが形成される。この界面制御酸化膜140aには、仕事関数にして4.2eV近傍にHf酸化物のギャップ中の準位が形成される。この界面制御酸化膜140aは、Hf酸化物にWとNが両方とも導入されていることになる。HfON膜にWの添加によりギャップ中に準位が形成され、その準位から窒素に電子が移送されることで、ギャップ中の準位が深くなっている。結果として、4.1eV近傍にギャップ中の準位が形成されていることになる。
【0212】
(変形例2)
次に、実施例5の変形例2によるnMISFETを図37(a)、37(b)を参照して説明する。本変形例のnMISFETは、図37(b)に示すように、p型Si基板2の表面に設けられるチャネル領域5と、TiNからなるソース/ドレイン(ソース/ドレイン電極)152a、152bとの間にWが添加されたHfO2膜(界面制御酸化膜)150a、150bを設けた構成を有している。そして、Wが添加されたHfO2膜150a、150b間のチャネル領域5上にはHfSiONからなるゲート絶縁膜154が形成され、このゲート絶縁膜154上にWが添加されたHfON膜(界面制御酸化膜)156が形成され、この界面制御酸化膜156上にTiNからなるゲート電極156が形成されている。なお、ゲート絶縁膜154、界面制御酸化膜156、およびゲート電極158の積層構造と、ソース/ドレイン電極152a、152bとは、絶縁体からなる側壁159によって絶縁分離されている。
【0213】
次に、本変形例のnMISFETの製造方法を説明する。
【0214】
まず、p型シリコンのチャネル5上にHfSiONからなるゲート絶縁膜154を形成する。続いて、Wが添加されたHfO2膜を全面に形成する。このWが添加されたHfO2膜はHfO2ターゲット、Wターゲットの2つのターゲットを同時にスパッタすることにより形成している。その後、例えばフォトレジストを全面に塗布し、露光、現像することにより、ダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Wが添加されたHfO2膜もパターニングされ、ダミーのソース/ドレイン電極下にはWが添加されたHfO2膜150a、150bとなり、ゲート絶縁膜154とダミーのゲート電極との間にはWが添加されたHfO2膜155となる(図37(a))。また、このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間には分離溝が形成される。続いて、この分離溝に絶縁体を埋め込み、側壁159を形成する。次に、ダミーのゲート電極およびダミーソース/ドレイン電極を除去した後、TiNを全面に堆積し、CMPを行うことにより、Wが添加されたHfO2膜150a、150b上にTiNからなるソース/ドレイン電極152a、152bが形成されるとともにWが添加されたHfO2膜155上にTiNからなるゲート電極158が形成される(図37(a))。
【0215】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。この熱処理により、Wが添加されたHfO2膜150a、150bには、仕事関数にして3.9eV近傍にHfO2におけるギャップ中の準位が形成される。また、HfSiONからなるゲート絶縁膜154と、Wが添加されたHfO2膜155とは界面で反応を起こし、Wが添加されたHfO2膜155はWが添加されたHfON膜156となる(図37(b))。HfON膜156は、窒素が添加されたことで、仕事関数が、4.1eVまで大きくなっていた。ソース/ドレイン電極152a、152bと、チャネル5とを接続する、Wが添加されたHfO2膜150a、150bは、仕事関数としては3.9eVを用いることが出来るが、ゲート絶縁膜154とゲート電極158との間の界面制御酸化膜156は、本発明の一実施形態で説明した技術を用いて、仕事関数を最適化する必要がある。この界面制御酸化膜156は、ゲート電極158を形成する前に、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、 Ho、Er、Tm、Yb、Luなどを、イオン打ち込むことにより形成してもよいし、またプラズマ窒化などによって窒素を導入してもよい。勿論、ソース/ドレイン電極152a、152bとチャネル5との間のHfO2膜150a、150bであっても、窒素などを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜とゲート電極との界面を余り変えず、両方を最適にすることが可能と考えられるからである。
【0216】
他方、チャネルOFF状態でのリーク低減を考えるなら、nMISFETにでは、小さな仕事関数も有効であり、Nbが添加されたHfO2に変えれば、3.3eVとなり、非常に高いホール障壁が形成できる。
【0217】
本変形例の界面制御酸化膜の材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、W、Nbから選ばれた少なくとも1つを添加することでギャップ中の準位を形成し、その準位を用いてもよい。更にN、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜を用いてもよい。
【0218】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、Mo、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中の準位を作りだし、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も用いることができる。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、プラズマ窒化などのように成膜後に導入する方法も考えられる。例えば、CrとTaを導入する場合、CrとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにCrを成膜し、熱拡散をさせる方法も可能である。Crターゲット、Taターゲット、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で作成する方法も有効である。
【0219】
(変形例3) メモリセル
次に、実施例5の変形例3によるメモリセルの4つの例を図38乃至図41に示す。
【0220】
MISFETのゲート絶縁膜の代わりに、基板側からトンネル絶縁膜、電荷蓄積膜、ブロック絶縁膜、および制御電極を有する電荷蓄積構造を与えると、電荷蓄積のできるメモリセルを構成できる。電荷を蓄積することで閾値を制御し、チャネルのON/OFFを判断することでメモリとして動作させることが可能である。ここでも、金属のソース/ドレイン電極と半導体チャネルとの間の仕事関数を制御して、オーミックにすれば、消費電力が抑えられ、メモリ動作に有利である。ゲート絶縁膜の構成として、電荷蓄積膜は、例えばn型ポリシリコンなどの浮遊電極(FG)であっても良いし、窒化シリコンやRu添加SrTiO3などの電荷蓄積可能なトラップ絶縁膜であっても良い。これらをSiO2などから出来るトンネル絶縁膜(電荷をトンネルさせる膜)と、LaAlO3、HfO2、Al2O3などの誘電率の大きなブロック絶縁膜(電荷蓄積膜がFGの場合には電極間絶縁膜とも呼ばれる)とによって、挟み込むように構成される。ブロック絶縁膜は、電荷蓄積膜に溜まった電荷を電極に逃さないように、構成されるだけでよい。どの膜もそれぞれの役割が果たせるように、積層膜構造をとることも可能である。特に、相互拡散を考慮して、各膜の間には拡散し難い構成を考慮することも重要である。基本的には、電荷は、チャネル側からのトンネル膜をトンネル効果により、出し入れすることになる。特に、(例えばWからなる)制御電極から電荷が誤って注入されることは避けたい。そのため、ここでは、ブロック絶縁膜の制御電極側の界面を窒化しておき、HfO2膜を制御電極との界面に挿入し、熱処理を行うことで、上記界面に設けられたHfO2膜は、Wが添加されたHfONとなり、大きな仕事関数(今回はおよそ5.7eV)を持つ膜を得ることは可能で、制御電極からの電荷の誤注入を防ぐことができる。金属のソース/ドレイン電極とp型チャネルSiとの間のHfO2膜はWが拡散して、仕事関数にして3.9eVの接触となる。
【0221】
チャネルがOFF状態では、1.27eV(=5.17−3.9)という大きな障壁をホールが感じることになる。つまり、OFF状態では全くホール電流は流れないと考えてよい。逆にチャネルがON状態では、電子は障壁を感じず、自由に流れる。つまりオーミックな接続となっている。
【0222】
ソース/ドレインとのコンタクトを通じて制御を行うNOR型などのセルには、そのままで非常に有効である。複数のメモリセルが直列接続されるNAND列(NAND stringとも言う)では、部分的にしかソース/ドレインとのコンタクトを取らない構成となるが、本構造では、セル中にp/n接合がなく、金属/酸化物/チャネル接合があるだけである。つまり、チャネルONで電流が自由に、接触抵抗なく流れ、チャネルOFFで電流が全く流れないという、高機能のNAND列が出来ることになる。無駄な接触抵抗がなくなるので、従来の場合に比べてNAND列に含まれる直列接続されるメモリセルの数を大きくすることが出来る。NAND列に含まれる直列接続されるメモリセルの数が増やせれば、それだけ大規模に一括消去が出来るという大きなメリットがある。或いは、NAND列を縦積みして、下側を隣のNAND列とつなげてU字型に積み、制御のためのMOSFETを片側だけに作成することなども可能となる。これは、直列接続されるメモリセルの数が多くなって初めて可能な構造である。つまり、MOSFETなどの制御領域と記憶のための領域とを分離して作成できるようになり、多くの応用が利くようになる。これまでの方法では、電圧降下が大きく、64個程度のセルを直列接続することが限界と考えられるが、本変形例の技術を用いれば、基本的に限界はない。例えば、1024個のセルを直列接続させても、全く問題ない。単純に考えて一括消去が高速になり、消費電力も格段に低下することになる。
【0223】
まず、図38を参照して、本変形例による第1の例のメモリセルを説明する。この第1の例のメモリセルは、NOR型フラッシュメモリのメモリセルであって、図10に示すnMISFETにおいて、ゲート絶縁膜13を、トンネル絶縁膜161、電荷蓄積膜162、ブロック絶縁膜163、および界面制御酸化膜164がこの順序で積層された積層膜160に置き換えた構成となっている。Wからなる制御電極16と、ブロック絶縁膜163との間に設けられる界面制御酸化膜164は、Wが添加されたHfON膜となっている。図38に示す例では、Wのソース/ドレイン16a1、16b1とp型Siのチャネル5との間にWが添加されたHfO2膜14a、14bが設けられている。このため、ソース/ドレイン16a1、16b1と、p型Siのチャネル5との間には、チャネルOFF状態でホールの高い障壁が出現するので、メモリセルが直列に接続された方向にホールが流れることはない。チャネルON状態ではオーミック接続となり、電子が自由に流れる。
【0224】
次に、本変形例の第2の例によるメモリセルを、図39を参照して説明する。この第2の例のメモリセルは、図39に示す第1の例のメモリセルにおいて、Wからなるソース/ドレイン16a2、16b2および側壁9を削除した構成となっており、NAND列のメモリセルとして用いられる。
【0225】
次に、本変形例の第3の例によるメモリセルを、図40を参照して説明する。この第3のメモリセルは、図40に示すように、トンネル絶縁膜161、電荷蓄積膜162、ブロック絶縁膜163は、金属のソース/ドレイン領域166a、166b上に延在するように形成してもよい。なお、この第3の例においては、Wからなる制御電極16とブロック絶縁膜163との間に設けられる界面制御酸化膜164は、Moが添加されたHfON膜を用いている。この場合は、仕事関数として、5.6eV付近に制御電極16の実効仕事関数をピン止めできる。また、図40では、金属のソース/ドレイン領域166a、166bをWが添加されたHfO2としている。NAND列を構成する直列に接続された複数のメモリセルは、隣接するソース領域またはドレイン領域を共有するように配置されるので、NAND列の端部では必ずコンタクトを取ることになり、しかも大きな電流が流れる。このため、低消費電力化に、接触抵抗が小さいこと(オーミックであること)は非常に重要である。ただし、端部では、通常のMISFETを用いてもよく、その場合は、実施例5のMISFETを用いれば良い。NOR型、NAND型に関係なく、ソース/ドレインとの接触がオーミックであれば、そこの消費電力を気にせずに、違った構成のメモリが考えられる。その意味でも、接触抵抗の制御は非常に有効である。
【0226】
通常、NAND列は、基板上に形成しているが、縦積みにすることも可能である。これを本変形例の第4の例として図41を参照して説明する。この第4の例のメモリセルは、図40に示すメモリセルを縦積みにした構造となっている。
【0227】
p型Siのチャネル5と、ソース/ドレインとなるWが添加されたHfO2膜166a、166bとを交互に積層した積層膜を形成し、この積層膜をパターニングすることにより、柱状の積層膜を形成し、この柱状の積層膜の周囲にトンネル絶縁膜161、電荷蓄積膜162、ブロック絶縁膜163をこの順序で形成し、その後、ブロック絶縁膜163上にMoが添加されたHfON膜(界面制御酸化膜)164と、Wからなる制御電極16を形成する。なお、隣接する制御電極16は、例えばSiO2などの絶縁膜170で絶縁分離されている。この縦積み構造は、NAND列が縦に連なっていることになるが、チャネルを開いたときには電子の障壁(金属/チャネル間の障壁)がゼロとなるので、消費電力が非常に小さいものとなる。このため、縦積みの積層数を劇的に増やすことが可能である。現実には、8層から16層程度であったものが、その制限がなくなる。本変形例の構造により積層数に制限がなくなった縦積み構造を用いれば、3次元的に自由にメモリを構築することが出来るので、飛躍的にメモリ容量を増やすことが出来る。
【0228】
(変形例4) pMISFET
次に、実施例5の変形例4による半導体装置を図42(a)、42(b)を参照して説明する。この変形例の半導体装置は、pMISFETであって、その製造工程を図42(a)、42(b)に示す。
【0229】
まず、図42(a)に示すように、ゲート絶縁膜176を、n型Siのチャネル25上に形成する。続いて、Vが添加されたHfO2膜を全面に形成する。このVが添加されたHfO2膜はHfO2ターゲット、Vターゲットの2つのターゲットを同時にスパッタすることにより形成している。その後、例えばフォトレジストを全面に塗布し、露光、現像することにより、ダミーのゲート電極(図示せず)およびダミーのソース/ドレイン電極(図示せず)を形成する。このとき、Vが添加されたHfO2膜もパターニングされ、ダミーのソース/ドレイン電極下にはVが添加されたHfO2膜172a、172bとなり、ゲート絶縁膜176とダミーのゲート電極との間にはVが添加されたHfO2膜178となる(図42(a))。また、このとき、ダミーのゲート電極とダミーのソース/ドレイン電極との間には分離溝が形成される。続いて、この分離溝に絶縁体を埋め込み、側壁182を形成する。次に、ダミーのゲート電極およびダミーソース/ドレイン電極を除去した後、TiNを全面に堆積し、CMPを行うことにより、Vが添加されたHfO2膜172a、172b上にTiNからなるソース/ドレイン電極174a、174bが形成されるとともにVが添加されたHfO2膜178上にTiNからなるゲート電極180が形成される(図42(a))。
【0230】
その後、真空中で1050℃アニールと、H2中で450℃のFGA(フォーミング・ガス・アニール)を行った。ゲート電極180の部分に窓(図示せず)を開け、Taをイオン打ち込みする(図42(b))。このゲート電極のTiN膜180は薄いのでTaは、Vが添加されたHfO2膜178との界面に達し、このVが添加されたHfO2膜178はVおよびTaが添加されたHfO2膜178aとなる。Vが添加されたHfO2膜172a、172bは、仕事関数にして6.2eV近傍にHfO2におけるギャップ中の準位を形成している。HfSiONからなるゲート絶縁膜176と、TiNのゲート電極180との界面のVおよびTaが添加されたHfO2膜(界面制御酸化膜)178aは、仕事関数が、5.2eVまで小さくなっていた。ソース/ドレイン電極との接続部では、仕事関数としては6.2eVを用いることが出来るが、ゲート絶縁膜176とゲート電極180との接続部では、本発明の一実施形態で説明した技術で、仕事関数を最適化する必要がある。
【0231】
本変形例では、界面制御酸化膜178aの形成にTaのイオン打ち込みを用いたが、FやHをイオン打ち込むことにより形成しても良いし、プラズマ水素化などによってHを導入してもよい。勿論、ソース/ドレイン電極とチャネルとの接合部の界面制御酸化膜172a、172bにも、初めからTaなどを導入して、シリコンの伝導帯端に近い側に動かして使うことも有効である。なぜなら、ゲート絶縁膜とゲート電極との界面をあまりいじらずに、両方を最適にすることが可能と考えられるからである。
【0232】
他方、チャネルOFF状態でのリーク低減を考えるなら、pMISFETにでは、大きな仕事関数も有効であり、Vが添加されたHfO2に変えれば、6.2eVとなり、非常に高い電子障壁が形成できるので、オフリークは殆ど考えなく良い。
【0233】
変形例4における材料の組み合わせとして幾つかの例を列挙する。HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料(base material)として、Nb、W、Mo添加(Type−A、Type−B)によりギャップ中の準位を作りだし、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も有効である。
【0234】
或いは、HfO2、ZrO2、Hfシリケート、Zrシリケートを母体材料として、V、Cr、Mn、Tc、Reから選ばれた少なくとも1つを添加することで、ギャップ中準位を作りだした酸化膜も界面制御酸化膜として用いることができる。Fなど第二の添加物がない場合でも有効である。更に、Ta、F、Hから選ばれた少なくともひとつを導入することで、仕事関数を最適化した酸化膜も界面制御酸化膜として用いることができる。この場合は、Fなど第二の添加物がある場合でも有効である。つまり、第二の添加物があると、仕事関数が小さめになるので、ゲート絶縁膜とゲート金属の間の界面制御酸化膜との関係で、より有効な方を選択すればよい。各元素の導入方法は、同時スパッタ法だけでなく、一部元素は成膜雰囲気から導入したり、イオン打ち込みを行ったり、励起水素などのように成膜後に導入する方法も考えられる。例えば、VとTaを導入する場合、VとTaとはどちらを先に導入しても構わない。初めにHfTaO膜を作成し、そこにVを成膜して、熱拡散させる方法も可能である。VターゲットとTaターゲットと、HfO2ターゲットの3つのターゲットを用いた同時スパッタをAr/O2雰囲気で作成する方法も用いることができる。
【0235】
以上説明した実施例1乃至実施例5およびそれら変形例によれば、半導体と金属との界面に仕事関数を調整した酸化膜を挿入することにより、接触抵抗が低い構造、接触抵抗が高い構造の両者を自由に形成可能である。電流が流れるべき構造では、出来る限り抵抗を低く、即ち、オーミックな接触が出来るように界面の酸化膜を調整する。それによって、無駄な電力消費を無くすことが可能である。原理的には、ほぼゼロに出来る。逆に、電流が流れるべきではない構造では、出来る限り抵抗が高くなる接触が出来るように界面の酸化膜を調整する。これによって、電流が流れなくできれば、例えば、待機中の無駄なリーク電流を抑制することが可能となるので、携帯機器の長時間使用が可能になるなど、大きなメリットがある。
【0236】
以上説明したように、本発明の一実施形態によれば、以下の効果を奏することができる。
(1)半導体/金属界面の接合において、接合する金属の実効仕事関数を、自由に制御することが可能である。
(2)半導体(絶縁体、誘電体を含む)と金属との間の接合において、障壁を低下させることが可能である。その結果、オーミックな接合が実現できるので、消費電力を劇的に低下させることが可能である。
(3)全く逆に、半導体(絶縁体、誘電体を含む)と金属との間の接合において、障壁を高めることも可能である。その結果、接合リークを抑えた半導体素子が実現できる。例えば、金属からなるソース/ドレインとチャネルとの接合において、MISFETがオフの時のリークは障壁の大きさに依存するが、その障壁を大きくすることで、オフリークを抑制することが可能である。或いは、MIMキャパシタにおいて、半導体と金属との接合の障壁を高めることで、リーク電流を劇的に低下させることが可能である。
【0237】
本発明の一実施形態では、主にMIS構造を例にとって説明したが、これの構造に限定されるものではなく、nMIS構造とpMIS構造を組み合わせれば、CMIS構造を作成することが出来る。
【0238】
また、本発明の一実施形態では、主にシリコン基板上に形成したMIS構造を例にとって説明したが、これの構造に限定されるものではない。シリコン基板以外の基板例えば、ガラス基板上にシリコン層を形成し、本発明の一実施形態のMIS構造を形成することも可能である。
【0239】
ここで、メモリセルについて簡単にまとめる。
【0240】
NOR型のメモリとして使う場合、本特許に示した構成を各セルに用いることが出来る。単純にゲート絶縁膜部分をトンネル絶縁膜/電荷蓄積膜/ブロック絶縁膜(または電極間絶縁膜)という積層膜にすればよい。電荷蓄積膜として、燐をドープしたポリシリコンなどの金属的な膜を用いれば、浮遊ゲート型のメモリセルとすることが出来る。また、窒化シリコン膜のように、電荷を局所的に蓄積する絶縁膜を用いれば、MONOS型のメモリセルにすることも出来る。本発明の一実施形態の半導体ソース/ドレインを用いても良いし、金属のソース/ドレインを用いても良いし、埋め込まれた金属のソース/ドレインを用いても良い。
【0241】
NAND型のメモリとして使う場合、本発明の一実施形態に係る金属のソース/ドレインを用いたMISFETの技術が有効である。金属のソース/ドレインは、基板に埋め込まれてなくても良いし、埋め込まれていてもよい。埋め込まれていない場合は、隣のセル同士で、金属のソース/ドレインを共有すればよい。構造としては、基板を掘らずに、半導体基板の上に、本発明の一実施形態で示された酸化膜を成膜し、その上に金属のソース/ドレインを成膜するという、非常に単純な構造となる。埋め込まれた金属のソース/ドレインでも、隣同士のセルの金属のソース/ドレインを共有することになる。構造としては、埋め込まれた金属のソース/ドレインとチャネルとの間に、本発明の一実施形態で示された酸化膜を挿入することになる。ゲート絶縁膜に関しては、上記のNORの場合と同様である。
【0242】
また、本発明の一実施形態では、MIS構造のゲート絶縁膜にトンネル絶縁膜/電荷蓄積膜/ブロック絶縁膜(または電極間絶縁膜)という構造を持たせた例について説明した。電荷蓄積膜がポリシリコンの時は、FG型となり、トラップ絶縁膜の時は、MONOS型となる。これらの構造はメモリセルとして説明したが、それに限定されるものではない。一部のMIS構造にメモリ効果を持たせ、各MIS構造に閾値を変えることで、閾値に依存した回路を構築することが出来る。第一の閾値では、第一のパスが開き、第二のパスが閉まっている。しかし、第二の閾値では、第一、第二のパスともに開く、というようなパスの選定を行う回路などが考えられる。この回路はメモリ効果を持ったMIS構造によって、後から書き換えることも可能となる。
【0243】
また、本発明の一実施形態の技術を、Ge基板、GaAs基板など化合物半導体の基板の全ての半導体基板に適用することが可能である。その場合は、最適な仕事関数が変化するだけで、構成には何ら変化がない。例えば、Ge基板の場合、n型Geのソース/ドレインと金属との接合向けには4.0eV以下が適値であり、p型Geのソース/ドレインと金属との接合向けには、4.66eV以上が適値となる。各基板に対しの最適位置に、本発明の一実施形態の技術により界面状態を作成すればよい。また、p型Geのソース/ドレインと金属との接合では、何もせずに、金属を接合すると、4.6eVが実現できるので、こちら側は、何もせずにそのまま使うことも、一つの選択肢である。n型Geのソース/ドレインと金属との間にのみ、本発明の一実施形態の技術を用いるということである。更に、Si基板の一部にGe、SiGeなどを成長させ、その部分にMISFETを作成することも可能である。この場合も、それぞれの材料の仕事関数をもとに、本発明の一実施形態の技術を用いることが出来る。
【0244】
また、半導体のソース/ドレインとソース/ドレイン金属電極との間に仕事関数を調整するための、本発明の一実施形態にかかる第1の酸化膜を挿入し、この第1の酸化膜と同等の第2酸化膜を、ゲート絶縁膜と金属からなるゲート電極との間に挿入することで、ゲート絶縁膜と金属からなるゲート電極との間の仕事関数と、半導体のソース/ドレインとソース/ドレイン金属電極との間の仕事関数の最適化を同時に図ることも可能である。第1の酸化膜では、最適値は、半導体(Si基板など)のもつギャップの外側が最適である。それに対して、第2の酸化膜では、半導体(同じSi基板など)のもつギャップの内側が最適である。最適な値になるように、更に工夫することが望ましい。例えば、第2の酸化膜側だけ、更に添加物を導入する方法などが有効である。また、チャネルのドーパントの調整ができる構成であれば、半導体のギャップの外側であっても適用可能である。空乏化したSOI基板などを用いた場合は、半導体ギャップの内側にかなり寄った仕事関数の位置が最適値となるので、第1の酸化膜とは別の調整が必要となる。
【図面の簡単な説明】
【0245】
【図1】半導体と金属との界面の一般的な特性を示す図。
【図2】半導体と金属との界面に関する従来の技術を示す図。
【図3】半導体と金属との界面に関する本発明の一実施形態の技術を示す図。
【図4】フェルミ準位ピン止めを説明する図。
【図5】HfO2ベースの酸化物電極のエネルギーバンドを示す図。
【図6】半導体基板と界面制御酸化膜の積層構造のバンドラインナップを示す図。
【図7】本発明の一実施形態の半導体装置を示す図。
【図8】本発明の一実施形態の半導体装置を示す図。
【図9】本発明の一実施形態の半導体装置を示す図。
【図10】本発明の一実施形態の半導体装置を示す図。
【図11】本発明の一実施形態の半導体装置を示す図。
【図12】本発明の一実施形態の半導体装置を示す図。
【図13】HfO2にTtype−Aの元素を添加した際のギャップ中に発生する準位を説明する図。
【図14】HfO2にTtype−Bの元素を添加した際のギャップ中に発生する準位を説明する図。
【図15】HfO2にTtype−Cの元素を添加した際のギャップ中に発生する準位を説明する図。
【図16】HfO2に3d元素を添加した際のギャップ中に発生する準位を説明する図。
【図17】HfO2に4d元素を添加した際のギャップ中に発生する準位を説明する図。
【図18】HfO2に5d元素を添加した際のギャップ中に発生する準位を説明する図。
【図19】Si基板、HfO2膜、HfSiO膜のバンドオフセットの位置関係を示す図。
【図20】HfO2に金属を添加することにより、Fの添加が容易になることを説明する図。
【図21】HfO2に金属を添加することにより、Nの添加が容易になることを説明する図。
【図22】本発明の実施例1による半導体装置を示す図。
【図23】実施例1の比較例1による半導体装置を示す図。
【図24】実施例1の変形例1による半導体装置を示す図。
【図25】実施例2による半導体装置を示す図。
【図26】実施例2の比較例1による半導体装置を示す図。
【図27】実施例2の変形例1による半導体装置を示す図。
【図28】実施例3による半導体装置の断面図。
【図29】実施例3におけるギャップ中の準位を説明する図。
【図30】実施例4による半導体装置の製造工程を示す断面図。
【図31】実施例4の変形例1による半導体装置の製造工程を示す断面図。
【図32】実施例4の変形例2による半導体装置の断面図。
【図33】実施例4の変形例3による半導体装置の製造工程を示す断面図。
【図34】実施例5による半導体装置の製造工程を示す断面図。
【図35】実施例5の変形例1による半導体装置の製造工程を示す断面図。
【図36】実施例5の変形例1による半導体装置の製造工程を示す断面図。
【図37】実施例5の変形例2による半導体装置の製造工程を示す断面図。
【図38】実施例5の変形例3によるメモリセルの第1の例を示す断面図。
【図39】実施例5の変形例3によるメモリセルの第2の例を示す断面図。
【図40】実施例5の変形例3によるメモリセルの第3の例を示す断面図。
【図41】実施例5の変形例3によるメモリセルの第4の例を示す断面図。
【図42】実施例5の変形例4による半導体装置の製造工程を示す断面図。
【符号の説明】
【0246】
2 p型シリコン基板
3a、3b n型エクステンション領域
4a、4b n型不純物領域(ソース/ドレイン領域)
5 チャネル領域
6a HfO2膜
6b Wが添加されたHfO2膜(界面制御酸化膜)
8 ゲート絶縁膜
9 側壁
10 Wが添加されたHfO2膜(界面制御酸化膜)
12 ゲート電極
12a、12b 金属のソース/ドレイン電極
13 ゲート絶縁膜
14a、14b Wが添加されたHfO2膜(界面制御酸化膜)
16 ゲート電極
16a、16b ソース/ドレイン電極
22 n型シリコン基板
23a、23b p型エクステンション領域
24a、24b p型不純物領域(ソース/ドレイン領域)
25 チャネル領域
26a HfO2膜
26b Wが添加されたHfO2膜(界面制御酸化膜)
28 ゲート絶縁膜
29 側壁
30 Wが添加されたHfON膜(界面制御酸化膜)
32 ゲート電極
32a、32b 金属のソース/ドレイン電極
【特許請求の範囲】
【請求項1】
半導体膜と、
前記半導体膜上に形成された酸化膜と、
前記酸化膜上に形成された金属膜と
を備え、
前記酸化膜がHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とする半導体装置。
【請求項2】
前記酸化膜に、F、H、Ta、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくとも1つの元素が添加されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
第1金属膜と、
前記第1金属膜上に形成された第1酸化膜と、
前記第1酸化膜上に形成された誘電体膜と、
前記誘電体膜上に形成された第2酸化膜と、
前記第2酸化膜上に形成された第2金属膜と、
を備え、
前記第1および第2酸化膜はHf酸化膜或いはZr酸化膜であって、前記第1および第2酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とするキャパシタ。
【請求項4】
前記第1酸化膜および第2酸化膜に、F、H、Ta、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくとも1つの元素が添加されていることを特徴とする請求項3記載のキャパシタ。
【請求項5】
半導体基板と、
前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース/ドレイン領域上にそれぞれ形成された酸化膜と、
前記酸化膜上に形成された金属のソース/ドレイン電極と、
を備え、
前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする電界効果トランジスタ。
【請求項6】
半導体基板と、
前記半導体基板に離間して形成された金属のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、
を備え、
前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする電界効果トランジスタ。
【請求項7】
前記ソース/ドレイン領域は、前記半導体基板に埋め込まれた前記金属の第1部分と、前記第1部分上に設けられる前記金属の第2部分とを備えていることを特徴とする請求項6記載の電界効果トランジスタ。
【請求項8】
前記酸化膜に添加される前記第1元素は、面密度にして、6×1012原子cm−2以上、8×1014原子cm−2以下であることを特徴とする請求項5乃至7のいずれかに記載の電界効果トランジスタ。
【請求項9】
前記酸化膜に、F、H、Ta、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくとも1つ第2元素が添加されていることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項10】
前記酸化膜に添加される前記第1元素はNbまたはWであって、前記チャネル領域はp型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項11】
前記酸化膜に、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつの元素が更に添加されていることを特徴とする請求項10記載の電界効果トランジスタ。
【請求項12】
前記酸化膜に添加される前記第1元素はV、Cr、Mn、Tc、Re、Moから選択された元素であって、前記酸化膜にはF、H、Taから選ばれた少なくとも1つの元素が更に添加され、前記チャネル領域はp型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項13】
前記酸化膜に添加される前記第1元素はNb、W、Moから選択された元素であって、かつ前記酸化膜にはN、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつの元素が更に添加されており、前記チャネル領域はn型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項14】
前記酸化膜に添加される前記第1元素はV、Cr、Mn、Tc、Reから選択された元素であって、前記チャネル領域はn型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項15】
前記酸化膜に、F、H、Taから選ばれた少なくともひとつの元素が更に添加されていることを特徴とする請求項14記載の電界効果トランジスタ。
【請求項16】
半導体基板と、
前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された電荷蓄積膜と、
前記電荷蓄積膜上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された制御電極と、
前記ソース/ドレイン領域上に形成された酸化膜と、
前記酸化膜上に形成された金属のソース/ドレイン電極と、
を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする半導体装置。
【請求項17】
半導体基板と、
前記半導体基板に離間して形成された金属のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された電荷蓄積膜と、
前記電荷蓄積膜上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された制御電極と、
前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、
を備え、
前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする半導体装置。
【請求項1】
半導体膜と、
前記半導体膜上に形成された酸化膜と、
前記酸化膜上に形成された金属膜と
を備え、
前記酸化膜がHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とする半導体装置。
【請求項2】
前記酸化膜に、F、H、Ta、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくとも1つの元素が添加されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
第1金属膜と、
前記第1金属膜上に形成された第1酸化膜と、
前記第1酸化膜上に形成された誘電体膜と、
前記誘電体膜上に形成された第2酸化膜と、
前記第2酸化膜上に形成された第2金属膜と、
を備え、
前記第1および第2酸化膜はHf酸化膜或いはZr酸化膜であって、前記第1および第2酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの元素が添加されていることを特徴とするキャパシタ。
【請求項4】
前記第1酸化膜および第2酸化膜に、F、H、Ta、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくとも1つの元素が添加されていることを特徴とする請求項3記載のキャパシタ。
【請求項5】
半導体基板と、
前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース/ドレイン領域上にそれぞれ形成された酸化膜と、
前記酸化膜上に形成された金属のソース/ドレイン電極と、
を備え、
前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする電界効果トランジスタ。
【請求項6】
半導体基板と、
前記半導体基板に離間して形成された金属のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、
を備え、
前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする電界効果トランジスタ。
【請求項7】
前記ソース/ドレイン領域は、前記半導体基板に埋め込まれた前記金属の第1部分と、前記第1部分上に設けられる前記金属の第2部分とを備えていることを特徴とする請求項6記載の電界効果トランジスタ。
【請求項8】
前記酸化膜に添加される前記第1元素は、面密度にして、6×1012原子cm−2以上、8×1014原子cm−2以下であることを特徴とする請求項5乃至7のいずれかに記載の電界効果トランジスタ。
【請求項9】
前記酸化膜に、F、H、Ta、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくとも1つ第2元素が添加されていることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項10】
前記酸化膜に添加される前記第1元素はNbまたはWであって、前記チャネル領域はp型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項11】
前記酸化膜に、N、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつの元素が更に添加されていることを特徴とする請求項10記載の電界効果トランジスタ。
【請求項12】
前記酸化膜に添加される前記第1元素はV、Cr、Mn、Tc、Re、Moから選択された元素であって、前記酸化膜にはF、H、Taから選ばれた少なくとも1つの元素が更に添加され、前記チャネル領域はp型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項13】
前記酸化膜に添加される前記第1元素はNb、W、Moから選択された元素であって、かつ前記酸化膜にはN、C、B、Mg、Ca、Sr、Ba、Al、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luから選ばれた少なくともひとつの元素が更に添加されており、前記チャネル領域はn型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項14】
前記酸化膜に添加される前記第1元素はV、Cr、Mn、Tc、Reから選択された元素であって、前記チャネル領域はn型半導体であることを特徴とする請求項5乃至8のいずれかに記載の電界効果トランジスタ。
【請求項15】
前記酸化膜に、F、H、Taから選ばれた少なくともひとつの元素が更に添加されていることを特徴とする請求項14記載の電界効果トランジスタ。
【請求項16】
半導体基板と、
前記半導体基板に離間して形成された前記半導体基板と導電型が異なる半導体のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された電荷蓄積膜と、
前記電荷蓄積膜上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された制御電極と、
前記ソース/ドレイン領域上に形成された酸化膜と、
前記酸化膜上に形成された金属のソース/ドレイン電極と、
を備え、前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする半導体装置。
【請求項17】
半導体基板と、
前記半導体基板に離間して形成された金属のソース/ドレイン領域と、
前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された電荷蓄積膜と、
前記電荷蓄積膜上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された制御電極と、
前記ソース/ドレイン領域のそれぞれと前記チャネル領域との間に形成された酸化膜と、
を備え、
前記酸化膜はHf酸化膜或いはZr酸化膜であって、前記酸化膜に、V、Cr、Mn、Nb、Mo、Tc、W、Reから選ばれた少なくとも一つの第1元素が添加されていることを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【公開番号】特開2009−239080(P2009−239080A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2008−84190(P2008−84190)
【出願日】平成20年3月27日(2008.3.27)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成20年3月27日(2008.3.27)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]