半導体装置の製造方法
【課題】本発明の課題は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供することである。
【解決手段】本発明の半導体装置の製造方法は、ゲート電極２１ａの周囲を昇華性を有する材料としての塩化アルミニウム膜２２ａからなる犠牲膜で被覆し、その犠牲膜の周囲を外殻層としてのＳｉＮ膜２３で被覆し、外殻層に設けた開口部２４を通して犠牲膜をその昇華温度以上に加熱し除去して、ゲート電極２１ａの周囲に空間部２５を形成する。
【解決手段】本発明の半導体装置の製造方法は、ゲート電極２１ａの周囲を昇華性を有する材料としての塩化アルミニウム膜２２ａからなる犠牲膜で被覆し、その犠牲膜の周囲を外殻層としてのＳｉＮ膜２３で被覆し、外殻層に設けた開口部２４を通して犠牲膜をその昇華温度以上に加熱し除去して、ゲート電極２１ａの周囲に空間部２５を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に電極や配線の周囲に空間部を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
電極の周囲に空間部を備えた半導体装置の一例として電界効果トランジスタを図４に示す。図４は電極部を模式的に示す断面図である。
【０００３】
図４に示すように、ＧａＡｓ基板１上に、ゲート電極２ａと、その両側の所定位置にそれぞれソース電極３ａ，ドレイン電極３ｂが形成されている。
【０００４】
また、ソース電極３ａとドレイン電極３ｂとは、保護用絶縁膜としてのＳｉＮ膜５で被覆されている。
【０００５】
ゲート電極２ａの周囲には、ＳｉＮ膜５によって囲まれた空間部６が形成されている。
【０００６】
このようにゲート電極２ａの周囲に絶縁膜（ＳｉＯ２の比誘電率；３．９，ＳｉＮの比誘電率；７．５）を形成せずに、空間部６（空気の比誘電率；１．０）を設けると、ゲート電極２ａと基板１表面との間に生じる寄生容量Ｃの低減が図れ、高周波帯域においても高い利得が得られる。
【０００７】
次に、このような電界効果トランジスタのゲート電極周辺に空間部を形成する方法を図５〜７を参照して説明する。
【０００８】
図５〜７は各製造工程完了毎のデバイスの断面図である。但し、図７（ｊ）は平面図である。
【０００９】
まず、図５（ａ）に示すように、ＧａＡｓ基板１上にＳｉＯ２膜７を形成後、その上に所定パターンのレジストマスク８を形成する。
【００１０】
次に、図５（ｂ）に示すように、等方性エッチングにより、ＳｉＯ２膜７にソース電極およびドレイン電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク８の開口よりも大きい。
【００１１】
次に、図５（ｃ）に示すように、全面に金属膜３を蒸着する。
【００１２】
次に、図５（ｄ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去してソース電極３ａおよびドレイン電極３ｂを形成する。
【００１３】
次に、図６（ｅ）に示すように、その上に所定パターンのレジストマスク９を形成後、等方性エッチングにより、ＳｉＯ２膜７にゲート電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク９の開口よりも大きい。
【００１４】
次に、図６（ｆ）に示すように、全面に金属膜２を蒸着する。
【００１５】
次に、図６（ｇ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去してゲート電極２ａを形成する。
【００１６】
次に、図６（ｈ）に示すように、その上に所定パターンのレジストマスク（図中、破線で示す）を形成し、ＳｉＯ２膜１１をスパッタ法により選択的に形成する。その後、レジストマスクを除去する。
【００１７】
ここで、このＳｉＯ２膜１１はゲート電極２ａとその両側のＳｉＯ２膜７を被覆するように形成され、これらのＳｉＯ２膜７，１１が空間部を形成するための犠牲膜となる。
【００１８】
次に、図７（ｉ）に示すように、全面にＳｉＮ膜５を形成する。このＳｉＮ膜５は保護用の絶縁膜であると共に空間部を形成する外殻となる。
【００１９】
次に、図７（ｊ）に示すように、その上に所定パターンのレジストマスク（図示せず）を形成後、ドライエッチングによりＳｉＮ膜５を選択的に除去して、ゲート電極２ａの端部の位置に開口部１２を形成する。
【００２０】
そして、図７（ｋ）に示すように、フッ酸を用いたエッチングにより、開口部１２を通してゲート電極２ａの周囲のＳｉＯ２膜７，１１を除去することで空間部６が形成される。
【００２１】
尚、このときＳｉＮ膜５はフッ酸に対するエッチングレートが小さいため除去されない。
【００２２】
その後、スパッタ法等によりＳｉＮ膜（図示せず）を形成し、開口部１２をふさぐ。
【００２３】
尚、上記では、電極の周辺に空間部を形成する例で説明したが、電極に限らず配線であってもよい。
【００２４】
このように、犠牲膜としてＳｉＯ２膜を用い、その犠牲膜を被覆する外殻層としてＳｉＮ膜を用いて、犠牲膜をフッ酸でエッチング除去する方法が開示されている。（例えば、特許文献１参照。）
【００２５】
また、それ以外にも、犠牲膜としてポリイミド等の有機材料を用い、外殻層としてＳｉＯ２膜やＳｉＮ膜を用いて、犠牲膜を有機溶剤で溶解除去する方法も開示されている。（例えば、特許文献２参照。）
【特許文献１】特開平１１−２７４１７５号公報
【特許文献２】特開平１０−１５００５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、上記のように、犠牲膜としてＳｉＯ２膜を用いて空間部を形成する場合、犠牲膜をフッ酸で除去するため、電極材料や配線材料が耐フッ酸性のある材料に限定されるという問題があった。
【００２７】
すなわち、例えば、電極材料や配線材料がＷＳｉ系など耐フッ酸性のある材料の場合には適用できるが、Ｔｉ系など耐フッ酸性のない材料の場合には適用できなかった。
【００２８】
また、犠牲膜としてポリイミドなどの有機材料を用いて空間部を形成する場合、有機溶剤での溶解除去の際に僅かでも有機物が残ると、有機汚染により特性劣化するおそれがあった。
【００２９】
本発明の課題は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００３０】
本発明の半導体装置の製造方法は、
電極または配線の周囲を昇華性を有する材料からなる犠牲膜で被覆し、犠牲膜の周囲を外殻層で被覆し、外殻層に設けた開口部を通して犠牲膜をその昇華温度以上に加熱し除去して、電極または配線の周囲に空間部を形成する半導体装置の製造方法である。
【００３１】
また、他の本発明の半導体装置の製造方法は、
電極または配線の周囲を加水分解性を有する材料からなる犠牲膜で被覆し、犠牲膜の周囲を外殻層で被覆し、外殻層に設けた開口部を通して犠牲膜を加水分解し除去して、電極または配線の周囲に空間部を形成する半導体装置の製造方法である。
【００３２】
また、他の本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、
第１の絶縁膜上に、電極または配線を形成するための所定の開口パターンのレジストマスクを形成する工程と、
レジストマスクを用いて等方性エッチングにより、第１の絶縁膜にレジストマスクの開口よりも大きな開口を設ける工程と、
開口内部を含む基板全面に、電極材料または配線材料としての金属膜を成膜する工程と、
さらにその上にアルミニウム膜を積層する工程と、
アルミニウム膜を塩化アルミニウム膜に化学変化させ、第１の絶縁膜の開口内の金属膜の周囲を体積増加した塩化アルミニウム膜で被覆する工程と、
レジストマスクを除去し、リフトオフ法により、周囲を犠牲膜としての塩化アルミニウム膜で被覆された電極または配線を形成する工程と、
その上に、外殻層となる第２の絶縁膜を形成する工程と、
外殻層の所定位置に開口を設ける工程と、
外殻層の開口を通して、塩化アルミニウム膜を除去する工程とを含む半導体装置の製造方法である。
【発明の効果】
【００３３】
本発明の半導体装置の製造方法によれば、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００３４】
本発明の半導体装置の製造方法の一例として、電界効果トランジスタのゲート電極の周囲に空間部を形成する方法を図１〜３を参照して説明する。
【００３５】
図１〜３は各製造工程完了毎のデバイスの断面図である。但し、図３（ｋ）は平面図である。また、図４〜７と同一部分には同一符号を付す。
【００３６】
まず、図１（ａ）に示すように、ＧａＡｓ基板１上にＳｉＯ２膜７を形成後、その上に所定パターンのレジストマスク８を形成する。
【００３７】
次に、図１（ｂ）に示すように、等方性エッチングにより、ＳｉＯ２膜７にソース電極およびドレイン電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク８の開口よりも大きい。
【００３８】
次に、図１（ｃ）に示すように、全面に金属膜３を蒸着する。
【００３９】
次に、図１（ｄ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去してソース電極３ａおよびドレイン電極３ｂを形成する。
【００４０】
次に、図２（ｅ）に示すように、その上に所定パターンのレジストマスク９を形成後、等方性エッチングにより、ＳｉＯ２膜７にゲート電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク９の開口よりも大きい。
【００４１】
次に、図２（ｆ）に示すように、全面に金属膜２１を蒸着する。
【００４２】
ここで、金属膜はＴｉ系材料である。尚、Ｔｉ系材料は、耐フッ酸性はないが耐塩酸性を有する。
【００４３】
次に、図２（ｇ）に示すように、その上にアルミニウム膜２２を蒸着する。
【００４４】
次に、図２（ｈ）に示すように、アルミニウム膜２２を塩酸蒸気に晒して塩化アルミニウム２２ａに変化させる。
【００４５】
この反応は体積増加（約４倍程度）を伴う反応であるため、これによって開口の内部に形成された金属膜２１の周囲の隙間が塩化アルミニウム２２ａで充填され、これが空間部を形成するための犠牲膜となる。
【００４６】
次に、図３（ｉ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去して、その周囲を塩化アルミニウム２２ａで被覆されたゲート電極２１ａを形成する。
【００４７】
その後、図３（ｊ）に示すように、全面にＳｉＮ膜２３を形成する。
【００４８】
このＳｉＮ膜２３は保護用の絶縁膜であると共に空間部を形成する外殻となる。
【００４９】
次に、図３（ｋ）に示すように、その上に所定パターンのレジストマスク（図示せず）を形成後、ドライエッチングによりＳｉＮ膜２３を選択的に除去して、ゲート電極２１ａの端部の位置に開口部２４を形成する。
【００５０】
その後、図３（ｌ）に示すように、塩化アルミニウムの昇華温度（１６０℃）以上の温度（例えば２００℃）に加熱し、塩化アルミニウム膜を昇華させて除去し、空間部２５を形成する。
【００５１】
その後、スパッタ法等によりＳｉＮ膜（図示せず）を形成し、開口部をふさぐ。
【００５２】
尚、上記では、電極の周辺に空間部を形成する例で説明したが、電極に限らず配線であってもよい。
【００５３】
また、上記では、塩化アルミニウム膜２２ａの除去方法として、昇華温度以上に加熱することで説明したが、塩化アルミニウム膜２２ａは水と反応して水酸化アルミニウムと塩酸に加水分解するため、水蒸気と反応させて除去してもよい。
【産業上の利用可能性】
【００５４】
本発明は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の半導体装置の製造方法の一例を示す断面図
【図２】本発明の半導体装置の製造方法の一例を示す断面図
【図３】本発明の半導体装置の製造方法の一例を示す断面図
【図４】電極の周囲に空間部を備えた半導体装置の一例として電界効果トランジスタの断面図
【図５】従来の半導体装置の製造方法の一例を示す断面図
【図６】従来の半導体装置の製造方法の一例を示す断面図
【図７】従来の半導体装置の製造方法の一例を示す断面図
【符号の説明】
【００５６】
１ ＧａＡｓ基板
２ａ，２１ａ ゲート電極
２，３，２１ 金属膜
３ａ ソース電極
３ｂ ドレイン電極
５，２３ ＳｉＮ膜
６，２５ 空間部
７，１１ ＳｉＯ２膜
８，９ レジストマスク
１２，２４ 開口部
２２ アルミニウム膜
２２ａ 塩化アルミニウム膜
Ｃ 寄生容量
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に電極や配線の周囲に空間部を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
電極の周囲に空間部を備えた半導体装置の一例として電界効果トランジスタを図４に示す。図４は電極部を模式的に示す断面図である。
【０００３】
図４に示すように、ＧａＡｓ基板１上に、ゲート電極２ａと、その両側の所定位置にそれぞれソース電極３ａ，ドレイン電極３ｂが形成されている。
【０００４】
また、ソース電極３ａとドレイン電極３ｂとは、保護用絶縁膜としてのＳｉＮ膜５で被覆されている。
【０００５】
ゲート電極２ａの周囲には、ＳｉＮ膜５によって囲まれた空間部６が形成されている。
【０００６】
このようにゲート電極２ａの周囲に絶縁膜（ＳｉＯ２の比誘電率；３．９，ＳｉＮの比誘電率；７．５）を形成せずに、空間部６（空気の比誘電率；１．０）を設けると、ゲート電極２ａと基板１表面との間に生じる寄生容量Ｃの低減が図れ、高周波帯域においても高い利得が得られる。
【０００７】
次に、このような電界効果トランジスタのゲート電極周辺に空間部を形成する方法を図５〜７を参照して説明する。
【０００８】
図５〜７は各製造工程完了毎のデバイスの断面図である。但し、図７（ｊ）は平面図である。
【０００９】
まず、図５（ａ）に示すように、ＧａＡｓ基板１上にＳｉＯ２膜７を形成後、その上に所定パターンのレジストマスク８を形成する。
【００１０】
次に、図５（ｂ）に示すように、等方性エッチングにより、ＳｉＯ２膜７にソース電極およびドレイン電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク８の開口よりも大きい。
【００１１】
次に、図５（ｃ）に示すように、全面に金属膜３を蒸着する。
【００１２】
次に、図５（ｄ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去してソース電極３ａおよびドレイン電極３ｂを形成する。
【００１３】
次に、図６（ｅ）に示すように、その上に所定パターンのレジストマスク９を形成後、等方性エッチングにより、ＳｉＯ２膜７にゲート電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク９の開口よりも大きい。
【００１４】
次に、図６（ｆ）に示すように、全面に金属膜２を蒸着する。
【００１５】
次に、図６（ｇ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去してゲート電極２ａを形成する。
【００１６】
次に、図６（ｈ）に示すように、その上に所定パターンのレジストマスク（図中、破線で示す）を形成し、ＳｉＯ２膜１１をスパッタ法により選択的に形成する。その後、レジストマスクを除去する。
【００１７】
ここで、このＳｉＯ２膜１１はゲート電極２ａとその両側のＳｉＯ２膜７を被覆するように形成され、これらのＳｉＯ２膜７，１１が空間部を形成するための犠牲膜となる。
【００１８】
次に、図７（ｉ）に示すように、全面にＳｉＮ膜５を形成する。このＳｉＮ膜５は保護用の絶縁膜であると共に空間部を形成する外殻となる。
【００１９】
次に、図７（ｊ）に示すように、その上に所定パターンのレジストマスク（図示せず）を形成後、ドライエッチングによりＳｉＮ膜５を選択的に除去して、ゲート電極２ａの端部の位置に開口部１２を形成する。
【００２０】
そして、図７（ｋ）に示すように、フッ酸を用いたエッチングにより、開口部１２を通してゲート電極２ａの周囲のＳｉＯ２膜７，１１を除去することで空間部６が形成される。
【００２１】
尚、このときＳｉＮ膜５はフッ酸に対するエッチングレートが小さいため除去されない。
【００２２】
その後、スパッタ法等によりＳｉＮ膜（図示せず）を形成し、開口部１２をふさぐ。
【００２３】
尚、上記では、電極の周辺に空間部を形成する例で説明したが、電極に限らず配線であってもよい。
【００２４】
このように、犠牲膜としてＳｉＯ２膜を用い、その犠牲膜を被覆する外殻層としてＳｉＮ膜を用いて、犠牲膜をフッ酸でエッチング除去する方法が開示されている。（例えば、特許文献１参照。）
【００２５】
また、それ以外にも、犠牲膜としてポリイミド等の有機材料を用い、外殻層としてＳｉＯ２膜やＳｉＮ膜を用いて、犠牲膜を有機溶剤で溶解除去する方法も開示されている。（例えば、特許文献２参照。）
【特許文献１】特開平１１−２７４１７５号公報
【特許文献２】特開平１０−１５００５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、上記のように、犠牲膜としてＳｉＯ２膜を用いて空間部を形成する場合、犠牲膜をフッ酸で除去するため、電極材料や配線材料が耐フッ酸性のある材料に限定されるという問題があった。
【００２７】
すなわち、例えば、電極材料や配線材料がＷＳｉ系など耐フッ酸性のある材料の場合には適用できるが、Ｔｉ系など耐フッ酸性のない材料の場合には適用できなかった。
【００２８】
また、犠牲膜としてポリイミドなどの有機材料を用いて空間部を形成する場合、有機溶剤での溶解除去の際に僅かでも有機物が残ると、有機汚染により特性劣化するおそれがあった。
【００２９】
本発明の課題は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００３０】
本発明の半導体装置の製造方法は、
電極または配線の周囲を昇華性を有する材料からなる犠牲膜で被覆し、犠牲膜の周囲を外殻層で被覆し、外殻層に設けた開口部を通して犠牲膜をその昇華温度以上に加熱し除去して、電極または配線の周囲に空間部を形成する半導体装置の製造方法である。
【００３１】
また、他の本発明の半導体装置の製造方法は、
電極または配線の周囲を加水分解性を有する材料からなる犠牲膜で被覆し、犠牲膜の周囲を外殻層で被覆し、外殻層に設けた開口部を通して犠牲膜を加水分解し除去して、電極または配線の周囲に空間部を形成する半導体装置の製造方法である。
【００３２】
また、他の本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、
第１の絶縁膜上に、電極または配線を形成するための所定の開口パターンのレジストマスクを形成する工程と、
レジストマスクを用いて等方性エッチングにより、第１の絶縁膜にレジストマスクの開口よりも大きな開口を設ける工程と、
開口内部を含む基板全面に、電極材料または配線材料としての金属膜を成膜する工程と、
さらにその上にアルミニウム膜を積層する工程と、
アルミニウム膜を塩化アルミニウム膜に化学変化させ、第１の絶縁膜の開口内の金属膜の周囲を体積増加した塩化アルミニウム膜で被覆する工程と、
レジストマスクを除去し、リフトオフ法により、周囲を犠牲膜としての塩化アルミニウム膜で被覆された電極または配線を形成する工程と、
その上に、外殻層となる第２の絶縁膜を形成する工程と、
外殻層の所定位置に開口を設ける工程と、
外殻層の開口を通して、塩化アルミニウム膜を除去する工程とを含む半導体装置の製造方法である。
【発明の効果】
【００３３】
本発明の半導体装置の製造方法によれば、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００３４】
本発明の半導体装置の製造方法の一例として、電界効果トランジスタのゲート電極の周囲に空間部を形成する方法を図１〜３を参照して説明する。
【００３５】
図１〜３は各製造工程完了毎のデバイスの断面図である。但し、図３（ｋ）は平面図である。また、図４〜７と同一部分には同一符号を付す。
【００３６】
まず、図１（ａ）に示すように、ＧａＡｓ基板１上にＳｉＯ２膜７を形成後、その上に所定パターンのレジストマスク８を形成する。
【００３７】
次に、図１（ｂ）に示すように、等方性エッチングにより、ＳｉＯ２膜７にソース電極およびドレイン電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク８の開口よりも大きい。
【００３８】
次に、図１（ｃ）に示すように、全面に金属膜３を蒸着する。
【００３９】
次に、図１（ｄ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去してソース電極３ａおよびドレイン電極３ｂを形成する。
【００４０】
次に、図２（ｅ）に示すように、その上に所定パターンのレジストマスク９を形成後、等方性エッチングにより、ＳｉＯ２膜７にゲート電極を形成するための開口を設ける。ここで、アンダーカットによりＳｉＯ２膜７の開口はレジストマスク９の開口よりも大きい。
【００４１】
次に、図２（ｆ）に示すように、全面に金属膜２１を蒸着する。
【００４２】
ここで、金属膜はＴｉ系材料である。尚、Ｔｉ系材料は、耐フッ酸性はないが耐塩酸性を有する。
【００４３】
次に、図２（ｇ）に示すように、その上にアルミニウム膜２２を蒸着する。
【００４４】
次に、図２（ｈ）に示すように、アルミニウム膜２２を塩酸蒸気に晒して塩化アルミニウム２２ａに変化させる。
【００４５】
この反応は体積増加（約４倍程度）を伴う反応であるため、これによって開口の内部に形成された金属膜２１の周囲の隙間が塩化アルミニウム２２ａで充填され、これが空間部を形成するための犠牲膜となる。
【００４６】
次に、図３（ｉ）に示すように、リフトオフ法により、レジストマスクを有機溶剤で溶解除去して、その周囲を塩化アルミニウム２２ａで被覆されたゲート電極２１ａを形成する。
【００４７】
その後、図３（ｊ）に示すように、全面にＳｉＮ膜２３を形成する。
【００４８】
このＳｉＮ膜２３は保護用の絶縁膜であると共に空間部を形成する外殻となる。
【００４９】
次に、図３（ｋ）に示すように、その上に所定パターンのレジストマスク（図示せず）を形成後、ドライエッチングによりＳｉＮ膜２３を選択的に除去して、ゲート電極２１ａの端部の位置に開口部２４を形成する。
【００５０】
その後、図３（ｌ）に示すように、塩化アルミニウムの昇華温度（１６０℃）以上の温度（例えば２００℃）に加熱し、塩化アルミニウム膜を昇華させて除去し、空間部２５を形成する。
【００５１】
その後、スパッタ法等によりＳｉＮ膜（図示せず）を形成し、開口部をふさぐ。
【００５２】
尚、上記では、電極の周辺に空間部を形成する例で説明したが、電極に限らず配線であってもよい。
【００５３】
また、上記では、塩化アルミニウム膜２２ａの除去方法として、昇華温度以上に加熱することで説明したが、塩化アルミニウム膜２２ａは水と反応して水酸化アルミニウムと塩酸に加水分解するため、水蒸気と反応させて除去してもよい。
【産業上の利用可能性】
【００５４】
本発明は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の半導体装置の製造方法の一例を示す断面図
【図２】本発明の半導体装置の製造方法の一例を示す断面図
【図３】本発明の半導体装置の製造方法の一例を示す断面図
【図４】電極の周囲に空間部を備えた半導体装置の一例として電界効果トランジスタの断面図
【図５】従来の半導体装置の製造方法の一例を示す断面図
【図６】従来の半導体装置の製造方法の一例を示す断面図
【図７】従来の半導体装置の製造方法の一例を示す断面図
【符号の説明】
【００５６】
１ ＧａＡｓ基板
２ａ，２１ａ ゲート電極
２，３，２１ 金属膜
３ａ ソース電極
３ｂ ドレイン電極
５，２３ ＳｉＮ膜
６，２５ 空間部
７，１１ ＳｉＯ２膜
８，９ レジストマスク
１２，２４ 開口部
２２ アルミニウム膜
２２ａ 塩化アルミニウム膜
Ｃ 寄生容量
【特許請求の範囲】
【請求項１】
電極または配線の周囲を昇華性を有する材料からなる犠牲膜で被覆し、前記犠牲膜の周囲を外殻層で被覆し、前記外殻層に設けた開口部を通して前記犠牲膜をその昇華温度以上に加熱し除去して、前記電極または配線の周囲に空間部を形成する半導体装置の製造方法。
【請求項２】
電極または配線の周囲を加水分解性を有する材料からなる犠牲膜で被覆し、前記犠牲膜の周囲を外殻層で被覆し、前記外殻層に設けた開口部を通して前記犠牲膜を加水分解し除去して、前記電極または配線の周囲に空間部を形成する半導体装置の製造方法。
【請求項３】
前記犠牲膜は、塩化アルミニウムからなる請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記外殻層は、酸化膜または窒化膜からなる請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、電極または配線を形成するための所定の開口パターンのレジストマスクを形成する工程と、
前記レジストマスクを用いて等方性エッチングにより、前記第１の絶縁膜に前記レジストマスクの開口よりも大きな開口を設ける工程と、
前記開口内部を含む基板全面に、電極材料または配線材料としての金属膜を成膜する工程と、
さらにその上にアルミニウム膜を積層する工程と、
前記アルミニウム膜を塩化アルミニウム膜に化学変化させ、前記第１の絶縁膜の開口内の金属膜の周囲を体積増加した塩化アルミニウム膜で被覆する工程と、
前記レジストマスクを除去し、リフトオフ法により、周囲を犠牲膜としての塩化アルミニウム膜で被覆された電極または配線を形成する工程と、
その上に、外殻層となる第２の絶縁膜を形成する工程と、
前記外殻層の所定位置に開口を設ける工程と、
前記外殻層の開口を通して、前記塩化アルミニウム膜を除去する工程とを含む半導体装置の製造方法。
【請求項６】
前記第１の絶縁膜は、酸化膜からなる請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２の絶縁膜は、窒化膜からなる請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記電極材料または配線材料は、耐塩酸性を有する材料からなる請求項１から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記電極材料または配線材料は、Ｔｉを含む材料である請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記アルミニウム膜を前記塩化アルミニウム膜に化学変化させる方法は、前記アルミニウム膜を塩酸蒸気に晒して化学変化させる方法である請求項５から９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記塩化アルミニウム膜を除去する方法は、前記塩化アルミニウム膜をその昇華温度以上に加熱し除去する方法である請求項５から１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記塩化アルミニウム膜を除去する方法は、前記塩化アルミニウム膜を水蒸気と反応させて加水分解し除去する方法である請求項５から１０のいずれかに記載の半導体装置の製造方法。
【請求項１】
電極または配線の周囲を昇華性を有する材料からなる犠牲膜で被覆し、前記犠牲膜の周囲を外殻層で被覆し、前記外殻層に設けた開口部を通して前記犠牲膜をその昇華温度以上に加熱し除去して、前記電極または配線の周囲に空間部を形成する半導体装置の製造方法。
【請求項２】
電極または配線の周囲を加水分解性を有する材料からなる犠牲膜で被覆し、前記犠牲膜の周囲を外殻層で被覆し、前記外殻層に設けた開口部を通して前記犠牲膜を加水分解し除去して、前記電極または配線の周囲に空間部を形成する半導体装置の製造方法。
【請求項３】
前記犠牲膜は、塩化アルミニウムからなる請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記外殻層は、酸化膜または窒化膜からなる請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、電極または配線を形成するための所定の開口パターンのレジストマスクを形成する工程と、
前記レジストマスクを用いて等方性エッチングにより、前記第１の絶縁膜に前記レジストマスクの開口よりも大きな開口を設ける工程と、
前記開口内部を含む基板全面に、電極材料または配線材料としての金属膜を成膜する工程と、
さらにその上にアルミニウム膜を積層する工程と、
前記アルミニウム膜を塩化アルミニウム膜に化学変化させ、前記第１の絶縁膜の開口内の金属膜の周囲を体積増加した塩化アルミニウム膜で被覆する工程と、
前記レジストマスクを除去し、リフトオフ法により、周囲を犠牲膜としての塩化アルミニウム膜で被覆された電極または配線を形成する工程と、
その上に、外殻層となる第２の絶縁膜を形成する工程と、
前記外殻層の所定位置に開口を設ける工程と、
前記外殻層の開口を通して、前記塩化アルミニウム膜を除去する工程とを含む半導体装置の製造方法。
【請求項６】
前記第１の絶縁膜は、酸化膜からなる請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２の絶縁膜は、窒化膜からなる請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記電極材料または配線材料は、耐塩酸性を有する材料からなる請求項１から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記電極材料または配線材料は、Ｔｉを含む材料である請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記アルミニウム膜を前記塩化アルミニウム膜に化学変化させる方法は、前記アルミニウム膜を塩酸蒸気に晒して化学変化させる方法である請求項５から９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記塩化アルミニウム膜を除去する方法は、前記塩化アルミニウム膜をその昇華温度以上に加熱し除去する方法である請求項５から１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記塩化アルミニウム膜を除去する方法は、前記塩化アルミニウム膜を水蒸気と反応させて加水分解し除去する方法である請求項５から１０のいずれかに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−５４６６４（Ｐ２００９−５４６６４Ａ）
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願番号】特願２００７−２１７８１９（Ｐ２００７−２１７８１９）
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]