【課題】 半導体層の表層部にp型半導体領域とn型半導体領域の両者を有するダイオードにおいて、ダイオードの順方向電圧降下を低減化する技術を提供する。
【解決手段】 表面６ａに複数本の溝２が形成されている半導体層３は、p型半導体領域４０と、そのp型半導体領域を取り囲む領域に形成されているn型半導体領域３０と、n⁺型カソード領域２０を有している。p型半導体領域４０は、溝２の底面６ｃにおいて露出している。オーミック電極５１は、溝２の底面６ｃの範囲内に形成されてp型半導体領域４０にオーミック接合Ｊ１している。ショットキー電極５３は、溝２の側面６を含む表面側の露出範囲に形成されてn型半導体領域３０にショットキー接合Ｊ２している。カソード電極１０は、カソード領域２０の裏面側の露出範囲に形成されてカソード領域２０にオーミック接合Ｊ１している。 （もっと読む）

【課題】 n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。
【解決手段】 n型半導体領域２２と、n型半導体領域２２の表面の一部に設けられているp型半導体領域１４と、n型半導体領域２２の表面とp型半導体領域１４の表面に接しており、少なくともn型半導体領域２２の表面にショットキー接合Ｊｂしているアノード電極２（表面電極）と、n型半導体領域２２に接する右側面３０ｂ（第１側面）及び左側面３０ａ（第２側面）を有する絶縁領域３０を備えている。右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 （もっと読む）

【課題】ベース・エミッタをエピタキシャル成長により形成するバイポーラトランジスタにおいて、真性ベースを薄くして遮断周波数を向上すると同時に、厚い外部ベースを形成することでベース抵抗を低減する。
【解決手段】具体例を述べれば、ベース層をエピタキシャル成長した後に、低温アニールを行うことで、開口部周辺部分のシリコン・ゲルマニウム層に凸部ができるように変形させ、真性ベースのキャリア走行時間を増大させずにベース抵抗を低減する。 （もっと読む）

【課題】高耐圧を得ることのできる窒化物半導体を用いたショットキーバリアダイオードを含む半導体装置を提供する。
【解決手段】半導体装置は、ｎ＋型半導体基板１と、ｎ＋型半導体基板１の上面上に設けられたｎ−型ドリフト領域２と、ｎ−型ドリフト領域２の上面上に設けられ、ｎ−型ドリフト領域２とショットキー接合Ａを形成するアノード電極３と、ｎ＋型半導体基板１に電気的に接続されたカソード電極４とを備える。半導体装置は、ｎ−型ドリフト領域２の表面に選択的に設けられたトレンチ５を備え、トレンチ５は、アノード電極３により埋め込まれている。 （もっと読む）

【課題】ガードリング部の耐圧がジャンクションバリアより十分に小さくなるようにすることで、ガードリングを先にブレークダウンさせて入射するサージをガードリングで吸収することのできるショットキーバリアダイオードを提供する。
【解決手段】表面に第１導電型の半導体層を有する半導体基板と、第１導電型の半導体層の表面から所定の深さに設けられた第２導電型の半導体層と第２導電型の半導体層を囲むように環状に形成された第２導電型の半導体層からなるガードリング６と、第１導電型の半導体層の表面に形成され、開口を有する絶縁層と、開口内で前記第１導電型の半導体層及び第２導電型の半導体層に接するように配設された金属層とを具備したショットキーバリアダイオードであって、絶縁膜上に前記金属層が伸長したように構成されたことを特徴とする。 （もっと読む）

【課題】ダイオードの外付けによる部品点数の増加及び占有面積の増大を抑えた、高いアバランシュエネルギー耐量を有する窒化物半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０の第１の面側にカソード１２が形成され、第２の面側にアノード１３が形成されたダイオード１１と、半導体基板１０の上に形成されたトランジスタ２１とを備えている。トランジスタ２１は、半導体基板１０の上に形成された半導体層積層体２３と、半導体層積層体２３の上又は上部に互いに間隔をおいて形成されたソース電極２４及びドレイン電極２５と、ソース電極２４とドレイン電極２５との間に形成されたゲート電極２７とを有している。ソース電極２４は、アノード１３と電気的に接続され、ドレイン電極２５は、カソード１２と電気的に接続されている。 （もっと読む）

【課題】ガードリング部の耐圧がジャンクションバリアより十分に小さくなるようにすることで、ガードリングを先にブレークダウンさせて入射するサージをガードリングで吸収することのできるショットキーバリアダイオードを提供する。
【解決手段】本発明のショットキーバリアダイオードは、表面に第１導電型の半導体層を有する半導体基板と、前記第１導電型の半導体層の表面から所定の深さに設けられたジャンクションバリアを構成する第２導電型の半導体層と、前記第１導電型の半導体層の表面で前記第２導電型の半導体層を囲むように環状に形成された第２導電型の半導体層からなるガードリングと、第１導電型の半導体層の表面に形成され、開口を有する絶縁層と、前記開口内で前記第１導電型の半導体層及び前記第２導電型の半導体層とに接するように配設された金属層とを具備したショットキーバリアダイオードであって、前記金属層の外縁が、前記ガードリング上に位置することを特徴とする。 （もっと読む）

【課題】既存の変換回路におけるノイズを低減しつつ、回路の導通損失を低減する。
【解決手段】一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つこれらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなる回路装置である。また、第１に整流素子として化合物半導体を材料としたショットキー接合を内蔵するダイオードを組合わせた上で、ダイオードの電流が０になり、リカバリする際の電源と正極端子，負極端子の間の閉回路によって決まるインピーダンスＲ，Ｌ，Ｃに関して、Ｒ²＞４Ｌ／Ｃ（１）を満たす回路システムを提供する。 （もっと読む）

【課題】 ジャンクションバリアショットキーダイオードのオン抵抗を低下させる。
【解決手段】
半導体装置は、ｎ型の半導体基板と、半導体基板の上面に形成された上部電極を備えている。半導体基板には、その上面に露出するｐ型半導体領域が、基板面内の少なくとも一方向に沿って繰り返し形成されている。上部電極は、金属材料で形成された金属電極部と、半導体基板よりもバンドギャップの狭い半導体材料で形成された半導体電極部を有している。半導体電極部は、半導体基板の上面に露出するｐ型半導体領域の上に設けられている。金属電極部は、半導体基板の上面に露出するｎ型半導体領域にショットキー接触しているとともに、半導体電極部にオーミック接触している。 （もっと読む）

【課題】複数の導電層を電気的に接続するコンタクト部の近傍におけるリーク電流を効果的に抑制可能な半導体装置を提供する。
【解決手段】半導体基板１の主表面に形成され、低濃度不純物領域５ｂと高濃度不純物領域５ａとを有する不純物領域と、低濃度不純物領域５ｂと隣り合う位置の上記主表面上に形成されたゲート電極４と、ゲート電極４の一方の側壁上に形成されたサイドウォール絶縁膜１２ａ，１２ｂと、低濃度不純物領域５ｂ上からゲート電極４の他方の側壁上に延在し高さの低いサイドウォール絶縁膜１２ａ，１２ｂと、この高さの低いサイドウォール絶縁膜１２ａ，１２ｂと低濃度不純物領域５ｂとを覆いゲート電極４の他方の側壁に達するシリコン窒化膜９ａと、シリコン窒化膜９ａを覆うように形成され上記不純物領域とゲート電極４との双方と電気的に接続されたプラグ１１とを備える。 （もっと読む）

【課題】ＩＲを低減することができ、且つ、高速リカバリー特性を有するＪＢＳ構造の半導体装置を提供する。

【解決手段】１つの半導体基板上に、ショットキー接合とＰＮ接合とが並列に形成されたＪＢＳ構造を有する半導体装置において、粒子線照射により局所ライフタイム制御領域１２を形成する。ＰＮ接合界面９から局所ライフタイム制御領域１２の上面までの距離をＬ（単位：μｍ）、ショットキー接合界面が形成された半導体層の厚さをＬ_０（単位：μｍ）、半導体装置に印加される逆バイアス電圧をＶ_ｒ（単位：Ｖ）、第１半導体層２の不純物濃度をＮ_Ｄ（単位：ｃｍ^−３）、真空中の誘電率をε_０（単位：Ｆ・ｃｍ^−１）、第１半導体層２の比誘電率をε_ｒ、単位電荷をｑ（単位：Ｃ）としたとき、ＰＮ接合界面９から局所ライフタイム制御領域１２の上面までの距離Ｌが、数式１の関係を満たすことを特徴とする。

【数１】
（もっと読む）

【課題】耐圧及びスイッチング速度が向上した半導体装置及びその製造方法を提供すること。
【解決手段】半導体装置は、第１導電型の半導体基板と、半導体基板の第１主面に形成された、半導体基板と比べて不純物濃度が低い第１導電型の第１半導体領域と、第１半導体領域の表面領域の一部に形成された、第１半導体領域とＰＮ接合する第２導電型の第２半導体領域と、第１半導体領域及び第２半導体領域の少なくとも一部を露出する開口部を有する絶縁層と、開口部から露出した第１半導体領域及び第２半導体領域と接触するよう形成された第１電極と、半導体基板の第２主面に形成された第２電極とを備える。上面視方向の第２半導体領域は、間隔を空けて列をなした複数の第１領域と、複数の第１領域の各終端を相互に接続する第２領域とから構成された形状である。 （もっと読む）

【課題】逆方向のリーク電流が小さい、省電力で低電圧駆動が可能なショットキーバリアダイオードを提供する。
【解決手段】表面に第１導電型の半導体層２を有する半導体基板１と、前記第１導電型の半導体層の表面から所定の深さに設けられた複合整流領域を構成する第２導電型の半導体層７と、前記第１導電型の半導体層及び前記第２導電型の半導体層に接するように配設された金属層２０とを具備したショットキーバリアダイオードであって、前記第１導電型の半導体層の前記表面が{１１０}面を構成することを特徴とする。 （もっと読む）

【課題】セルコーナー部のｐ型半導体領域にｐ型用ソースコンタクト部を配置した縦型半導体装置において、チャネル抵抗を低減することを目的としている。
【解決手段】本発明に係る半導体装置は、ｎ^-型ドリフト層２の表層部に配設されｐ型ベース層３を接続するｐ型ブリッジ層１２、ｐ型ブリッジ層１２の周縁部にｐ型ソース層４と第２の距離離れて形成されたｎ⁺型伝導層１４、ｎ⁺型伝導層１４に囲まれたｐ⁺型コンタクト層１３を備える。また、ｎ⁺型ソース層４とｎ^-型ドリフト層２間のチャネル領域と、ｎ⁺型ソース層４とｎ⁺型伝導層１４間のチャネル領域にゲート絶縁膜５を介して形成されたゲート電極６とを備え、ｐ⁺型コンタクト層１３はｎ⁺型伝導層１４よりも深くかつｐ型ブリッジ層１２よりも浅く形成され、ｎ⁺型伝導層１４はｎ^-型ドリフト層２と連続して構成される。 （もっと読む）

【課題】ジャンクションバリアショットキーダイオードの耐圧を低下させることなく、リーク電流の低減とオン電流の増大を両立したダイオードを提供する。
【解決手段】本発明は、ジャンクションバリアショットキーダイオードにおいて、ｐｎ接合を形成するｐ型領域の側部に存在するｐｎ接合の傾きが、当該ｐ型領域の底部に存在するｐｎ接合の傾きより急峻である。 （もっと読む）

【課題】サージ耐量を向上させられる縦型半導体素子を備えたＳｉＣ半導体装置を提供する。
【解決手段】ｎ型ドリフト層２のうちコンタクト領域５の下方において、ｐ型ベース領域３から離間するようにｎ⁺型領域２ａを形成する。これにより、ｎ⁺型領域２ａのうち上方側のコーナー部２ｂにおいてブレークダウンさせられ、ｐ型ベース領域３とｎ⁺型領域２ａとの間でのボディーブレークが可能となる。このブレークダウンにより発生するキャリアはｎ⁺型ソース領域６、７の下方を流れないようにできるため、サージ発生時にｎ⁺型ソース領域６、７とｐ型ベース領域３およびｎ型ドリフト層２とにより構成される寄生トランジスタが動作せず、耐量を向上させることが可能となる。したがって、サージ耐量を向上させられるプレーナ型ＭＯＳＦＥＴにできる。 （もっと読む）

【課題】炭化珪素基板との密着性がよく、ショットキーバリアハイトのばらつきが小さいとともに逆方向電圧印加時のリーク電流が少ない炭化珪素ショットキーバリアダイオードを実現することを課題とする。
【解決手段】炭化珪素と金属とのショットキー電極界面が炭化金属と金属シリサイド、金属とシリコンと炭素の３元系化合物又はこれらの混合物であることを特徴とするJBS（Junction Barrier controlled Schottky diode：接合障壁ショットキーダイオード）構造の炭化珪素ショットキーバリアダイオードである。 （もっと読む）

【課題】逆方向リーク電流を低減させながらも順方向電圧降下を抑制可能なショットキーバリアダイオードを提供する。
【解決手段】表面に第１導電型の半導体層を有する半導体基板と、前記第１導電型の半導体層内に表面から所定の深さに面方向に配列された埋め込みバリアと、前記第１導電型の半導体層の表面で前記埋め込みバリアを囲むように環状に形成された第２導電型の半導体層からなるガードリングと、前記第１導電型の半導体層に接するように配設された金属層とを具備したショットキーバリアダイオードであって、前記埋め込みバリアは、電気的に浮遊状態であることを特徴とする。 （もっと読む）

【課題】 従来、超接合構造の半導体装置において、素子領域端部の空乏層の曲率が大きくなるため、終端領域を広く確保し、終端領域にｐ型半導体層およびｎ型半導体層を繰り返し配置するなどして、空乏層を基板水平方向に広げ、空乏層端部の内部電界集中を防いでいた。しかし、終端領域の幅が広く、チップサイズが増大する問題があった。
【解決手段】 超接合構造を有する半導体領域の端部に、素子領域を囲む絶縁領域を設ける。素子領域の空乏層は絶縁領域で終端するので、素子領域の端部が曲面形状とならない。つまり、空乏層に内部電界が集中する曲面が存在しないので、終端領域を設けて空乏層の水平方向の広がりを促進する手段をとる必要がない。終端領域は不要となるので、チップサイズの小型化が実現する。あるいは、素子領域の面積を拡大できる。 （もっと読む）

【課題】終端長の短縮を図りつつ終端領域での局所的な電界集中を緩和することができる半導体装置を提供する。
【解決手段】第１の主電極と第２の主電極との間の縦方向に主電流経路が形成される素子領域より外側の終端領域における半導体層の表層部に設けられた複数の第２導電型の半導体領域と、終端領域における半導体層中に設けられ、半導体領域に対して離間し、且つ相互に離間している複数の第２導電型の埋め込み半導体領域とを備え、同じ深さに設けられた埋め込み半導体領域を素子領域に近い側から順に１個目、２個目、・・・ｎ個目とすると、同じｎ個目であって異なる深さに設けられた複数の埋め込み半導体領域は、同じｎ個目の半導体領域よりも素子領域側にずれて位置し、且つ深い位置にあるものほど素子領域側にずれて位置している。 （もっと読む）