【課題】特性を劣化させることなく、微細化することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、主表面を有する半導体基板ＳＢと、主表面に互いに間隔をおいて形成されたソース領域ＳＲおよびドレイン領域ＤＲと、ソース領域ＳＲとドレイン領域ＤＲとに挟まれる主表面上に形成されたゲート電極層ＧＥと、ソース領域ＳＲの表面に接するように形成された第１導電層ＰＬ１と、ドレイン領域ＤＲの表面に接するように形成された第２導電層ＰＬ２とを備え、第１導電層ＰＬ１とソース領域ＳＲとの接触領域ＣＲ１からゲート電極層ＧＥの下側を通って第２導電層ＰＬ２とドレイン領域ＤＲとの接触領域ＣＲ２まで延びるように溝ＲＥが主表面に形成されている。 （もっと読む）

【課題】不均質性が存在する半導体ウエハを処理して不均質性の影響を効率的に軽減できる処理技術を提供する。
【解決手段】半導体ウエハの表面を複数区域に分割し、分割された区域ごとに、特性低下要因の平均存在密度を特定する（Ｓ１２）。分割された区域ごとに、その区域内の平均存在密度に基づいて、予め用意されている複数種類のマスクパターンのなかから１種類のマスクパターンを選択する(Ｓ１５)。複数種類のマスクパターンは、複数の開口部を備えており、開口部が均一に分布しているとともに、種類によって開口比率が相違するという制約に従っており、平均存在密度が高いほど開口比率が高い種類のマスクパターンを選択する。分割された区域ごとに選択したマスクパターンの開口部から、異種物質を注入する（Ｓ２１）。 （もっと読む）

【課題】炭化ケイ素半導体装置を、表面構造形成工程を前に、裏面構造形成工程を後に実施する製造方法によって製造し、かつ、炭化ケイ素半導体装置の特性を確保する。
【解決手段】表面電極と、裏面電極とを備えた炭化ケイ素半導体装置の製造方法は、表面電極の材料となる表面電極材料層を半導体基板に接して成膜する表面電極材料層の成膜工程と、表面電極材料層をアニール処理する第１アニール工程と、を含む表面構造形成工程と、裏面電極層の材料となる裏面電極材料層を半導体基板に接して成膜する裏面電極材料層の成膜工程と、裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる第２アニール工程と、を含み、表面構造形成工程の後に行われる裏面構造形成工程とを有している。 （もっと読む）

【課題】パワーＭＯＳトランジスタのサイズの縮小を図り、ソース・ドレイン間絶縁破壊電圧の低下を防止する。
【解決手段】Ｐ＋型コンタクト層１７をＮ＋型ソース層１８の底面の直下のＰ型ベース層１３内に埋め込んで形成する。これによりＰ型ベース層１３の表面にＮ＋型ソース層１８と並列にＰ＋型コンタクト層１７を形成する必要がなくなりＮ＋型ソース層１８の幅を狭くできる。また、Ｎ＋型ソース層１８の底面の直下のＰ型ベース層１３内にＰ＋型コンタクト層１７を形成するため、従来に比して、Ｐ＋型コンタクト層１７のＮ＋ソース層１８に対する面積占有率を大きくできる。この結果、ＮＰＮ寄生トランジスタがオンすることを妨げる事ができる。 （もっと読む）

【課題】定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供する。
【解決手段】整流素子１０は、ショットキー電極５、３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。上記ショットキー障壁φＢｎ₁が、０．６８ｅＶ＜φＢｎ₁＜１．０５ｅＶという関係を満足し、かつ２５０℃の温度でもショットキー電極５とｎ^-半導体層２とのショットキー接触を確保できる。上記ショットキー障壁φＢｎ_２は、１．０６ｅＶ＜φＢｎ_２という関係を満足する。 （もっと読む）

【課題】小数キャリアが注入される電圧を低下させ、十分なサージ電流耐性を有するワイドバンドギャップ半導体を用いた高耐圧半導体整流装置を提供する。
【解決手段】第１導電型のワイドバンドギャップ半導体基板と、ワイドバンドギャップ半導体基板の上面に形成され、不純物濃度が１Ｅ＋１４ａｔｏｍｓ／ｃｍ^３以上５Ｅ＋１６ａｔｏｍｓ／ｃｍ^３以下、厚さが２０μｍ以上の第１導電型のワイドバンドギャップ半導体層と、ワイドバンドギャップ半導体層表面に形成される第１導電型の第１のワイドバンドギャップ半導体領域と、第１のワイドバンドギャップ半導体領域に挟まれて形成される第２導電型の第２のワイドバンドギャップ半導体領域と、第１および第２のワイドバンドギャップ半導体領域上に形成される第１の電極と、ワイドバンドギャップ半導体基板の下面に形成される第２の電極と、を備え、第２のワイドバンドギャップ半導体領域の幅が１５μｍ以上であることを特徴とする半導体整流装置。 （もっと読む）

【課題】第一導電型領域と第二導電型領域とを交互に配置した並列ｐｎ層を備える超接合ショットキーバリアダイオードにおいて、表面電界を緩和し、漏れ電流の低減するショットキバリアダイオードを提供する。
【解決手段】半導体基板の第一と第二の主面にそれぞれ設けられた第一５、第二の主電極６と、第一主電極とショットキー接合を形成する第一の第一導電型領域３と、第二の第一導電型領域１ａと第二導電型領域１ｂとを交互に配置した並列ｐｎ層１と、第二主電極６がオーミック接触する第一導電型低抵抗層４とを備え、第一の第一導電型領域３と並列ｐｎ層１が接し、並列ｐｎ１層と第一導電型低抵抗層４が接する半導体素子において、少なくとも第一の第一導電型領域の第一主面側に、内面に絶縁膜８を形成した溝が設けられている。 （もっと読む）

【課題】定常損失を低減しつつ耐圧を向上することのできる整流素子を提供する。
【解決手段】ショットキー電極３は、ＳｉＣよりなるｎ^-半導体層２とショットキー接触し、かつＳｉＣよりなるｐ型半導体層５ａ，５ｂと電気的に接続している。ショットキー電極３とカソード電極４との電位差が変化することにより、ショットキー電極３とカソード電極４との間に電流を流す状態と、ｐ型半導体層５ａ，５ｂに囲まれるｎ^-半導体層２を空乏層化させてショットキー電極３とカソード電極４との間の電流経路を遮断する状態とを選択可能である。ｎ^-半導体層２とショットキー電極３との間のショットキー障壁φＢｎ₁が、０．６８ｅＶ＜φＢｎ₁＜１．０５ｅＶであり、かつ２５０℃の温度でも、そのショットキー接触を確保できる。 （もっと読む）

【目的】活性部の端部に形成されたトレンチの電界強度を緩和しながら、少数キャリアを注入させることなく、耐圧の高い半導体装置を提供する。
【解決手段】ＴＭＢＳダイオードの活性部２１と耐圧構造部２２において、活性部トレンチ１２を取り囲むように端部トレンチ７が設けられ、アノード電極３の外周側の端部である活性端部１９は、端部トレンチ７の内部に設けられた導電性のポリシリコン１３と接している。端部トレンチ７と離間して端部トレンチ７を取り囲むようにガードトレンチ８が形成されている。またアノード電極３の外周部にアノード電極３とは離間してフィールドプレート９が設けられている。フィールドプレート９は、端部トレンチ７とガードトレンチ８の間のメサ領域１８におけるｎ型ドリフト層２の表面の一部と、ガードトレンチ８の内部に形成されている導電性ポリシリコン１３の両方と接している。 （もっと読む）

集積半導体構成体を有する保護素子と、この保護素子の製造方法が記載される。この保護素子は、少なくも１つのショットキーダイオード（Ｓ）と少なくとも１つのツェナーダイオード（Ｚ）とを有し、電流供給部と電子回路との間に接続される。ここでは前記ショットキーダイオード（Ｓ）のアノードが電流供給部と接続されており、前記ショットキーダイオード（Ｓ）のカソードが電子回路および前記ツェナーダイオードのカソードと接続されており、該ツェナーダイオードのアノードがアースと接続されている。ショットキーダイオード（Ｓ）は、トレンチ・ＭＯＳ・バリア・ジャンクション・ダイオードまたはトレンチ・ＭＯＳ・バリア・ショットキーダイオード（ＴＭＢＳダイオード）またはトレンチ・ジャンクション・バリア・ショットキーダイオード（ＴＪＢＳダイオード）であり、少なくとも１つのトレンチ・ＭＯＳ・バリア・ショットキーダイオードと、ツェナーダイオード（Ｚ）のアノードとして用いられるｐドープ基板とを有する集積半導体構成体を含む。
（もっと読む）

【課題】工程数を増やすことなく特性バラツキを抑えた炭化珪素半導体装置を製造することが困難であるという問題があった。
【解決手段】本発明にかかる炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板であるＮ型ＳｉＣ基板１およびＮ型ＳｉＣエピタキシャル層２と、Ｎ型ＳｉＣエピタキシャル層２の表面に間欠的に形成された複数の凹み部１０と、複数の凹み部１０の各底面においてＮ型ＳｉＣエピタキシャル層２に形成された、第２導電型の半導体層であるＰ型領域５と、Ｎ型ＳｉＣエピタキシャル層２の表面上に選択的に形成されたショットキー電極６とを備え、複数の凹み部１０の深さは、すべて等しい。 （もっと読む）

【課題】カーボン膜の除去が必要とならず、かつ、十分にコンタクト抵抗を低抵抗化できるようにする。
【解決手段】オーミック電極５を形成するための金属層１５の形成前にレーザ光の吸収効果の高いカーボン層１４を形成しておき、その上に金属層１５を形成してからレーザアニールを行うようにしている。これにより、金属層１５を構成する金属がカーボン層１４を構成する炭素（Ｃ）やｎ⁺型基板１を構成するシリコン（Ｓｉ）または炭素と反応してオーミック電極５が形成されるため、カーボン層１４を除去する必要がない。また、レーザアニール時にカーボン層１４を用いているため、レーザ光の吸収率を高くすることができ、オーミック電極５のコンタクト抵抗の低抵抗化を十分に行うことが可能となる。したがって、カーボン膜１４の除去が必要とならず、かつ、十分にコンタクト抵抗を低抵抗化することが可能となる。 （もっと読む）

【課題】ｎ型ＳｉＣ領域とｐ型ＳｉＣ領域との両方と接触可能であり、かつ酸化による接触抵抗の増加を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、炭化珪素からなるｎ⁻ＳｉＣ層１２を準備する工程と、ｎ⁻ＳｉＣ層１２の主表面上にソースコンタクト電極１６を形成する工程とを備えるＭＯＳＦＥＴ１の製造方法である。ソースコンタクト電極１６を形成する工程は、ソースコンタクト電極１６となるべき導電体層をｎ⁻ＳｉＣ層１２の主表面上に形成する工程と、導電体層をソースコンタクト電極１６とするため熱処理する工程とを含む。熱処理する工程の後、ソースコンタクト電極１６の表面を酸素含有雰囲気に曝露するときのソースコンタクト電極１６の温度を１００℃以下にする。ソースコンタクト電極１６を形成する工程の後、表面電極パッド２７を形成する工程の前に、上記ソースコンタクト電極１６の一方の主面上に形成された高抵抗層を除去する工程を含むことがより好ましい。 （もっと読む）

【課題】電力変換装置に使われている従来のｐｎ接合を使ったフライホイールダイオードは、ライフタイムを短く制御するため順方向電圧が大きく導通損失が大きい。また逆回復時には逆回復電流が大きくスイッチング損失が大きく、電力変換装置の損失が大きいという課題があった。
【解決手段】順方向電流が流れるときには順方向電圧の小さなｐｎダイオードで電流を流し、逆回復時には逆回復電流が小さなショットキーダイオードで逆回復させる。また、ｐｎダイオードとショットキーダイオードの切り替え手段を持たせる。
【効果】フライホイールダイオードの順方向電圧を下げ、逆回復損失を低減できるので、損失の小さな半導体装置、更には電力変換装置を提供できる。 （もっと読む）

【課題】低オン抵抗且つ高アバランシェ耐量の半導体装置を提供する。
【解決手段】本発明の半導体装置は、第２導電型の第１のソースコンタクト領域２１と第１導電型のバックゲートコンタクト領域２２とを有する第１のソース部Ｓ１と、第２導電型の第２のソースコンタクト領域２４を有する第２のソース部Ｓ２と、第２導電型のドレインコンタクト領域１５と、第１のソースコンタクト領域２１側に形成された第２導電型の第１のドリフト領域１６と、第２のソースコンタクト領域２４側に形成された第２導電型の第２のドリフト領域１７とを有するドレイン部Ｄと、を備え、第２のドリフト領域１７の方が第１のドリフト領域１６よりもチャネル長方向の長さが長い。 （もっと読む）

【課題】 電極と半導体基板の間の順方向特性を改善する技術を提供する。
【解決手段】 半導体装置１００は、表面の少なくとも一部に複数の突出部６ａが形成されている突出部領域６を有する半導体基板１４と、複数の突出部６ａの側面６ｄに形成されている電流方向異方性材料４と、突出部領域６上に形成されている電極２を備える。電流方向異方性材料４は平面方向のキャリア移動度が高いので、電極２と半導体基板１４の間の順方向特性を改善することができる。 （もっと読む）

【課題】異種基板上に高品質半導体結晶からなる島状のＧａＮ系半導体層を基板の湾曲を抑えて成長させることができ、しかもＧａＮ系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、ＧａＮ系半導体と異なる物質からなる基板１１と、基板１１上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口１２ａを有する成長マスク１２と、成長マスク１２を用いて基板１１上に（０００１）面方位に成長された一つまたは複数の島状のＧａＮ系半導体層１３とを有する。成長マスク１２のストライプ状の開口１２ａはＧａＮ系半導体層１３の〈１−１００〉方向に平行な方向に延在している。 （もっと読む）

【課題】高速動作に適したＮ型層を用いたＮ型ＴＦＴを液晶容量と、蓄積容量の充電に用いる場合には、リーク電流特性に劣るＮ型層を蓄積容量に用いることとなり、電荷保持特性が低下するという課題がある。またＰ型層を用いたＰ型ＴＦＴを液晶容量と、蓄積容量の充電に用いた場合には、Ｐ型ＴＦＴがＮ型ＴＦＴと比べ移動度が低いことから高速動作が困難となり、ＴＦＴによるスイッチング特性が劣化するという課題がある。
【解決手段】Ｎ型ＴＦＴ９０をスイッチングに用い、Ｐ型電極層４１を保持容量として用い、かつＰ延展部４０と、Ｎ型ドレイン側延展部１ｔとを切り離すことなく形成した。Ｐ延展部４０と、Ｎ型ドレイン側延展部１ｔとの間には段差はなく、コンタクトホール９４を形成するためのエッチング工程を均一な層厚を備えた第１層間絶縁層４に対して行うことができ、エッチングむら等による電気抵抗の増加を防止することが可能となる。 （もっと読む）