本発明は、ＰＮダイオードが集積化されたトレンチＭＯＳバリアショットキーダイオードを有する半導体装置（２０）、並びに、その製造方法に関する。
（もっと読む）

【課題】 ウェハ面内において無電解メッキ法による所定のキャップ層を均一に形成するための半導体装置の製造方法と、その製造方法によって得られる半導体装置を提供する。
【解決手段】 リセス５ｂの内部を含む層間絶縁膜５の全面に導電性薄膜９が形成される。次に、無電解メッキ法により、導電性薄膜９上にＣｏＷＰ膜の無電解メッキ層１０が形成される。次に、ＣＭＰ処理を施すことにより、リセス５ｂ内に位置する無電解メッキ層１０および導電性薄膜９の部分を残して、層間絶縁膜５の上面上に位置する無電解メッキ層１０および導電性薄膜９の部分が除去されて、半導体装置において、銅メッキ層および無電解メッキ層等を含む銅配線が形成される。また、リセス５ｂ内に位置する無電解メッキ層および導電性薄膜は銅メッキ膜を覆うキャップ層とされる。 （もっと読む）

【課題】 基板浮遊効果を抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】 絶縁層と、前記絶縁層の上方に形成された半導体層と、前記半導体層の上方に形成されたゲート絶縁層と、前記ゲート絶縁層の上方に形成されたゲート電極と、前記半導体層に形成されたソース領域およびドレイン領域と、前記ゲート絶縁層の下方に形成されたボディ領域と、前記半導体層において、前記ボディ領域に対して前記ソース領域側に形成され、かつ、前記ボディ領域とショットキー接合する複数のショットキー接合領域と、を含む。 （もっと読む）

【課題】 不純物量のバラツキが発生しても、所望する耐圧の半導体装置を得る。
【解決手段】 半導体スイッチング素子が形成されている中心領域１２と、その中心領域１２の周辺に形成されている周辺領域１４を有する半導体装置であり、中心領域１２から周辺領域１４に亘って形成されるとともに、ＳＪ構造からなるドリフト層２６を備えており、組合せを構成するｐ型コラムの不純物量とｎ型コラムの不純物量の差に関して、周辺領域１４の最外周に位置する組合せ（２５ｂと２７ｂ）における差が周辺領域１４に位置する他の組合せ（２５ａと２７ａ）における差より小さく、周辺領域１４の最内周に位置する組合せ（２５ａと２７ａ）における差が中心領域１２に位置する組合せ（２５と２７）の差より大きい。 （もっと読む）

【課題】
無効面積の少ない半導体装置を提供する。
【解決手段】
細長のゲート電極４５とは垂直方向に主溝２５を配置し、主溝２５の内部下方位置に埋込領域５５を配置し、上部にオーミック領域５２を配置する。ベース領域５１は、オーミック領域５２を介してソース電極に接続される。ソース領域６１の一部にオーミック領域５２を配置せずに済むので、その分、ベース領域幅を狭くすることができる。 （もっと読む）

【課題】バリア性に優れたバリア膜を提供する。
【解決手段】真空槽内に基板を搬入して(Ｓ₁)、昇温させ(Ｓ₂)、含窒素ガスと含高融点金属ガスのうち、一方のガスを導入し(Ｓ₃)、該一方のガスを真空排気した後(Ｓ₄)、他方のガスを導入し(Ｓ₅)、該他方のガスを真空排気する(Ｓ6)。この工程を複数回繰り返して行うと(Ｓ₉)、基板表面に吸着された一方のガスと、後から導入された他方のガスとの間でＣＶＤ反応が生じるので、コンタクトホール内にバリア膜がコンフォーマルに成長し、ステップカバレージのよいバリア膜を得ることができる。ＣＶＤ反応を行う毎にパージガスを導入し(Ｓ₇)、真空排気すると(Ｓ₈)、基板や真空槽に吸着された副生成物ガスや未反応ガスがパージガスと交換されるので、より高純度なバリア膜を得ることが可能となる。 （もっと読む）

【課題】 リーク電流の低減が可能でかつ歩留まりがよい半導体装置を提供する。
【解決手段】 半導体装置１は、縦型のパワーMOSFETである。ｎ型の複数の第１半導体領域９は、ｎ型の単結晶シリコン層に複数のトレンチ１３を設けることにより形成される。複数のトレンチ１３の底面１５上にそれぞれ絶縁領域１７が設けられている。各トレンチ１３には、ｐ型のエピタキシャル成長層である第２半導体領域１１が埋め込まれている。領域９,１１によりスーパージャンクション構造が形成されている。 （もっと読む）

LDMOSトランジスタ(10)は、LDMOSトランジスタのドープ処理された領域の中心に挿入されたショットキーダイオード(28,16)を有している。典型的なLDMOSトランジスタは、中央にドリフト領域(16)を有している。この場合、ショットキーダイオード(28,16)は、このドリフト領域(16)の中心に挿入されており、ショットキーダイオード(28,16)をソース(22)からドレイン(24)に順方向に接続する効果があるので、ドレイン電圧がPN接合の閾値よりも低い電圧にクランプされ、PN接合(16,12)に順方向のバイアスが掛かるのを防ぐ。代替策は、ショットキーダイオード(60,44)を、ソース(54)が形成されているウェル(48)に挿入することであり、ウェルはLDMOSトランジスタの周縁部に在る。その様な場合、ショットキーダイオード(60,44)は、異なる様式に形成されるが、それでもなおソース(54)からドレイン(56)へと順方向に接続され、所望の電圧クランプをドレイン(56)に実現している。 （もっと読む）

ＭＯＳＦＥＴのゲートまたはＭＯＳＦＥＴのソースまたはドレイン領域は、シリコンゲルマニウムまたは多結晶シリコンゲルマニウムを含む。好ましくはニッケルシリサイドのモノシリサイドフェーズを含むニッケルゲルマノシリサイド（６２、６４）を形成すべく、ニッケルでのシリサイデーションを実行する。
ニッケルモノシリサイドによって呈される優れたシート抵抗を実質的に保持する一方、シリサイド中にゲルマニウムを含むことは、モノシリサイドフェーズが形成され得るより温度領域をより広くする。その結果、ニッケルゲルマノシリサイドは、後続のプロセスの間、ニッケルモノシリサイドよりも、より高い温度に耐えることができる。しかしながら、ニッケルモノシリサイドとほぼ同一のシート抵抗および他の有益な特性を提供する。
（もっと読む）

半導体ディバイスの製造方法は、溝とメサとを有する半導体基板を設けることを含む。少なくとも１つのメサは、第１および第２側壁を有する。この方法は、第２導電率形のドーパントを第１側壁に角度を持って打込み、第２導電率形のドーパントを第２側壁に角度を持って打込む。上記のドーパントを少なくとも１つのメサに拡散させて、少なくとも１つのメサを柱に変換させる。次いで、柱は、その第１側壁に第１導電率形のドーパントを角度を持って打込み、その第２側壁に第１導電率形のドーパントを角度を持って打込むことによって、カラムに変換される。次いで、ドーパントは柱に拡散されて、隣接する溝の深さ方向に沿って位置する第１および第２ドープ領域のＰ−Ｎ接合を提供する。最後に、溝に絶縁材料を充填する。 （もっと読む）