【課題】 ２層の電極構造を有するディスクリート型バイポーラトランジスタでは、２層目のベース電極下方に１層目のエミッタ電極およびベース電極が配置される。１層目の電極は２層目の電極よりその厚みが薄く、第２ベース電極下方の動作領域（エミッタ領域）から１層目のエミッタ電極を経由して、２層目のエミッタ電極へ流れる電流経路は、ほぼ真上に電流が引き上げられる第２エミッタ電極下方の電流経路と比べて抵抗が高くなり、チップ内の電流密度が不均一になる問題があった。
【解決手段】 第１ベース電極および第１エミッタ電極を全て短冊状に形成し、交互に平行して配置し、第２エミッタ電極の面積を第２ベース電極の面積より拡張する。これにより、エミッタ領域から第１エミッタ電極を介して第２エミッタ電極まで略真上に引き上げられる電流経路が増加するので、チップ全体の電流密度が不均一になることを回避できる。 （もっと読む）

【課題】Ｎ型ショットキー接合界面にＰｔまたはＡｕが到達してしまうおそれを低減する。
【解決手段】Ｎ＋型半導体基板1上のＮ−型エピタキシャル層2に複数のトレンチ2aを形成し、トレンチ2aの側面2a1および底面2a2を介してＰ型不純物を導入して拡散させることにより、ガードリング部4とＰ型層5とを形成し、トレンチ2aの側面2a1上および底面2a2上に酸化膜3を形成し、酸化膜3のうち、トレンチ2aの底面2a2に隣接する部分に開口2bを形成し、半導体チップの表面全体にＰｔまたはＡｕ7を蒸着し、蒸着されたＰｔまたはＡｕ7の上からポリシリコン8を堆積させてトレンチ2aの内部にポリシリコン8を充填し、トレンチ2aの底面2a2の開口3bを介してＰｔまたはＡｕ7をトレンチ2aの底面2a2の下方に拡散させる。 （もっと読む）

【課題】 ジャンクションバリアショットキダイオード構造の特性を向上する。
【解決手段】 半導体装置の製造方法は、ｎ型の半導体基板にｐ型半導体領域をその上面の一部に露出するように形成するｐ型領域形成工程と、半導体基板の上面に露出するｎ型半導体領域にショットキ接触するショットキ電極を形成する第１電極形成工程と、半導体基板の上面に露出するｐ型半導体領域にオーミック接触するオーミック電極を形成する第２電極形成工程を備えている。オーミック電極は、ショットキ電極とは異なる材料によって形成される。そして、第１電極形成工程は、第２電極形成工程よりも先に実施される。 （もっと読む）

【課題】表面平坦性に優れ、半導体基体との界面における組成の均一性に優れ、ショットキー接合層との十分に高い密着性が得られるオーミック接合層を備える半導体装置を提供する。
【解決手段】ｎ型のＳｉＣ半導体基体１と、ＳｉＣ半導体基体１の一方の主表面１ｂとオーミック接触するカソード電極５と、ＳｉＣ半導体基体１の他方の主表面１ａに形成されたｐ型ＳｉＣからなる第一半導体領域６ａと、他方の主表面１ａに形成されたｎ型ＳｉＣからなる第二半導体領域６ｂと、第一半導体領域１ａにオーミック接触するオーミック接合層７と、第二半導体領域６ｂにショットキー接触するショットキー接合層８とを備え、オーミック接合層７の二乗平均粗さが、２０ｎｍ以下である半導体装置とする。 （もっと読む）

【課題】ＳｉＣの多くの利点が失われず、静的な動作損失が膨大に増加することがないジャンクション・バリア・ショットキ・ダイオードおよびその製造方法を提供すること。
【解決手段】価電子帯と伝導帯との間に２ｅＶを超えるエネルギーギャップを有する半導体材料のジャンクション・バリア・ショットキ・ダイオードの温度依存性を制御する方法は、このダイオードの製造中に、意図された使用に適合するダイオードの特性の温度依存性を得るように、ダイオードのグリッド部のオン状態抵抗を調節することを含む。 （もっと読む）

【課題】簡易な手順で、位置あわせ精度の高い横型電界効果トランジスタを含む半導体装置を得る。
【解決手段】高耐圧トランジスタ１２８は、チャネル領域１７０上に形成されたゲート電極１１０と、チャネル領域１７０の両側方にそれぞれ形成された第１導電型のソース領域１１６ａおよびドレイン領域１１６ｂと、ソース領域１１６ａとドレイン領域１１６ｂとの間に設けられ、ゲート電極１１０のゲート幅方向に沿って、第１導電型の不純物拡散領域と第２導電型の不純物拡散領域とがそれぞれ一定幅で交互に配置された超接合構造のドリフト領域１７２と、を含む。ゲート電極１１０は、平面視で、ドリフト領域１７２の第２導電型の不純物拡散領域上を覆う櫛歯を有する櫛形構造に形成された構成を有する。 （もっと読む）

【課題】逆方向サージ耐量を向上することができる半導体装置を提供する。
【解決手段】第１導電型の不純物を含む半導体材料からなる半導体層１と、半導体層１上に形成され、半導体層１よりも低濃度の第１導電型の不純物を含む半導体材料からなる半導体層２と、半導体層２の表面に形成され、第２導電型の不純物を含む半導体材料からなる半導体領域４と、半導体層２および半導体領域４上に形成された電極層６と、半導体層２の表面に垂直な方向から平面的に見た場合に電極層６の一部のみと重なりを有するように、半導体層１または半導体層２の内部に形成され、第２導電型の不純物を含む半導体材料からなる半導体層３と、電極層６下の半導体領域４の表面に形成され、第１導電型の不純物を含む半導体材料からなる半導体領域５とを備える。 （もっと読む）

【課題】逆方向の漏れ電流および順方向のオン電圧の低い半導体装置を提供する。
【解決手段】第１導電型の第１半導体層１１と、第１半導体層１１の主面１１ａから所定の深さＬ１に埋め込まれ、主面１１ａ側から主面１１ａと反対面側に向かって、断面積が次第に大きくなる第２導電型の第２半導体層１２と、第１半導体層１１の主面１１ａに接触し、第１半導体層１１とショットキー接合を形成する金属層１３と、第２半導体層１２から第１半導体層１１の主面１１ａ側に向かって形成され、第１半導体層１１より高い比抵抗を有する高抵抗領域１４と、を具備している。 （もっと読む）

【課題】シリサイドの異常成長によるリーク電流の増大を低減した半導体装置を実現できるようにする。
【解決手段】半導体装置は、ゲート電極２２Ａの側面上に第１サイドウォール２３Ａと第２サイドウォール２４Ａとが形成されている。半導体基板１０におけるゲート電極２２Ａの側方には第１高濃度不純物領域３１Ａが形成されている。第１高濃度不純物領域３１Ａの外側方で且つ第１高濃度不純物領域よりも深い位置には、第２高濃度不純物領域３２Ａが形成されている。第２サイドウォール２３Ａよりも外側で且つ第２高濃度不純物領域３２Ａよりも深い位置には、第１高濃度不純物領域３１Ａ及び第２高濃度不純物領域３２Ａよりも不純物濃度が低い、低濃度不純物領域３３Ａが形成されている。 （もっと読む）

【課題】ＪＦＥＴが形成されるセル領域とダイオード形成領域との間の絶縁耐圧を向上でき、耐圧の最適設計が行える構造のＳｉＣ半導体装置を提供する。
【解決手段】電界緩和領域Ｒ３に備えたｐ型領域９ｂとｎ型領域８ｂとにより構成されるＰＮ分離部により、セル領域Ｒ１とダイオード形成領域Ｒ２の間の素子分離を行う。これにより、トレンチ内に酸化膜を配置して素子分離を行う場合と比べて、素子分離用の酸化膜が絶縁破壊されることが無いため、ＪＦＥＴが形成されるセル領域Ｒ１とダイオード形成領域Ｒ２との間の絶縁耐圧を向上できる。このため、素子分離に酸化膜を用いる場合と比べて耐圧の最適設計を行うことが可能となる。 （もっと読む）

【課題】横型絶縁ゲートトランジスタ素子を備え、オン抵抗の増加を抑制しつつ体格を小型化することのできる半導体装置及びその製造方法を提供する。
【解決手段】半導体層に構成されたＬＤＭＯＳ素子と、半導体層の主表面上に形成された絶縁膜を同一表面から貫通するコンタクプラグとしての、ソース領域とベースコンタクト領域とに接続された第１コンタクトプラグと、を備えた半導体装置であって、ベースコンタクト領域が、半導体層の主表面に略垂直な方向においてソース領域よりも主表面に対して下方で、半導体層の主表面に沿う方向においてソース領域と少なくとも一部が重なる位置に形成されている。そして、第１コンタクトプラグが、絶縁膜及びソース領域を貫通しつつベースコンタクト領域まで延設されている。 （もっと読む）

【課題】 ソース領域とコンタクトプラグとの接触面積を増大させることのできる半導体装置を提供すること。
【解決手段】 エピタキシャル層３にゲートトレンチ６を形成し、その側方にボディ領域５を形成する。また、エピタキシャル層３において、ゲートトレンチ６と間隔を空けた位置にコンタクトトレンチ１１を形成する。エピタキシャル層３において、その表面３１およびコンタクトトレンチ１１の側面１２に沿うソース領域９を形成する。また、表面がコンタクトトレンチ１１の底面１３の一部を提供するようにボディコンタクト領域１０を形成する。ゲートトレンチ６には、ゲート絶縁膜７を介してゲート電極８を埋設する。そして、コンタクトトレンチ１１の内面とエピタキシャル層３の表面３１とに跨るように、コンタクトプラグ１７を形成し、上記各面におけるソース領域９にコンタクトさせる。 （もっと読む）

【課題】マルチエミッタ横型ＩＧＢＴでは、中央部のゲートは外周部に比べてコレクタからの距離が遠く、ホールの到達率が小さく、オン電圧の低減が困難であった。
【解決手段】コレクタとエミッタ間の距離をＬ_ＣＥ、少数キャリアの拡散係数をＤとするとき、ライフタイムτの条件式を、 τ＞Ｌ_ＣＥ^２／（５．２９×Ｄ） とするとともに、コレクタ層の表面濃度を５×１０^１７／ｃｍ^３以下とした。
【効果】インバータＩＣに必要なターンオフの高速性を損なうことなく、ｐコレクタから注入されたホールが全てのエミッタｎ＋層からの電流経路に沿ってｐチャネル層に到達できるようになり、ＩＧＢＴ内部で電流が均一に流れ、オン電圧を低減できる。 （もっと読む）

【課題】 縦型のショットキーダイオードの局所的な過熱を抑制する技術を提供する。
【解決方法】 半導体基板８の表裏両面にカソード電極１０とアノード電極６０が分かれて形成されている縦型のショットキーダイオード１であり、アノード・カソード間抵抗が低い構造とアノード・カソード間抵抗が高い構造の両者が形成されている。半導体基板８を平面視して２区画８０，８２に分割したときに、区画によって低抵抗構造と高抵抗構造が形成されている範囲の比率が相違し、区画によって平均抵抗値が変えられている。過熱しやすい区画における平均電流密度が下がり、局所的過熱が防止され、熱暴走の発生が防止される。 （もっと読む）

【課題】ドリフト領域のオン抵抗をより低減できると共に基板表面へのダメージを回避できる半導体装置およびその製造方法を提供する。
【解決手段】この半導体装置の製造方法によれば、第２の絶縁膜としてのシリコン酸化膜５上に犠牲膜６を形成しこの犠牲膜６でトレンチ４を埋め込み、図１Ｇに示すように、トレンチ４に埋め込んだ犠牲膜６と、犠牲膜６およびシリコン酸化膜５上に形成したレジストパターン７とをマスクとして、シリコン酸化膜５のうちで少なくともＰ型ウエル領域３の側面３Ａに接している部分を除去する。犠牲膜６を用いることにより、トレンチ４内に膜厚の異なる第１,第２の絶縁膜(シリコン酸化膜８,５)を形成するに際してトレンチ４内にレジストパターンを形成する必要を無くすることができる。また、犠牲膜６を形成することによりウエハ表面とトレンチ４内とでシリコン酸化膜５の膜厚が異ならないようにできる。 （もっと読む）

電子デバイスは、第１の導電型を有するシリコンカーバイドのドリフト領域と、ドリフト領域の上に設けられたショットキーコンタクトと、ショットキーコンタクトに隣接するドリフト領域の表面に設けられた複数の接合型バリアショットキー（ＪＢＳ）領域とを備える。ＪＢＳ領域は、第１の導電型と反対の第２の導電型を有すると共に、ＪＢＳ領域のうちの隣接する領域の間に第１の隙間を有する。このデバイスは、更に第２の導電型を有する複数のサージ保護サブ領域を備え、これらサージ保護サブ領域の各々は、第１の隙間よりも狭い、第２の隙間をサージ保護サブ領域のうちの隣接するサブ領域の間に有する。
（もっと読む）

【課題】 炭化珪素基板の表面を保護するキャップ層を容易に除去する技術を提供する。
【解決手段】 半導体装置の製造方法は、炭化珪素基板に導電性不純物を導入する導入工程と、導電性不純物を導入した炭化珪素基板の表面にキャップ層を形成する被覆工程と、キャップ層を形成した炭化珪素基板を脱酸素雰囲気下で加熱処理し、炭化珪素基板に導入した導電性不純物を活性化させる第１アニール工程と、第１アニール工程後の炭化珪素基板を酸素含有雰囲気下で加熱処理し、キャップ層を酸化させる第２アニール工程を備える。キャップ層を形成する材料には、融点が第１アニール工程における処理温度以上であるとともに、酸化開始温度が１０００℃以下の金属炭化物を用いる。 （もっと読む）

【課題】逆方向リーク電流を低減し、順方向電流の低減も抑制できる炭化珪素半導体装置を得る。
【解決手段】ｎ形半導体基板１と、このｎ形半導体基板１の表面に形成され、前記ｎ形半導体基板１よりもｎ形不純物の濃度が低いｎ⁻形半導体層２と、ｎ⁻形半導体層２の内部に形成され、前記ｎ⁻形半導体層２よりもｎ形不純物の濃度が低いｎ⁻⁻形低不純物濃度層３と、前記ｎ⁻形半導体層２の内部にｎ⁻⁻形低不純物濃度層３と接して形成され、ｎ⁻形半導体層２の水平方向に所定の間隔をおいて配設され、全面をｎ⁻⁻形低不純物濃度層３によって覆ったｐ形埋め込み領域４と、前記ｎ⁻形半導体層２の表面に形成されたショットキー電極５で炭化珪素半導体装置を構成した。 （もっと読む）

【課題】バックゲート電極を有するＭＯＳトランジスタのＳ／Ｄ層について、その抵抗を小さくすることができ、且つ、その寄生容量を低減できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ基板１上に形成されたＳｉ層６８と、Ｓｉ層６８上に絶縁膜２を介して形成されたＳｉ層３と、Ｓｉ層３を平面視で囲むようにＳｉ基板１上に形成された絶縁膜４とを有し、絶縁膜４が絶縁膜２よりも厚く形成されたＳＯＩ基板１０に、ＭＯＳトランジスタ５０を形成する方法であって、Ｓｉ層３上にゲート絶縁膜５を介してゲート電極６を形成する工程と、ゲート電極６の両側にＳ／Ｄ層２０を形成する工程と、を含み、Ｓ／Ｄ層２０を形成する工程は、ゲート電極６が形成される領域の両側に位置する端部領域のＳｉ層３に不純物層７を形成する工程と、不純物層７と接触する導電膜８を、不純物層７上から絶縁膜４上にかけて形成する工程と、を有する。 （もっと読む）

【課題】耐圧特性と電流増幅特性とに優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】電界緩和領域として機能するＲＥＳＵＲＦ領域１１０を備えたＲＥＳＵＲＦ−ＭＯＳＦＥＴ１００において、ＲＥＳＵＲＦ領域１１０と、ソース用コンタクトとして機能するｎ^＋型コンタクト領域１０４ｓと、ドレイン用コンタクトとして機能するｎ^＋型コンタクト領域１０４ｄとのうち少なくとも１つに、ｎ型の導電性を有する原子と窒素原子とを不純物として含ませる。 （もっと読む）