【課題】電流電圧特性を維持しつつ、アノード電極６の剥離に対する機械的強度を向上させる。
【解決手段】異種材料接合型ダイオードは、半導体基体１と、半導体基体１の上に形成された第１導電型のドリフト領域２と、ドリフト領域２の主表面に接合された、ドリフト領域２とは異なる種類の材料からなるアノード電極６と、半導体基体１に接続されたカソード電極７とを備える。ドリフト領域２とアノード電極６との接合によりダイオードが形成されている。アノード電極６の主表面のうち、ドリフト領域２に接している側の主表面に、嵌合構造（３、Ｇ１）が形成されている。 （もっと読む）

【課題】小数キャリアの注入量により少数キャリアを引き抜くための時間を適宜設定可能な構成とし、重金属拡散等の技術を利用することなく、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化する。
【解決手段】半導体基板３１の上に形成された低不純物濃度の第１導電型である第１半導体層３２と、第２導電型であるガードリング３３と、第２導電型である複数の島状の第３半導体層３５と、第１半導体層３２の上面の一部の領域に形成された第１のバリアメタル４５と、第１半導体層３２及び複数の第３半導体層３５の上に形成された第１のバリアメタル４２の第１のバリアハイト４１より高い第２バリアメタル４３、４５を備えている。 （もっと読む）

【課題】熱処理装置のメンテナンス頻度を低減できると共に、電極表面荒れを防止しつつオーミックコンタクトの低抵抗化を図る炭化珪素半導体装置の製造方法を提供する。
【解決手段】Ｐ型ＳｉＣ層１０上に電極材料としてのＡｌ−Ｔｉ合金１１を堆積し、その上にＴｉＮの保護膜１２を形成する。その後、Ａｌの融点を超える温度の熱処理を行い、Ａｌ−Ｔｉ合金１１をＰ型ＳｉＣ層１０と反応させて合金化し、電極とＰ型ＳｉＣ層１０とのオーミックコンタクトを得る。保護膜１２により、上記熱処理においてＡｌ−Ｔｉ合金１１からのＡｌの蒸発・飛散が防止される。 （もっと読む）

【課題】ワイドバンドギャップ半導体デバイスにおいて、金属／ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制する。
【解決手段】第１導電型の高濃度ワイドバンドギャップ半導体基板と、半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、半導体堆積膜上に形成され、半導体堆積膜との間でショットキー界面領域を構成する金属膜８と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域４，５とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成する。 （もっと読む）

【課題】非酸化雰囲気下でなくても、良好なオーミック電極を形成可能な技術を提供する。
【解決手段】オーミック電極を有する半導体装置の製造方法であって、半導体基板５０上に金属層３０ｅを形成する工程と、金属層３０ｅ上に透過膜３０ｆを形成する工程と、透過膜３０ｆを通して金属層３０ｅに電磁波を照射して、金属層３０ｅを加熱する工程と、透過膜３０ｆを除去する工程を有する。 （もっと読む）

【課題】低抵抗高耐圧のトランジスタとダイオードを提供する。
【解決手段】直方体の細溝２０の底部を半導体エピタキシャル成長物で充填する場合に、細溝２０の側面に｛１００｝面を露出させる。細溝２０内の各面から等速度でエピタキシャル成長し、ボイドの無い充填物２２が得られる。充填物２２の濃度や幅等を最適値に設定することで、充填物２２内部が完全に空乏化するときには、ドレイン層１２の充填物２２間に位置する部分も完全に空乏化し、ドレイン層１２内に広がった空乏層中の電界強度を一定にすることができる。 （もっと読む）

【課題】シリコン以外の半導体で形成される半導体素子で使用可能なＴＥＧを有する半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ部２ａと、ＳＢＤ部２ａの電気特性を測定するためのＴＥＧ部３ａと、を備えた半導体装置１ａであって、ＳＢＤ部２ａは、ｎ型のＳｉＣドリフト層８と、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第１のショットキー電極１３と、を有し、ＴＥＧ部３ａは、ＳｉＣドリフト層８の表面９を含む箇所に形成されたｐ型のイオン注入層１８ａと、ＳｉＣドリフト層８上に、ＳｉＣドリフト層８の表面９と接触して形成された第２のショットキー電極２１ａと、第２のショットキー電極２１ａと電気的に接続され、ＳｉＣドリフト層８とは接触しないようにイオン注入層１８ａ上に形成された電極パッド２２と、を有する （もっと読む）

【課題】接合障壁ショットキー（ＪＢＳ）構造内のビルトインＰｉＮダイオードの電流伝導を阻止する。
【解決手段】接合障壁ショットキー（ＪＢＳ）一体構造が提供される。ダイオードのドリフト領域内に配置された炭化シリコン接合障壁領域を含む炭化シリコンショットキーダイオード、およびこの炭化シリコンショットキーダイオードを製造する方法も提供される。この接合障壁領域は、ダイオードのドリフト領域内にあって第１のドーピング濃度を有する第１の炭化シリコン領域と、ドリフト領域内にあって、第１の炭化シリコン領域とショットキーダイオードのショットキーコンタクトとの間に配置された第２の炭化シリコン領域とを含む。第２の領域は、第１の炭化シリコン領域およびショットキーコンタクトと接触する。第２の炭化シリコン領域は、第１のドーピング濃度よりも低い第２のドーピング濃度を有する。 （もっと読む）

【課題】電気特性の耐圧のバラツキを抑制し、ＥＳＤ耐量が高く、逆方向漏れ電流の少ない半導体装置を提供する。
【解決手段】本発明の半導体装置の製造方法は、ショットキーバリアを構成する第２導電型半導体層を形成する工程が、低濃度第１導電型半導体層の形成領域に矩形の開口をもつように、マスクパターンを形成し、前記矩形の長手方向に対して水平であって、前記矩形の短手方向に対して所定角をもつように、斜めイオン注入を行うことで、前記低濃度第１導電型半導体層内で前記第２導電型半導体層の短手方向底部が揃うように不純物を注入する工程を含む。 （もっと読む）

【課題】十分なサージ電流耐性を有し、かつ、信頼性の向上するワイドバンドギャップ半導体を用いた半導体整流装置を提供する。
【解決手段】第１導電型の第１のワイドバンドギャップ半導体領域１６と、第１の半導体領域に挟まれて形成される第２導電型の第２のワイドバンドギャップ半導体領域１８とを備えている。また、少なくとも一部が第２の半導体領域に接続され、第１の半導体領域に挟まれて形成され、第２の半導体領域より幅の狭い、複数の第２導電型の第３のワイドバンドギャップ半導体領域３２を備えている。ここで、第３の半導体領域の長手方向を第１導電型の半導体層の表面に投影した方向が、第１導電型の半導体層の表面から裏面に向かう方向に対し、９０±３０度の角度を有している。また、第３の半導体領域の間隔が、第１導電型のワイドバンドギャップ半導体層の厚さをｄとする場合に２ｄ×ｔａｎ１８°以上である。 （もっと読む）

【課題】逆バイアス時の所望の耐圧を得つつ、周辺耐圧構造部の面積を小さくし、さらにより高破壊耐量にすることが可能な半導体装置を提供する。
【解決手段】半導体装置１００は、第１導電型の半導体層と、半導体層上面の活性領域に第１の方向に延びて形成された複数の第２のトレンチと、複数の第２のトレンチに埋め込まれた、第２導電型の半導体からなる柱状の複数の埋込層と、活性領域を囲むように半導体層に形成されたリング状の第１のトレンチと、第１のトレンチの内面に形成された第１の絶縁膜と、第１のトレンチの内部に第１の絶縁膜を介して充填された導電性材料からなる導電性材料層と、少なくとも半導体層上面の活性領域に配置され、半導体層とはショットキー接合を形成し且つ前記複数の埋込層とはオーミック接合を形成する第１の電極膜と、半導体層下面に配置された第２の電極膜と、を備え、第１の電極膜と導電性材料層とは、同電位に設定され、逆バイアス時において、埋込層および半導体層の導電性材料層に囲まれた部分が空乏化する。 （もっと読む）

【課題】リカバリ損失の低減が図れ、かつ、ノイズによるセルフターンオンが生じ難い構造の半導体装置を提供する。
【解決手段】ゲート電極８を深さの異なる第１、第２ゲート電極８ａ、８ｂを備えたダブルゲート構造とする。このような構造では、第１、第２ゲート電極８ａ、８ｂのうちの第１ゲート電極８ａのみをオンさせることで、ｐ型ベース領域３に対して反転層を形成しながらも、その反転層がｎ^-型ドリフト層２とｎ⁺型不純物領域４とを繋ぐ深さまでは形成されないようにすることができる。この第１ゲート電極８ａを過剰キャリア注入抑制ゲートとして機能させる。 （もっと読む）

【課題】ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置を提供する。
【解決手段】ｎ⁻型半導体層１１４と、ｎ⁻型半導体層１１４の第１主面側表面に選択的に形成されたｐ^＋型拡散領域１２０と、ｎ⁻型半導体層１１４の第１主面側表面上におけるｐ^＋型拡散領域１２０が形成されていない領域に形成され、ｎ⁻型半導体層１１４との間でショットキー接合を形成するバリアメタル層１３０と、バリアメタル層１３０を覆うようにｎ⁻型半導体層１１４の第１主面側全面に形成され、ｐ^＋型拡散領域１２０との間でオーミック接合を形成するオーミックメタル層１４０と、ｐ^＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０とを備える半導体装置１００。 （もっと読む）

【課題】ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置を提供する。
【解決手段】ｎ⁻型半導体層１１４と、ｎ⁻型半導体層１１４の表面に選択的に形成されたｐ^＋型拡散領域１２０と、ｎ⁻型半導体層１１４及びｐ^＋型拡散領域１２０の表面上に形成され、ｎ⁻型半導体層１１４との間でショットキー接合を形成し、ｐ^＋型拡散領域１２０との間でオーミック接合を形成するバリアメタル層１３０からなる電極層と、ｐ^＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１６０とを備える半導体装置１００。 （もっと読む）

【課題】トレンチゲート構成のパワートランジスタを有する半導体装置のオン抵抗を低減する。
【解決手段】トレンチゲート構成のパワーＭＩＳ・ＦＥＴＱにおいて、ソース用の半導体領域３の上面の層間絶縁層１２の端部（位置Ｐ１）と上記ソース用の半導体領域３の上面の上記ゲート電極９Ｅから遠い端部（溝１６の外周の位置Ｐ２）との間の長さをａとし、上記層間絶縁層１２と上記ソース用の半導体領域３の上面との重なり部の長さ（位置Ｐ１から溝５ａの外周の位置Ｐ３までの長さ）をｂとすると、０≦ｂ≦ａとする。これにより、ソースパッドＳＰとソース用の半導体領域３の上面との接触面積が増大する上、ソースパッドＳＰとチャネル形成用の半導体領域４との距離を短くすることができるので、トレンチゲート構成のパワーＭＩＳ・ＦＥＴＱのオン抵抗を下げることができる。 （もっと読む）

【課題】微細化してもソース領域およびベース領域に繋がるコンタクト領域とソース電極とのコンタクトが十分に取れるようにする。
【解決手段】コンタクトホール１２ａの長手方向、つまりソース電極１１とｎ⁺型ソース領域４およびｐ⁺型ボディ層５とのコンタクト領域の長手方向とｎ⁺型ソース領域４およびｐ⁺型ボディ層５の長手方向も直交させる。これにより、ｎ⁺型ソース領域４やｐ⁺型ボディ層５それぞれのソース電極１１へのコンタクト幅をコンタクトホール１２ａの幅分とすることが可能となる。このため、コンタクトを広く取ることが可能となる。これにより、素子を微細化してもｎ⁺型ソース領域４やｐ型ベース領域３に繋がるｐ⁺型ボディ層５とソース電極１１とのコンタクトが十分に取れるようにすることが可能となる。 （もっと読む）

【課題】ドレインオフセット領域を有する高周波増幅用ＭＯＳＦＥＴにおいて、微細化およびオン抵抗低減を図る。
【解決手段】ソース領域１０、ドレイン領域９およびリーチスルー層３（４）上に電極引き出し用の導体プラグ１３（ｐ１）が設けられている。その導体プラグ１３（ｐ１）にそれぞれ第１層配線１１ｓ、１１ｄ（Ｍ１）が接続され、さらにそれら第１層配線１１ｓ、１１ｄ（Ｍ１）に対して、導体プラグ１３（ｐ１）上で裏打ち用の第２層配線１２ｓ、１２ｄが接続されている。 （もっと読む）

【課題】ノーマリオフ特性を有する低オン抵抗で高耐圧の窒化物半導体素子を提供する。
【解決手段】基板上に設けられた第１導電型の窒化物半導体からなる第１半導体層５と、前記第１半導体層の上に設けられ、前記第１半導体層のシートキャリア濃度と同量のシートキャリア濃度を有する第２導電型の窒化物半導体からなる第２半導体層６と、を備える。前記第２半導体層の上には、前記第２半導体層よりも禁制帯幅が広い窒化物半導体からなる第３半導体層７が設けられる。前記第２半導体層に電気的に接続された第１主電極１０と、前記第１主電極と離間して設けられ、前記第２半導体層に電気的に接続された第２主電極２０と、をさらに備え、前記第１主電極と前記第２主電極との間において、前記第３半導体層および前記第２半導体層を貫通して前記第１半導体層に達する第１のトレンチの内部に絶縁膜３３を介して設けられた制御電極３０を備える。 （もっと読む）

【課題】半導体装置がＳＢＤとして良好なショットキー特性を得ることができるようにする。
【解決手段】主面２ａ側がｎ型領域１２とされると共に当該主面２ａにｐ型領域１５を形成してなる炭化珪素基板の主面２ａのうち、ｐ型領域１５の表面１５ａのみを荒らす粗面化工程と、前記炭化珪素基板２の主面２ａを洗浄液により洗浄する洗浄工程と、一種類の金属材料からなる一体の電極用金属層を、前記ｎ型領域１２の表面１２ａ及び前記ｐ型領域１５の表面１５ａの両方に接触させるように、前記主面２ａに形成する接続工程とを備える半導体装置の製造方法を提供する。 （もっと読む）

【課題】半導体装置の耐圧を向上させ、より高速のスイッチング動作を可能にする。
【解決手段】第１導電型の半導体層の第１主面側に選択的に設けられた第２導電型のベース領域と、ベース領域内に選択的に設けられた第１導電型の拡散領域と、拡散領域に接触しベース領域を貫通して半導体層にまで到達するトレンチ内に絶縁膜を介して設けられた制御電極と、半導体層の第１主面側から第２主面側の方向に延伸し、ベース領域とは離間して設けられた、少なくとも１つの第２導電型の第１の半導体領域と、隣り合うトレンチ間に、トレンチとは離間して設けられた第２導電型の第２の半導体領域と、拡散領域、半導体層、第１の半導体領域および第２の半導体領域に電気的に接続された第１の主電極と、半導体層の第２主面側に電気的に接続された第２の主電極と、を備え、第２の半導体領域は、ベース領域を貫通して半導体層にまで到達している。 （もっと読む）