半導体装置の製造方法
【課題】炭化ケイ素半導体装置を、表面構造形成工程を前に、裏面構造形成工程を後に実施する製造方法によって製造し、かつ、炭化ケイ素半導体装置の特性を確保する。
【解決手段】表面電極と、裏面電極とを備えた炭化ケイ素半導体装置の製造方法は、表面電極の材料となる表面電極材料層を半導体基板に接して成膜する表面電極材料層の成膜工程と、表面電極材料層をアニール処理する第１アニール工程と、を含む表面構造形成工程と、裏面電極層の材料となる裏面電極材料層を半導体基板に接して成膜する裏面電極材料層の成膜工程と、裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる第２アニール工程と、を含み、表面構造形成工程の後に行われる裏面構造形成工程とを有している。
【解決手段】表面電極と、裏面電極とを備えた炭化ケイ素半導体装置の製造方法は、表面電極の材料となる表面電極材料層を半導体基板に接して成膜する表面電極材料層の成膜工程と、表面電極材料層をアニール処理する第１アニール工程と、を含む表面構造形成工程と、裏面電極層の材料となる裏面電極材料層を半導体基板に接して成膜する裏面電極材料層の成膜工程と、裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる第２アニール工程と、を含み、表面構造形成工程の後に行われる裏面構造形成工程とを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素を材料とする半導体ウェハから、半導体装置を製造する方法に関する。
【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）を材料とする半導体基板を備えた半導体装置（以下、炭化ケイ素半導体装置という）の表面電極として、例えば、半導体基板とショットキー接合する電極を用い、裏面電極として、半導体基板とオーミック接合する電極を用いる場合がある。この場合、半導体基板と裏面電極とのオーミック接合を確保するために、裏面電極を熱処理する温度は、表面電極を熱処理する温度よりも高くなる。
【０００３】
例えば、裏面電極の材料としてニッケル（Ｎｉ）を用いる場合、半導体基板と裏面電極とをオーミック接合するためには、９００〜１０００℃以上の雰囲気温度で熱処理を行う必要がある。一方、表面電極に高温で熱処理を行うと、半導体基板と表面電極とがショットキー接合を形成することができなくなり、リーク電流増大の原因となるため、一般に、表面電極を４００℃前後の雰囲気温度でアニール処理する。このため、炭化ケイ素半導体装置では、裏面電極を形成して熱処理を行う工程が、表面電極を形成して熱処理を行う工程よりも前に行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００７−５３４１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の製造工程においては、表面電極等の半導体装置の表面側の構造を形成する工程（本明細書では、表面構造形成工程と呼ぶ）を前に、裏面電極等の半導体装置の裏面側の構造を形成する工程（本明細書では、裏面構造形成工程と呼ぶ）を後に実施することが好ましい。裏面構造形成工程を表面構造形成工程より前に行うと、例えば半導体ウェハを薄板化する工程は、裏面構造形成工程のさらに前に行わなければならなくなる。半導体ウェハを薄板化する工程を裏面構造形成工程及び表面構造形成工程より前の工程で行うと、その後の工程においては薄板化したウェハを搬送等することになり、ウェハの破損等の不良が発生し易くなる場合がある。
【０００６】
また、裏面構造形成工程を表面構造形成工程より前に行うと、例えば、半導体装置の表面側に形成するポリイミド等の表面保護膜を形成する前に裏面電極を形成することになり、表面電極と半導体基板との接触界面が汚染され易くなる場合がある。
【０００７】
本願は、炭化ケイ素半導体装置を、表面構造形成工程を裏面構造形成工程より前に実施する製造方法によって製造しても、半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、炭化ケイ素を材料とする半導体基板と、半導体基板の表面に接する表面電極と、半導体基板の裏面に接する裏面電極とを備えた半導体装置の製造方法を提供する。この製造方法は、表面構造形成工程と裏面構造形成工程を有している。表面構造形成工程は、表面電極の材料となる表面電極材料層を半導体基板に接して成膜する表面電極材料層の成膜工程と、表面電極材料層をアニール処理する第１アニール工程と、を含んでいる。裏面構造形成工程は、裏面電極層の材料となる裏面電極材料層を半導体基板に接して成膜する裏面電極材料層の成膜工程と、裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる第２アニール工程と、を含んでおり、表面構造形成工程の後に行われる。
【０００９】
上記の製造方法では、裏面構造形成工程に含まれる第２アニール工程では、裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる。レーザ照射を用いるため、第２アニール工程において、半導体基板の表面に既に形成された表面構造が汚染等によって損傷を受けることがない。このため、第１アニール工程を含む表面構造形成工程を前に、第２アニール工程を含む裏面構造形成工程を後に実施することと、炭化ケイ素半導体装置の裏面電極と半導体基板とのオーミック接合を確保することを両立することができる。
【００１０】
上記の製造方法では、第１アニール工程で表面電極材料層をアニール処理する温度は、第２アニール工程で裏面電極材料層をレーザアニール処理する温度よりも低い温度であってもよい。
【００１１】
上記の製造方法では、表面構造形成工程は、半導体基板の表面側に表面保護膜を形成する表面保護膜形成工程をさらに含んでいてもよい。
【００１２】
第２アニール工程では、波長が１５０ｎｍ以上かつ４００ｎｍ以下のＵＶレーザを裏面電極材料層に照射することが好ましい。
【００１３】
表面構造形成工程と裏面構造形成工程の間に半導体ウェハを薄板化する薄板化工程をさらに含んでいてもよい。薄板化工程は、半導体ウェハを５０μｍ以上かつ２５０μｍ以下の厚さに薄板化する工程であってもよい。
【００１４】
表面電極は、Ｔｉ、Ａｌ、Ｍｏ、Ｎｉからなる群から選ばれる少なくとも一種の金属を主成分とし、裏面電極は、Ｎｉを主成分とするものであってもよい。
【００１５】
裏面電極材料層をレーザアニール処理する温度は、９００℃以上であってもよい。
【００１６】
本発明に係る製造方法の第２アニール工程に使用できる製造装置を提供することもできる。この製造装置は、ＵＶレーザ光源と、密閉容器と、密閉容器に設けられており、ＵＶレーザ光を透過させる材料で形成されているレーザ透過窓と、密閉容器内に設置されており、半導体ウェハを載置するステージと、ＵＶレーザ光源からのＵＶレーザ光を、レーザ透過窓を介してステージに載置された半導体ウェハに照射する照射光学系と、密閉容器内にガスを導入するガス導入ラインと、密閉容器内を減圧する減圧器と、備えている。
【００１７】
レーザ透過窓は、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を材料とすることが好ましい。
【００１８】
ＵＶレーザ光源の波長は、１５０ｎｍ以上かつ４００ｎｍ以下であることが好ましい。
【発明の効果】
【００１９】
本発明によれば、半導体装置の表面構造形成工程を前に、裏面構造形成工程を後に実施しても、半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１で製造する半導体装置の断面図。
【図２】実施形態１に係る半導体装置の製造方法を示すフローチャート。
【図３】実施形態１に係る半導体装置の製造装置の概略を示す図。
【図４】変形例に係る半導体装置の製造方法を示すフローチャート。
【図５】実施形態２で製造する半導体装置の断面図。
【図６】実施形態２に係る半導体装置の製造方法を示すフローチャート。
【発明を実施するための形態】
【００２１】
＜実施形態１＞
以下、本発明の実施形態１について、図面を参照しながら説明する。図１は、実施形態１に係る第１の製造方法によって製造される半導体装置５の断面を模式的に示す図である。半導体装置５は、ＪＢＳ（Junction Barrier Schottky：ジャンクションバリアショットキー）構造を有するダイオードである。半導体基板５００は、炭化ケイ素を材料とするｎ型の基板層５０１と、基板層５０１の表面に積層され、炭化ケイ素を材料とするｎ＋型のエピタキシャル層５０２と、エピタキシャル層５０２の表面に設けられたｐ＋型のアノード層５０３およびｐ＋型の耐圧層５０４とを備えている。アノード層５０３はＪＢＳ構造のアノード層であり、耐圧層５０４は、周辺耐圧構造として設けられたＪＴＥ（Junction Terminal Extension）構造である。
【００２２】
半導体基板５００の表面（エピタキシャル層５０２およびアノード層５０３，耐圧層５０４が形成されている側の面）には、半導体基板５００側から順に、層間絶縁膜５３１及び表面電極５１１と、表面接合電極５１２が積層されている。表面接合電極５１２の周縁部および層間絶縁膜５３１の表面は、表面保護膜５３３によって被覆されている。半導体基板５００の裏面（基板層５０１が形成されている側の面）には、半導体基板５００側から順に、裏面電極５２１、裏面接合電極５２２が積層されている。
【００２３】
表面電極５１１は、層間絶縁膜５３１に設けられたコンタクトホール５３２において、半導体基板５００のエピタキシャル層５０２の表面とショットキー接合している。表面電極５１１の材料としては、エピタキシャル層５０２とショットキー接合が可能な金属を用いればよく、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｎｉ等を主成分とする金属や合金を用いることができる。層間絶縁膜５３１の材料としては、例えば、シリコン酸化膜、シリコン窒化膜を用いることができる。表面保護膜５３３の材料としては、例えば、ポリイミド等の樹脂を用いることができる。
【００２４】
裏面電極５２１は、半導体基板５００の基板層５０１の裏面とオーミック接合している。裏面電極５２１の材料は、基板層５０１とオーミック接合が可能な金属であればよく、例えば、Ｎｉ電極（Ｎｉ以外の成分を含有し、Ｎｉを主成分とする電極を含む）や、Ｎｉ−Ａｌ合金、Ｎｉ−Ｔｉ合金、Ｎｉ−Ｍｏ合金、Ｎｉ−Ｔａ合金、Ｎｉ−Ｗ合金等のＮｉ合金電極を用いることができる。
【００２５】
表面接合電極５１２および裏面接合電極５２２は、半導体装置５を外部端子等に電気的に接続する等の目的で設けられており、半導体基板５００とは接触していない。表面接合電極５１２としては、例えば、Ａｌ電極を用いることができる。裏面接合電極５２２としては、例えば、半導体基板側から順に、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）をスパッタ等で積層して得られる、Ｔｉ／Ｎｉ／Ａｕ電極を用いることができる。
【００２６】
次に、実施形態１に係る半導体装置５の第１の製造方法について、図１および図２を用いて説明する。半導体装置５は、図１に示す半導体装置５の構造を半導体ウェハに複数形成した後に、ダイシングを行って、半導体ウェハからそれぞれの半導体装置を切り離すことによって、製造される。
【００２７】
第１の製造方法では、半導体基板５００が備える素子構造が複数形成された半導体ウェハを原料ウェハとして用いる。原料ウェハは、基板層５０１と、エピタキシャル層５０２と、アノード層５０３と、耐圧層５０４とを備えている。
【００２８】
次に、図２に示す製造フローに従って、原料ウェハの表面および裏面に、絶縁膜、電極、保護膜を形成する。図２に示す製造フローは、下記に説明する絶縁膜形成工程（ステップＳ１０１）、コンタクトホール形成工程（ステップＳ１０３）、表面電極形成工程（ステップＳ１０５およびステップＳ１０７）、表面接合電極形成工程（ステップＳ１０９）、表面保護膜形成工程（ステップＳ１１１）、裏面電極形成工程（ステップＳ１１３およびステップＳ１１５）、裏面接合電極形成工程（ステップＳ１１７）を含んでいる。半導体装置５の表面側に形成される、表面電極等の構造を表面構造と呼び、半導体装置５の裏面側に形成される裏面電極等の構造を裏面構造と呼ぶ。表面構造を形成する表面構造形成工程は、例えば、図２に示す絶縁膜形成工程と、コンタクトホール形成工程と、表面電極形成工程と、表面接合電極形成工程と、表面保護膜形成工程とを含む。裏面構造を形成する裏面構造形成工程は、例えば、図２に示す裏面電極形成工程と、裏面接合電極形成工程とを含む。
【００２９】
（絶縁膜形成工程）
絶縁膜形成工程では、原料ウェハの表面に層間絶縁膜５３１を成膜する（ステップＳ１０１）。ステップＳ１０１で行う層間絶縁膜５３１の成膜方法としては、ＣＶＤ法等、通常用いられる絶縁膜を成膜する方法を利用することができる。
【００３０】
（コンタクトホール形成工程）
コンタクトホール形成工程では、絶縁膜形成工程で形成した層間絶縁膜５３１にコンタクトホール５３２を形成する（ステップＳ１０３）。ステップＳ１０３は、層間絶縁膜５３１の表面に、コンタクトホール５３２に合わせてパターニングされているフォトレジストを形成する工程と、形成されたフォトレジストを用いて層間絶縁膜５３１を除去する工程とを含む。層間絶縁膜５３１を除去する工程では、コンタクトホール５３２を形成する部分の層間絶縁膜５３１をエッチング等によって除去する。これによって、コンタクトホール５３２を形成することができる。フォトレジストの材料および形成方法、エッチング方法としては、絶縁膜のフォトエッチングに際して通常用いられている材料および方法を用いることができる。
【００３１】
（表面電極形成工程）
次に行う表面電極形成工程では、原料ウェハの表面に接する表面電極５１１を形成する。表面電極形成工程は、表面電極の材料となる電極層（本明細書では、表面電極材料層と呼ぶ）を原料ウェハの表面に接するように成膜する、表面電極材料層の成膜工程（ステップＳ１０５）と、成膜した表面電極材料層のアニール処理を行う、第１アニール工程（ステップＳ１０７）とを含む。表面電極材料層は、コンタクトホール５３２において原料ウェハと接するように成膜される。
【００３２】
（表面電極材料層の成膜工程）
ステップＳ１０５では、例えば、原料ウェハの表面に接するように電極層（例えば、Ａｌ層、Ｍｏ層、Ｔｉ層、Ｎｉ層）を成膜した後、成膜した電極層の表面にパターニングされたフォトレジストを形成し、成膜した電極層の一部を、このフォトレジストを用いてエッチングによって除去する。これによって、表面電極材料層を成膜することができる。原料ウェハの表面に接するように電極層を成膜する方法としては、蒸着やスパッタ法を用いることが好ましい。
【００３３】
（第１アニール工程）
次に、第１アニール工程を行う（ステップＳ１０７）。第１アニール工程では、例えばアニール炉等を用いて、表面電極材料層のアニール処理を行うことができる。アニール炉としては、急昇温および急降温が可能な赤外線ランプＲＴＡ炉等が好ましいが、これに限定されない。表面電極材料層が形成された原料ウェハの熱履歴を軽減するために、アニール処理の処理時間は６０ｍｉｎ以内であり、昇降温速度は、１００℃／ｍｉｎ以上であることが好ましい。第１アニール工程でアニール処理を行う際のアニール炉内の雰囲気温度は、後述する裏面電極が半導体基板にオーミック接合するために必要な温度よりも低く設定される。表面電極として用いる材料によって異なるが、第１アニール工程におけるアニール炉内の雰囲気温度は、４００℃〜９００℃程度の範囲内であり、後述する第２アニール工程において裏面電極を半導体基板にオーミック接合させるために必要な温度（本明細書では、裏面オーミック接合温度という。）よりも低い。表面電極として、例えばＴｉ層を用いる場合には、アニール炉内の雰囲気温度を４００℃程度とすることが好ましい。また、例えば表面電極にＭｏ層を用いる場合には、アニール炉内の雰囲気温度を９００℃程度とすることが好ましい。
【００３４】
アニール処理を行う場合の雰囲気ガスとしては、アルゴン（Ａｒ）やヘリウム（Ｈｅ）等の不活性ガスを用いることができ、１０Ｔｏｒｒ以下の真空下で処理されることが好ましい。雰囲気ガスとして用いるＡｒやＨｅガスに、数ｖｏｌ％のＨ２ガス等の還元性ガスが含まれていることが、より好ましい。
【００３５】
（表面接合電極形成工程）
次に、表面接合電極形成工程（ステップＳ１０９）を行う。表面接合電極形成工程は、表面電極５１１の表面に、表面接合電極５１２の材料となる金属層もしくは合金層をスパッタ等によって成膜する工程と、成膜した金属層もしくは合金層の表面にパターニングされたフォトレジストを形成する工程と、成膜した金属層もしくは合金層の一部をエッチングによって除去する工程とを含む。これによって、表面接合電極５１２を形成することができる。
【００３６】
（表面保護膜形成工程）
次に、表面保護膜形成工程（ステップＳ１１１）を行う。表面保護膜５３３としてポリイミドを用いる場合、表面保護膜形成工程では、まず、ポリイミド膜を原料ウェハの表面側に塗布し、乾燥させる。次に、乾燥させたポリイミド膜の表面にパターニングされたフォトレジストを形成し、このフォトレジストを用いて、ポリイミド膜の一部をエッチングによって除去する。次に、これを熱処理して硬化させる。これによって、原料ウェハの表面の表面接合電極５１２の周縁部および層間絶縁膜５３１の表面を被覆するようにパターニングされた、表面保護膜５３３を形成することができる。表面保護膜として樹脂を用いる場合には、表面保護膜の耐熱温度は、後述する、裏面オーミック接合温度よりも低い。
【００３７】
（裏面電極形成工程）
次に、裏面電極形成工程では、原料ウェハの裏面に接する裏面電極５２１を形成する。裏面電極形成工程は、裏面電極の材料となる電極層（裏面電極材料層）を原料ウェハの裏面に接するように成膜する、裏面電極材料層の成膜工程（ステップＳ１１３）と、成膜した裏面電極材料層のアニール処理を行う、第２アニール工程（ステップＳ１１５）とを含む。
【００３８】
（裏面電極材料層の成膜工程）
ステップＳ１１３では、例えば、原料ウェハの裏面に接するように電極層（例えば、Ｎｉ層）を蒸着法等によって成膜する。これによって、裏面電極材料層を成膜することができる。ステップＳ１１３は、成膜した電極層の裏面にパターニングされたフォトレジストを形成する工程と、成膜した電極層の一部を、このフォトレジストを用いてエッチングによって除去する工程とをさらに含んでいてもよい。これによって、裏面電極材料層をパターニングすることができる。
【００３９】
（第２アニール工程）
次に、第２アニール工程を行う（ステップＳ１１５）。第２アニール工程では、裏面電極材料層のレーザアニール処理を行う。レーザアニール処理によって、裏面電極材料層は、裏面電極を半導体基板とオーミック接合させるために必要な温度（裏面オーミック接合温度）に加熱される。これによって、原料ウェハとオーミック接合している裏面電極５２１を得ることができる。第２アニール工程で原料ウェハの裏面を加熱する温度は、裏面オーミック接合温度以上であればよい。例えば、裏面オーミック接合温度が９００℃であれば、原料ウェハの裏面を加熱する温度は１０００℃程度とすることができる。
【００４０】
裏面電極材料層の材料をＮｉ層とした場合、裏面オーミック接合温度は９００℃以上である。原料ウェハにオーミック接合する裏面電極を得るために、第２アニール工程では、裏面電極材料層が形成されている原料ウェハの裏面側の温度を、裏面オーミック接合温度である９００℃以上の範囲で設定した所定の温度に加熱する。レーザアニール処理を用いれば、原料ウェハの裏面側を加熱する一方で、原料ウェハの表面側は殆ど加熱されないようにすることができる。例えば、原料ウェハの裏面側の温度を９００℃以上に加熱する一方で、原料ウェハの表面側の温度を３００℃以下の低温に維持することができる。
【００４１】
レーザアニール処理に用いるレーザ光は、ＵＶレーザ光が好ましい。ＵＶレーザ光を用いれば、炭化ケイ素を材料とする半導体ウェハへの浸透深さをより浅くすることができる。ＵＶレーザ光を原料ウェハの裏面側に照射する場合には、原料ウェハの裏面側（高温に加熱する側）の温度と、表面側の温度との差を大きくすることができる。本発明者らは、４Ｈ−ＳｉＣを材料とする半導体ウェハに対して、波長３５５ｎｍのＵＶレーザ光を照射した場合のＵＶレーザ光の浸透深さを実測した。その結果、浸透深さは約４８μｍであった。
【００４２】
ＵＶレーザ光の波長は、１５０〜４００ｎｍであることが好ましい。原料ウェハの厚さが比較的薄く、１００μｍ程度であっても、ＵＶレーザ光の波長が４００ｎｍ以下であれば、ＵＶレーザ光を原料ウェハの裏面側に照射し、原料ウェハの裏面側を１０００℃以上に加熱しても、原料ウェハの表面側の温度を３００℃以下にすることができる。
【００４３】
レーザアニール処理は、例えば、図３に示す製造装置７を用いて行うことができる。図３に示すように、製造装置７は、ＵＶレーザ光源７０１と、照射光学系７５０と、密閉容器７０６と、ステージ７０７と、密閉容器に設けられているレーザ透過窓７０８と、減圧器７０９と、ガス導入ライン７１１とを備えている。減圧器７０９と密閉容器７０６との間には減圧バルブ７１０が設置されており、ガス導入ライン７１１にはガスバルブ７１２が設置されている。製造装置７は、コントローラ７２０を備えている。コントローラ７２０は、ＵＶレーザ光源７０１と、ステージ７０７と、減圧器７０９と、減圧バルブ７１０と、ガスバルブ７１２とを制御する。
【００４４】
ステージ７０７に原料ウェハ７８０を載置することによって、密閉容器７０６内に原料ウェハ７８０を設置することができる。原料ウェハ７８０は、裏面電極材料層が形成されている裏面側がレーザ透過窓７０８側となるように、ステージ７０７上に載置される。ステージ７０７は、ステージ７０７と原料ウェハ７８０の間に電圧を印加し、両者の間に発生した力によってウェハを吸着して保持する（いわゆる静電チャックである）。ステージ７０７には、原料ウェハ７８０を冷却する冷却ユニット（図示しない）が設けられている。
【００４５】
参照番号７７０は、ＵＶレーザ光の光路を模式的に示すのもである。ＵＶレーザ光源７０１からのＵＶレーザ光７７０は、照射光学系７５０によってステージ７０７上の原料ウェハ７８０に導かれる。照射光学系７５０は、例えば、ミラー７０２と、アパーチャ７０３と、エキスパンダ７０４と、レンズ７０５によって構成することができる。この場合、ＵＶレーザ光源７０１からのＵＶレーザ光７７０は、ミラー７０２によって反射され、アパーチャ７０３に入射する。アパーチャ７０３は絞り機能を有しており、絞られたＵＶレーザ光７７０はエキスパンダ７０４によってビーム径が拡大され、レンズ７０５に入射する。レンズ７０５はフォーカスレンズであり、レンズ７０５を通過したＵＶレーザ光７７０は、レンズ透過窓７０８を透過して、密閉容器７０６内の原料ウェハ７８０上に照射される。
【００４６】
ＵＶレーザ光源７０１としては、例えば、ＡｒＦ（波長１９３ｎｍ）、ＫｒＦ（波長２４８ｎｍ）、ＸｅＣｌ（波長３０８ｎｍ）、ＸｅＦ（波長３５３ｎｍ）、Ｆ２（波長１５７ｎｍ）等のエキシマレーザや、ＹＡＧ等の固体レーザを好適に用いることができる。ＵＶレーザ光源は、１５０〜４００ｎｍの波長のＵＶレーザ光の光源であることが好ましいが、これに限定されない。
【００４７】
レーザ透過窓７０８は、ＵＶレーザを透過させることができる材料によって形成されている。レーザ透過窓７０８の材料としては、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を材料とすることが好ましい。
【００４８】
減圧器７０９および減圧バルブ７１０を制御することによって、密閉容器７０６内を減圧することができる。ガスバルブ７１２を制御することによって、密閉容器７０６内にガスを導入することができる。減圧器７０９としては、ドライポンプ、ターボ分子ポンプ、クライオポンプ等の真空ポンプを好適に用いることができる。ガス導入ライン７１１によって、不活性ガス、還元性ガス等を密閉容器７０６内に導入することができる。不活性ガスとしては、例えば、アルゴン（Ａｒ）やヘリウム（Ｈｅ）等を用いることができる。還元性ガスとしては、例えば、数ｖｏｌ％のＨ２ガス等の還元性ガスを用いることができる。
【００４９】
レーザアニール処理は、密閉容器内を１×１０−５Ｔｏｒｒ以下の高真空化とした状態で行われることが好ましく、雰囲気ガスとして用いるＡｒやＨｅガスに、数ｖｏｌ％のＨ２ガス等の還元性ガスが含まれていることがより好ましい。
【００５０】
コントローラ７２０は、実験等の結果に基づいて予め設定された所定の制御条件に基づいて、ＵＶレーザ光源７０１と、ステージ７０７と、減圧器７０９と、減圧バルブ７１０と、ガスバルブ７１２とを制御することができる。また、製造装置７が温度センサや圧力センサを備えている場合は、コントローラ７２０は、その温度センサや圧力センサの検知値に基づいて、ＵＶレーザ光源７０１と、ステージ７０７と、減圧器７０９と、減圧バルブ７１０と、ガスバルブ７１２等を制御してもよい。例えば、原料ウェハ７８０の裏面温度（レーザ光を照射する側の温度）を検知する温度センサが、製造装置７に備えられている場合、コントローラ７２０は、この温度センサが検知する原料ウェハ７８０の裏面温度に基づいて、ＵＶレーザ光源７０１等を制御してもよい。
【００５１】
（裏面接合電極形成工程）
次に、裏面接合電極形成工程（ステップＳ１１７）を行う。裏面接合電極形成工程は、裏面電極５２１の裏面に接するように、裏面接合電極５２２の材料となる金属層もしくは合金層をスパッタ等によって成膜する工程を含んでいる。ステップＳ１１７は、成膜した金属層もしくは合金層の表面にパターニングされたフォトレジストを形成する工程と、成膜した金属層もしくは合金層の一部をエッチングによって除去する工程とをさらに含んでいてもよい。これによって、裏面接合電極をパターニングすることができる。
【００５２】
さらに、ダイシング等を行って半導体ウェハを切断すると、１つの半導体装置５として切り分けることができる。これによって、図１に示す半導体装置５を得ることができる。
【００５３】
上記のとおり、本実施形態に係る半導体装置の製造方法では、表面構造形成工程を行った後で、裏面構造形成工程を行う。裏面構造形成工程に含まれる第２アニール工程では、裏面電極材料層にレーザ照射を行って、裏面電極材料層をアニール処理し、裏面電極と半導体基板とをオーミック接合させる。このため、裏面電極材料層をレーザアニール処理する温度（レーザ光を照射する、半導体ウェハの裏面側の温度）よりも低い温度で、第１アニール工程を実施する場合であっても、半導体基板の表面に形成された表面電極等の表面構造を保護することができる。半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができる。
【実施例１】
【００５４】
次に、上記で説明した、第１実施形態をより具体化した実施例１を挙げ、さらに詳細に説明する。
【００５５】
（原料ウェハの準備）
直径φ＝１００ｍｍ、厚さ：３５０μｍの４Ｈ−ＳｉＣのｎ＋型の半導体ウェハ（不純物濃度：８×１０１８ｃｍ−３）の表面に、ｎ−型のエピタキシャル層（不純物濃度：５×１０１５ｃｍ−３、層厚さ：１０μｍ）を成膜した。この半導体ウェハは、図１に示す基板層５０１に相当し、このエピタキシャル層は、図１に示すエピタキシャル層５０２に相当する。さらに、ｐ＋型のＪＴＥ構造を形成するために、エピタキシャル層の表面にＡｌイオン注入を行い、次に、ｐ＋型のＪＢＳ構造を形成するために、エピタキシャル層の表面にＡｌイオン注入を行った。その後、アニール処理を行い、ｐ＋型のＪＴＥ構造（不純物濃度：１×１０１９ｃｍ−３、幅：５０μｍ、深さ：１μｍ）と、ｐ＋型のＪＢＳ構造（ストライプ構造、不純物濃度：１×１０１９ｃｍ−３、間隔：５μｍ、幅：２μｍ、深さ：１μｍ）とを形成した。このｐ＋型のＪＴＥ構造は、図１に示す耐圧層５０４に相当し、このｐ＋型のＪＢＳ構造は、図１に示すアノード層５０３に相当する。
【００５６】
上記の方法によって、半導体ウェハ上に、チップサイズが６ｍｍ×６ｍｍであるＪＢＳ構造のダイオードを複数個作製した。この状態の半導体ウェハを原料ウェハとして用いて、図２に示すフローに従って、原料ウェハの表面および裏面に電極を形成する。
【００５７】
（絶縁膜形成工程）
絶縁膜形成工程（ステップＳ１０１）では、原料ウェハの表面に層間絶縁膜５３１としてのシリコン酸化膜（ＳｉＯ２膜）を成膜した。成膜方法としては、減圧ＣＶＤ法を用い、厚さ１μｍのＳｉＯ２膜を成膜した。
【００５８】
（コンタクトホール形成工程）
次のコンタクトホール形成工程（ステップＳ１０３）では、まず、絶縁膜形成工程で形成したＳｉＯ２膜の表面にフォトレジストを形成した。さらに、ＳｉＯ２膜のうち、コンタクトホールを形成する部分をエッチングによって除去し、コンタクトホールを形成した。このコンタクトホールは、図１に示すコンタクトホール５３２に相当する。本実施例では、コンタクトホールの大きさは、ダイオードのアクティブサイズが５．５ｍｍ×５．５ｍｍとなるように調整した。
【００５９】
（表面電極形成工程）
次に、表面電極形成工程（ステップＳ１０５およびステップＳ１０７）を行って、表面電極を形成した。表面電極の材料としてＴｉを用いた。
（表面電極材料層の成膜工程）
まず、図２のステップＳ１０５に示すように、表面電極材料層の成膜工程を行って、原料ウェハの表面側（層間絶縁膜が形成されている側）に表面電極材料層としてのＴｉ層を成膜した。このＴｉ層は、１２０℃で蒸着法を用いて、１００ｎｍの厚さに成膜した。さらに、成膜したＴｉ層のうち、エッチングしない部分のＴｉ層の表面に、パターニングされたフォトレジストを形成した。次に、アンモニア水／Ｈ２Ｏ２溶液を用いて、成膜したＴｉ層の一部をエッチングによって除去した。これによって、表面電極材料層を得ることができた。
【００６０】
（第１アニール工程）
次に、第１アニール工程を行い、表面電極材料層（成膜したＴｉ層）のアニール処理を行った。赤外線ランプＲＴＡ炉内に原料ウェハを設置して、４００℃の処理温度で、表面電極材料層のアニール処理を行った。アニール処理を行う場合の雰囲気ガスは、Ａｒに３ｖｏｌ％のＨ２を含むガスを用い、１０Ｔｏｒｒ以下でアニール処理を行った。雰囲気温度は４００℃、昇降温速度は１００℃／ｍｉｎ、処理時間は３０ｍｉｎとした。これによって表面電極と原料ウェハとの界面のバリアハイトを１．１ｅＶにすることができ、表面電極を原料ウェハの表面にショットキー接合させることができた。
【００６１】
（表面接合電極形成工程）
次の表面接合電極形成工程（ステップＳ１０９）では、表面接合電極５１２として、Ａｌ電極を形成した。まず、スパッタによって、Ａｌ層を３μｍの厚さに形成した。さらに、成膜したＡｌ層のうち、エッチングしない部分のＡｌ層の表面に、パターニングされたフォトレジストを形成した。次に、リン酸／硝酸／酢酸溶液を用いて、Ａｌ層の一部をエッチングによって除去した。これによって、表面接合電極５１２としてのＡｌ電極を形成した。
【００６２】
（表面保護膜形成工程）
次の表面保護膜形成工程（ステップＳ１１１）では、表面保護膜５３３として、ポリイミド層を形成した。ポリイミドを原料ウェハの表面側に５μｍの厚さに塗布し、乾燥した後、パターニングを行い、表面接合電極の一部を露出させた。こうして得られたポリイミド膜を３００℃で熱処理して硬化させた。
【００６３】
（裏面電極形成工程）
次の裏面電極形成工程（ステップＳ１１３およびステップＳ１１５）では、原料ウェハの裏面に接する裏面電極５２１としてＮｉ電極を形成した。
【００６４】
（裏面電極材料層の成膜工程）
裏面電極材料層を成膜する工程（ステップＳ１１３）では、裏面電極材料層として、Ｎｉ層を成膜した。スパッタ法を用いて、原料ウェハの裏面にＮｉ層を１００ｎｍの厚さに成膜した。
【００６５】
（第２アニール工程）
次に、第２アニール工程（ステップＳ１１５）を行った。第２アニール工程では、図３に示す半導体装置の製造装置７を用いて、成膜した裏面電極材料層（Ｎｉ層）のレーザアニール処理を行った。レーザ光源としては、波長２４８ｎｍのエキシマレーザを用い、原料ウェハの裏面を１０００℃に加熱した。これによって、Ｎｉ層と原料ウェハとの間にニッケルシリサイド（例えばＮｉ２Ｓｉ）が形成され、原料ウェハとオーミック接合しているＮｉ電極を得ることができた。
【００６６】
（裏面接合電極形成工程）
次の裏面接合電極形成工程では、スパッタ法によって、裏面電極が形成された原料ウェハの裏面側から順に、Ｔｉ層、Ｎｉ層、Ａｕ層をこの順序で形成した。Ｔｉ層の厚さは１００ｎｍとし、Ｎｉ層の厚さは１００ｎｍとし、Ａｕ層の厚さは５０ｎｍとした。
【００６７】
（ダイシング工程）
さらに、ダイシング等を行って、チップサイズが６ｍｍ×６ｍｍで、アクティブサイズが５．５ｍｍ×５．５ｍｍのＪＢＳ構造のダイオードを製造した。
【００６８】
上記の製造方法によって製造したダイオードを用いて、表面電極と半導体基板との界面のバリアハイトを測定した。尚、バリアハイトは、４１４２ＢモジュラＤＣソース／モニタ装置（Agilent Technologies社製）を用いて、０〜３Ｖの順方向電圧を０．０１Ｖステップで印加して順方向のＩ−Ｖ特性を測定し、次に、得られたＩ−Ｖ特性を下記の式（１）に適用して、算出した。
【００６９】
Ｊｏ＝ＡＴ２ｅｘｐ（−ｑφ／（ｋＴ）） … （１）
ここで、Ｊｏ：電流密度（順方向電圧が０Ｖ時の電流／アクティブ面積）Ａ：リチャードソン定数（１４６Ａ／Ｋ２・ｃｍ２）、Ｔ：絶対温度（２９３Ｋ）、ｑ：電荷（１．６０２×１０−１９Ｃ）、ｋ：ボルツマン定数（１．３８１×１０−２３Ｊ／Ｋ）である。
【００７０】
その結果、表面電極と半導体基板との界面のバリアハイトは、１．１ｅＶであり、表面電極は半導体基板のエピタキシャル層にショットキー接合していた。本実施例では、表面電極と半導体基板との界面のバリアハイトが１．１ｅＶとなる条件で、表面電極形成工程を行った。表面電極形成工程で調整されたバリアハイトの値が、第２アニール工程等を含む裏面構造形成工程を経過した後でも、維持されていた。
【００７１】
また、光学顕微鏡および走査型電子顕微鏡を用いて、上記の製造方法によって製造したダイオードの表面接合電極および表面保護膜の観察を行った。その表面が荒れたり、その表面が溶解する等の異常は、表面接合電極、表面保護膜のいずれにおいても観察されなかった。
【００７２】
上記のとおり、実施例１においては、裏面電極と半導体基板とをオーミック接合させるために、第２アニール工程では、原料ウェハの裏面を１０００℃に加熱する条件でレーザアニール処理を行った。裏面電極の材料としてＮｉ層を用いる場合、裏面オーミック接合温度は９００℃以上である。９００℃よりも低い温度（４００℃）で第１アニール工程を実施する場合であっても、第１アニール工程を含む表面構造形成工程を第２アニール工程を含む裏面構造形成工程より前に実施して、しかも、表面電極と半導体基板のエピタキシャル層とのショットキー接合を維持することができた。また、９００℃よりも低い温度（３００℃）で表面保護膜形成工程を実施する場合であっても、表面保護膜形成工程を含む表面構造形成工程を第２アニール工程を含む裏面構造形成工程より前に実施して、しかも、表面保護膜の表面の荒れや溶解が観察されなかった。本実施例によれば、表面構造形成工程を前に、裏面構造形成工程を後に実施する製造方法によって、炭化ケイ素半導体装置を製造しても、半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができることが明らかになった。
【００７３】
また、実施形態１に係る半導体装置の製造方法では、裏面構造形成工程よりも前に行う必要のある工程を、全製造工程のより後で行うことができる。例えば、半導体装置の製造工程は、原料ウェハを薄板化する、薄板化工程を含む場合がある。薄板化工程では、原料ウェハの裏面側を構成する半導体基板（例えば、図１における基板層５０１の裏面）を削る。原料ウェハを薄くすると、半導体装置の寄生抵抗が低減され、半導体装置の損失が低減される一方、原料ウェハを薄くし過ぎると、原料ウェハの強度が低下し、製造装置への搬出入時等に、ウェハの曲がりや割れが発生する。原料ウェハの裏面側を削るため、薄板化工程は、裏面構造形成工程よりも前に行う必要がある。
【００７４】
実施形態１に係る半導体装置の製造方法において薄板化工程を行う場合には、図４に示すように、表面構造形成工程に含まれるステップＳ１０１〜ステップＳ１１１を薄板化工程（ステップＳ１１２）よりも前の工程で行うことができる。半導体ウェハを薄板化する工程を製造プロセスのより後の工程で行うことができるため、ウェハの破損等が発生しにくくなる。すなわち、表面構造形成工程を薄板化工程の前に行うことができるため、表面構造形成工程においてウェハの破損等が発生しにくくなる。薄板化工程（ステップＳ１１２）では、原料ウェハの基板層５０１の厚さは、５０μｍ以上かつ２５０μｍ以下となる程度まで薄板化することが好ましく、１００μｍ以上かつ２００μｍ以下となるように薄板化することが特に好ましい。
【００７５】
＜実施形態２＞
本発明に係る製造方法によって製造できる半導体装置は、半導体基板の表面側に接する表面電極と、半導体基板の裏面側に接する裏面電極とを有する半導体装置であればよい。実施形態１において説明したダイオード以外の半導体装置の一例として、実施形態２では、図５に示すＭＯＳＦＥＴを例示して説明する。
【００７６】
図５は、実施形態２に係る第２の製造方法によって製造される半導体装置９の断面を模式的に示す図である。半導体装置９は、ＭＯＳＦＥＴである。半導体基板９００は、炭化ケイ素を材料とする半導体基板を材料とするｎ型のドレイン層９０１と、ドレイン層９０１となる半導体基板の表面に積層されており、炭化ケイ素を材料とするｎ＋型のエピタキシャル層によって形成されたドリフト層９０２と、ドリフト層９０２の表面に設けられたｐ型のボディ層９０３および耐圧層９０６と、ボディ層９０３の表面に形成されたｎ＋型のソース層９０４およびｐ＋型のコンタクト層９０５とを備えている。半導体基板９００の表面側からボディ層９０３を貫通して、ドリフト層５０２に達するトレンチゲート９４０が形成されている。トレンチゲート９４０は、半導体基板９００に形成されたトレンチ９４１と、トレンチ９４１の内表面に形成されたゲート絶縁膜９４２と、ゲート絶縁膜９４２によって被覆されているゲート電極９４３とを備えている。耐圧層９０６は、周辺耐圧構造であって、ボディ層９０３、ソース層９０４、コンタクト層９０５、トレンチゲート９４０等を取り囲むように形成されている。
【００７７】
半導体基板９００の表面（ソース層９０４およびコンタクト層９０５，耐圧層９０６が形成されている側の面）には、半導体基板９００側から順に、層間絶縁膜９３１、９３５、表面電極９１１、表面接合電極９１２が積層されている。
【００７８】
表面電極９１１は、ソース電極であって、半導体基板９００のソース層９０４およびコンタクト層９０５の表面とオーミック接合している。表面電極９１１の材料としては、例えば、Ｎｉ等を主成分とする金属や合金を用いることができる。層間絶縁膜９３１、９３５および表面保護膜９３３の材料としては、例えば、実施形態１で説明した材料と同様の材料を用いることができる。
【００７９】
層間絶縁膜９３１は、半導体基板９００の表面に露出した、ドリフト層９０２および耐圧層９０６の表面に形成されており、層間絶縁膜９３５は、ゲート電極９４３と表面電極９１１とを絶縁している。
【００８０】
表面接合電極９１２の周縁部および層間絶縁膜９３１の表面は、表面保護膜９３３によって被覆されている。半導体基板９００の裏面（ドレイン層９０１が形成されている側の面）には、半導体基板９００側から順に、裏面電極９２１、裏面接合電極９２２が積層されている。
【００８１】
裏面電極９２１は、ドレイン電極であって、半導体基板９００のドレイン層９０１の裏面とオーミック接合している。裏面電極９２１の材料は、半導体基板９００とオーミック接合させることが可能な金属であればよく、例えば、実施形態１で説明した材料と同様の材料を用いることができる。
【００８２】
半導体装置５と同様に、表面接合電極９１２および裏面接合電極９２２は、半導体装置９を外部端子等に電気的に接続する等の目的で設けられており、半導体基板９００とは接触していない。表面接合電極９１２、裏面接合電極９２２の材料は、実施形態１で説明した材料と同様の材料を用いることができる。
【００８３】
次に、実施形態２に係る半導体装置９の第１の製造方法について、図６等を用いて説明する。半導体装置９は、図５に示す半導体装置９の構造を半導体ウェハに複数形成した後に、ダイシングを行って、半導体ウェハからそれぞれの半導体装置を切り離すことによって、製造される。
【００８４】
第２の製造方法では、半導体基板９００が備える素子構造が複数形成された半導体ウェハを原料ウェハとして用いる。原料ウェハは、ドレイン層９０１と、ドリフト層９０２と、ボディ層９０３と、ソース層９０４と、コンタクト層９０５と、耐圧層９０６とを備えている。
【００８５】
ソース層９０４およびコンタクト層９０５は、例えば、次のような手順で形成することができる。まず、ドレイン層９０１と、ドリフト層９０２と、ボディ層９０３とを備えている半導体ウェハの表面側（ボディ層９０３が形成されている側）にパターニングしたレジストを形成して、このレジストを介して、半導体ウェハの表面側から、イオン注入を行う。その後で、この半導体ウェハをアニール処理する。これによって、ソース層９０４およびコンタクト層９０５が形成される。
【００８６】
次に、図６に示す製造フローに従って、原料ウェハの表面および裏面に、例えば、絶縁膜、電極、保護膜を形成する。図６に示す製造フローは、下記に説明する絶縁膜形成工程（ステップＳ２０１）、ゲートトレンチ形成工程（ステップＳ２０３）、表面電極形成工程（ステップＳ２０５およびステップＳ２０７）、表面接合電極形成工程（ステップＳ２０９）、表面保護膜形成工程（ステップＳ２１１）、裏面電極形成工程（ステップＳ２１３およびステップＳ２１５）、裏面接合電極形成工程（ステップＳ２１７）を含んでいる。半導体装置９の表面側に形成される、表面電極等の構造を表面構造と呼び、半導体装置９の裏面側に形成される裏面電極等の構造を裏面構造と呼ぶ。表面構造形成工程は、例えば、図６に示す絶縁膜形成工程と、ゲートトレンチ形成工程と、表面電極形成工程と、表面接合電極形成工程と、表面保護膜形成工程とを含む。裏面構造形成工程は、例えば、図６に示す裏面電極形成工程と、裏面接合電極形成工程とを含む。
【００８７】
（絶縁膜形成工程）
絶縁膜形成工程では、原料ウェハの表面に層間絶縁膜９３１および９３５を成膜する（ステップＳ２０１）。ステップＳ２０１で行う層間絶縁膜９３１の成膜方法としては、実施形態１と同様に、ＣＶＤ法等、通常用いられる絶縁膜を成膜する方法を利用することができる。
【００８８】
（ゲートトレンチ形成工程）
ゲートトレンチ形成工程は、原料ウェハにトレンチを形成するトレンチ形成工程と、トレンチの内壁にゲート酸化膜を形成するゲート酸化膜形成工程と、その内壁にゲート酸化膜が形成されたトレンチの内部にゲート電極を形成するゲート電極形成工程とを含んでいる。トレンチ形成工程では、例えば、原料ウェハのボディ層の表面にパターニングされたフォトレジストを形成し、フォトレジストを利用してエッチングを行って、原料ウェハのボディ層を貫通し、ドリフト層に達するトレンチを形成する。ゲート酸化膜形成工程では、従来と同様の方法によって、トレンチ内壁面にゲート酸化膜を形成することができる。また、ゲート電極形成工程では、例えば、ＣＶＤ法等によって、酸化膜内に導電性材料（例えば、ポリシリコン等）を充填することで、ゲート電極を形成することができる。
【００８９】
（表面電極形成工程）
次に行う表面電極形成工程では、原料ウェハの表面に接する表面電極９１１を形成する。表面電極９１１はＭＯＳＦＥＴのソース電極である。表面電極形成工程は、表面電極９１１の材料となる電極層（表面電極材料層）を原料ウェハの表面に接するように成膜する、表面電極材料層の成膜工程（ステップＳ２０５）と、成膜した表面電極材料層のアニール処理を行う、第１アニール工程（ステップＳ２０７）とを含む。
【００９０】
（表面電極材料層の成膜工程）
ステップＳ２０５では、例えば、表面電極の材料となる層を原料ウェハの表面に接するように成膜した後、成膜した層の表面にパターニングされたフォトレジストを形成し、このフォトレジストを利用して、成膜した層の一部をエッチングによって除去する。これによって、表面電極材料層を成膜することができる。
【００９１】
（第１アニール工程）
次に、第１アニール工程を行う（ステップＳ２０７）。第１アニール工程では、実施形態１と同様に、例えばアニール炉等を用いて、表面電極材料層のアニール処理を行うことができる。また、第１アニール工程でアニール処理を行う際のアニール炉内の雰囲気温度は、後述する裏面電極が半導体基板にオーミック接合するために必要な温度よりも低く設定される。
【００９２】
（表面接合電極形成工程）
次に、表面接合電極形成工程（ステップＳ２０９）を行う。表面接合電極形成工程は、実施形態１で説明したステップＳ１０９と同様の工程であるため、重複説明を省略する。
【００９３】
（表面保護膜形成工程）
次に、表面保護膜形成工程（ステップＳ２１１）を行う。実施形態１において説明したステップＳ１１１と同様に、表面保護膜の材料としては、例えば、ポリイミド等の樹脂を用いることができ、実施形態１と同様の方法によって形成することができる。表面保護膜として樹脂を用いる場合には、表面保護膜の耐熱温度は、裏面電極が半導体基板にオーミック接合するために必要な温度よりも低くなる。
【００９４】
（裏面電極形成工程）
次に行う裏面電極形成工程では、原料ウェハの裏面に接する裏面電極９２１を形成する。裏面電極９２１はＭＯＳＦＥＴのドレイン電極である。実施形態１と同様に、裏面電極形成工程は、裏面電極の材料となる電極層（裏面電極材料層）を原料ウェハの裏面に接するように成膜する、裏面電極材料層の成膜工程（ステップＳ２１３）と、成膜した裏面電極材料層のアニール処理を行う、第２アニール工程（ステップＳ２１５）とを含む。
【００９５】
（裏面電極材料層の成膜工程）
ステップＳ２１３では、例えば、裏面電極材料層を原料ウェハの裏面に接するように成膜する。ステップＳ２１３は、裏面電極材料層をパターニングする工程をさらに含んでいてもよい。
【００９６】
（第２アニール工程）
次に、第２アニール工程を行う（ステップＳ２１５）。第２アニール工程では、裏面電極材料層にレーザアニール処理を行う。これによって、原料ウェハとオーミック接合している裏面電極９２１を得ることができる。実施形態２においても、レーザアニール処理は、実施形態１において説明した方法と同様の方法によって行うことができる。実施形態１と同様に、レーザアニール処理に用いるレーザ光は、ＵＶレーザ光が好ましく、ＵＶレーザ光の波長は、１５０〜４００ｎｍであることが好ましい。また、図３に示す半導体装置の製造装置７は、実施形態２においても同様に利用できる。実施形態１と同様に、図３に示す製造装置７のレーザ透過窓７０８の材料としては、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を用いることが好ましい。
【００９７】
（裏面接合電極形成工程）
次に、裏面接合電極形成工程（ステップＳ２１７）を行う。裏面接合電極形成工程は、実施形態１で説明したステップＳ１１７と同様の工程であるため、重複説明を省略する。
【００９８】
最後に、ダイシング等を行って半導体ウェハを切断すると、１つの半導体装置９として切り分けることができる。これによって、図５に示す半導体装置９を得ることができる。
【００９９】
上記のとおり、実施形態２によれば、表面構造形成工程を行った後で、裏面構造形成工程を行う製造方法によって、炭化ケイ素を材料とする半導体基板を備えているＭＯＳＦＥＴを製造することができる。また、実施形態１と同様に、実施形態２は、原料ウェハを薄板化する薄板化工程をさらに含んでいてもよい。この場合、薄板化工程は、表面保護膜形成工程（ステップＳ２１１）と裏面電極材料層の成膜工程（ステップＳ２１３）との間に実施することが好ましい。
【０１００】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【０１０１】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【０１０２】
５ 半導体装置
５０１ 基板層
５０２ エピタキシャル層
５０３ アノード層
５０４ 耐圧層
５１１ 表面電極
５１２ 表面接合電極
５２１ 裏面電極
５２２ 裏面接合電極
５３１ 層間絶縁膜
５３２ コンタクトホール
５３３ 表面保護膜
７ 製造装置
７０１ レーザ光源
７０２ ミラー
７０３ アパーチャ
７０４ エキスパンダ
７０５ レンズ
７０６ 密閉容器
７０７ ステージ
７０８ レーザ透過窓
７０９ 減圧器
７１０ 減圧バルブ
７１１ ガス導入ライン
７１２ ガスバルブ
７２０ コントローラ
７５０ 照射光学系
７７０ レーザ光
７８０ 原料ウェハ
９ 半導体装置
９０１ ドレイン層
９０２ ドリフト層
９０３ ボディ層
９０４ ソース層
９０５ コンタクト層
９０６ 耐圧層
９１１ 表面電極
９１２ 表面接合電極
９２１ 裏面電極
９２２ 裏面接合電極
９３１，９３５ 層間絶縁膜
９３３ 表面保護膜
９４０ ゲートトレンチ
９４１ トレンチ
９４２ ゲート絶縁膜
９４３ ゲート電極
【技術分野】
【０００１】
本発明は、炭化ケイ素を材料とする半導体ウェハから、半導体装置を製造する方法に関する。
【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）を材料とする半導体基板を備えた半導体装置（以下、炭化ケイ素半導体装置という）の表面電極として、例えば、半導体基板とショットキー接合する電極を用い、裏面電極として、半導体基板とオーミック接合する電極を用いる場合がある。この場合、半導体基板と裏面電極とのオーミック接合を確保するために、裏面電極を熱処理する温度は、表面電極を熱処理する温度よりも高くなる。
【０００３】
例えば、裏面電極の材料としてニッケル（Ｎｉ）を用いる場合、半導体基板と裏面電極とをオーミック接合するためには、９００〜１０００℃以上の雰囲気温度で熱処理を行う必要がある。一方、表面電極に高温で熱処理を行うと、半導体基板と表面電極とがショットキー接合を形成することができなくなり、リーク電流増大の原因となるため、一般に、表面電極を４００℃前後の雰囲気温度でアニール処理する。このため、炭化ケイ素半導体装置では、裏面電極を形成して熱処理を行う工程が、表面電極を形成して熱処理を行う工程よりも前に行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００７−５３４１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の製造工程においては、表面電極等の半導体装置の表面側の構造を形成する工程（本明細書では、表面構造形成工程と呼ぶ）を前に、裏面電極等の半導体装置の裏面側の構造を形成する工程（本明細書では、裏面構造形成工程と呼ぶ）を後に実施することが好ましい。裏面構造形成工程を表面構造形成工程より前に行うと、例えば半導体ウェハを薄板化する工程は、裏面構造形成工程のさらに前に行わなければならなくなる。半導体ウェハを薄板化する工程を裏面構造形成工程及び表面構造形成工程より前の工程で行うと、その後の工程においては薄板化したウェハを搬送等することになり、ウェハの破損等の不良が発生し易くなる場合がある。
【０００６】
また、裏面構造形成工程を表面構造形成工程より前に行うと、例えば、半導体装置の表面側に形成するポリイミド等の表面保護膜を形成する前に裏面電極を形成することになり、表面電極と半導体基板との接触界面が汚染され易くなる場合がある。
【０００７】
本願は、炭化ケイ素半導体装置を、表面構造形成工程を裏面構造形成工程より前に実施する製造方法によって製造しても、半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、炭化ケイ素を材料とする半導体基板と、半導体基板の表面に接する表面電極と、半導体基板の裏面に接する裏面電極とを備えた半導体装置の製造方法を提供する。この製造方法は、表面構造形成工程と裏面構造形成工程を有している。表面構造形成工程は、表面電極の材料となる表面電極材料層を半導体基板に接して成膜する表面電極材料層の成膜工程と、表面電極材料層をアニール処理する第１アニール工程と、を含んでいる。裏面構造形成工程は、裏面電極層の材料となる裏面電極材料層を半導体基板に接して成膜する裏面電極材料層の成膜工程と、裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる第２アニール工程と、を含んでおり、表面構造形成工程の後に行われる。
【０００９】
上記の製造方法では、裏面構造形成工程に含まれる第２アニール工程では、裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる。レーザ照射を用いるため、第２アニール工程において、半導体基板の表面に既に形成された表面構造が汚染等によって損傷を受けることがない。このため、第１アニール工程を含む表面構造形成工程を前に、第２アニール工程を含む裏面構造形成工程を後に実施することと、炭化ケイ素半導体装置の裏面電極と半導体基板とのオーミック接合を確保することを両立することができる。
【００１０】
上記の製造方法では、第１アニール工程で表面電極材料層をアニール処理する温度は、第２アニール工程で裏面電極材料層をレーザアニール処理する温度よりも低い温度であってもよい。
【００１１】
上記の製造方法では、表面構造形成工程は、半導体基板の表面側に表面保護膜を形成する表面保護膜形成工程をさらに含んでいてもよい。
【００１２】
第２アニール工程では、波長が１５０ｎｍ以上かつ４００ｎｍ以下のＵＶレーザを裏面電極材料層に照射することが好ましい。
【００１３】
表面構造形成工程と裏面構造形成工程の間に半導体ウェハを薄板化する薄板化工程をさらに含んでいてもよい。薄板化工程は、半導体ウェハを５０μｍ以上かつ２５０μｍ以下の厚さに薄板化する工程であってもよい。
【００１４】
表面電極は、Ｔｉ、Ａｌ、Ｍｏ、Ｎｉからなる群から選ばれる少なくとも一種の金属を主成分とし、裏面電極は、Ｎｉを主成分とするものであってもよい。
【００１５】
裏面電極材料層をレーザアニール処理する温度は、９００℃以上であってもよい。
【００１６】
本発明に係る製造方法の第２アニール工程に使用できる製造装置を提供することもできる。この製造装置は、ＵＶレーザ光源と、密閉容器と、密閉容器に設けられており、ＵＶレーザ光を透過させる材料で形成されているレーザ透過窓と、密閉容器内に設置されており、半導体ウェハを載置するステージと、ＵＶレーザ光源からのＵＶレーザ光を、レーザ透過窓を介してステージに載置された半導体ウェハに照射する照射光学系と、密閉容器内にガスを導入するガス導入ラインと、密閉容器内を減圧する減圧器と、備えている。
【００１７】
レーザ透過窓は、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を材料とすることが好ましい。
【００１８】
ＵＶレーザ光源の波長は、１５０ｎｍ以上かつ４００ｎｍ以下であることが好ましい。
【発明の効果】
【００１９】
本発明によれば、半導体装置の表面構造形成工程を前に、裏面構造形成工程を後に実施しても、半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１で製造する半導体装置の断面図。
【図２】実施形態１に係る半導体装置の製造方法を示すフローチャート。
【図３】実施形態１に係る半導体装置の製造装置の概略を示す図。
【図４】変形例に係る半導体装置の製造方法を示すフローチャート。
【図５】実施形態２で製造する半導体装置の断面図。
【図６】実施形態２に係る半導体装置の製造方法を示すフローチャート。
【発明を実施するための形態】
【００２１】
＜実施形態１＞
以下、本発明の実施形態１について、図面を参照しながら説明する。図１は、実施形態１に係る第１の製造方法によって製造される半導体装置５の断面を模式的に示す図である。半導体装置５は、ＪＢＳ（Junction Barrier Schottky：ジャンクションバリアショットキー）構造を有するダイオードである。半導体基板５００は、炭化ケイ素を材料とするｎ型の基板層５０１と、基板層５０１の表面に積層され、炭化ケイ素を材料とするｎ＋型のエピタキシャル層５０２と、エピタキシャル層５０２の表面に設けられたｐ＋型のアノード層５０３およびｐ＋型の耐圧層５０４とを備えている。アノード層５０３はＪＢＳ構造のアノード層であり、耐圧層５０４は、周辺耐圧構造として設けられたＪＴＥ（Junction Terminal Extension）構造である。
【００２２】
半導体基板５００の表面（エピタキシャル層５０２およびアノード層５０３，耐圧層５０４が形成されている側の面）には、半導体基板５００側から順に、層間絶縁膜５３１及び表面電極５１１と、表面接合電極５１２が積層されている。表面接合電極５１２の周縁部および層間絶縁膜５３１の表面は、表面保護膜５３３によって被覆されている。半導体基板５００の裏面（基板層５０１が形成されている側の面）には、半導体基板５００側から順に、裏面電極５２１、裏面接合電極５２２が積層されている。
【００２３】
表面電極５１１は、層間絶縁膜５３１に設けられたコンタクトホール５３２において、半導体基板５００のエピタキシャル層５０２の表面とショットキー接合している。表面電極５１１の材料としては、エピタキシャル層５０２とショットキー接合が可能な金属を用いればよく、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｎｉ等を主成分とする金属や合金を用いることができる。層間絶縁膜５３１の材料としては、例えば、シリコン酸化膜、シリコン窒化膜を用いることができる。表面保護膜５３３の材料としては、例えば、ポリイミド等の樹脂を用いることができる。
【００２４】
裏面電極５２１は、半導体基板５００の基板層５０１の裏面とオーミック接合している。裏面電極５２１の材料は、基板層５０１とオーミック接合が可能な金属であればよく、例えば、Ｎｉ電極（Ｎｉ以外の成分を含有し、Ｎｉを主成分とする電極を含む）や、Ｎｉ−Ａｌ合金、Ｎｉ−Ｔｉ合金、Ｎｉ−Ｍｏ合金、Ｎｉ−Ｔａ合金、Ｎｉ−Ｗ合金等のＮｉ合金電極を用いることができる。
【００２５】
表面接合電極５１２および裏面接合電極５２２は、半導体装置５を外部端子等に電気的に接続する等の目的で設けられており、半導体基板５００とは接触していない。表面接合電極５１２としては、例えば、Ａｌ電極を用いることができる。裏面接合電極５２２としては、例えば、半導体基板側から順に、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）をスパッタ等で積層して得られる、Ｔｉ／Ｎｉ／Ａｕ電極を用いることができる。
【００２６】
次に、実施形態１に係る半導体装置５の第１の製造方法について、図１および図２を用いて説明する。半導体装置５は、図１に示す半導体装置５の構造を半導体ウェハに複数形成した後に、ダイシングを行って、半導体ウェハからそれぞれの半導体装置を切り離すことによって、製造される。
【００２７】
第１の製造方法では、半導体基板５００が備える素子構造が複数形成された半導体ウェハを原料ウェハとして用いる。原料ウェハは、基板層５０１と、エピタキシャル層５０２と、アノード層５０３と、耐圧層５０４とを備えている。
【００２８】
次に、図２に示す製造フローに従って、原料ウェハの表面および裏面に、絶縁膜、電極、保護膜を形成する。図２に示す製造フローは、下記に説明する絶縁膜形成工程（ステップＳ１０１）、コンタクトホール形成工程（ステップＳ１０３）、表面電極形成工程（ステップＳ１０５およびステップＳ１０７）、表面接合電極形成工程（ステップＳ１０９）、表面保護膜形成工程（ステップＳ１１１）、裏面電極形成工程（ステップＳ１１３およびステップＳ１１５）、裏面接合電極形成工程（ステップＳ１１７）を含んでいる。半導体装置５の表面側に形成される、表面電極等の構造を表面構造と呼び、半導体装置５の裏面側に形成される裏面電極等の構造を裏面構造と呼ぶ。表面構造を形成する表面構造形成工程は、例えば、図２に示す絶縁膜形成工程と、コンタクトホール形成工程と、表面電極形成工程と、表面接合電極形成工程と、表面保護膜形成工程とを含む。裏面構造を形成する裏面構造形成工程は、例えば、図２に示す裏面電極形成工程と、裏面接合電極形成工程とを含む。
【００２９】
（絶縁膜形成工程）
絶縁膜形成工程では、原料ウェハの表面に層間絶縁膜５３１を成膜する（ステップＳ１０１）。ステップＳ１０１で行う層間絶縁膜５３１の成膜方法としては、ＣＶＤ法等、通常用いられる絶縁膜を成膜する方法を利用することができる。
【００３０】
（コンタクトホール形成工程）
コンタクトホール形成工程では、絶縁膜形成工程で形成した層間絶縁膜５３１にコンタクトホール５３２を形成する（ステップＳ１０３）。ステップＳ１０３は、層間絶縁膜５３１の表面に、コンタクトホール５３２に合わせてパターニングされているフォトレジストを形成する工程と、形成されたフォトレジストを用いて層間絶縁膜５３１を除去する工程とを含む。層間絶縁膜５３１を除去する工程では、コンタクトホール５３２を形成する部分の層間絶縁膜５３１をエッチング等によって除去する。これによって、コンタクトホール５３２を形成することができる。フォトレジストの材料および形成方法、エッチング方法としては、絶縁膜のフォトエッチングに際して通常用いられている材料および方法を用いることができる。
【００３１】
（表面電極形成工程）
次に行う表面電極形成工程では、原料ウェハの表面に接する表面電極５１１を形成する。表面電極形成工程は、表面電極の材料となる電極層（本明細書では、表面電極材料層と呼ぶ）を原料ウェハの表面に接するように成膜する、表面電極材料層の成膜工程（ステップＳ１０５）と、成膜した表面電極材料層のアニール処理を行う、第１アニール工程（ステップＳ１０７）とを含む。表面電極材料層は、コンタクトホール５３２において原料ウェハと接するように成膜される。
【００３２】
（表面電極材料層の成膜工程）
ステップＳ１０５では、例えば、原料ウェハの表面に接するように電極層（例えば、Ａｌ層、Ｍｏ層、Ｔｉ層、Ｎｉ層）を成膜した後、成膜した電極層の表面にパターニングされたフォトレジストを形成し、成膜した電極層の一部を、このフォトレジストを用いてエッチングによって除去する。これによって、表面電極材料層を成膜することができる。原料ウェハの表面に接するように電極層を成膜する方法としては、蒸着やスパッタ法を用いることが好ましい。
【００３３】
（第１アニール工程）
次に、第１アニール工程を行う（ステップＳ１０７）。第１アニール工程では、例えばアニール炉等を用いて、表面電極材料層のアニール処理を行うことができる。アニール炉としては、急昇温および急降温が可能な赤外線ランプＲＴＡ炉等が好ましいが、これに限定されない。表面電極材料層が形成された原料ウェハの熱履歴を軽減するために、アニール処理の処理時間は６０ｍｉｎ以内であり、昇降温速度は、１００℃／ｍｉｎ以上であることが好ましい。第１アニール工程でアニール処理を行う際のアニール炉内の雰囲気温度は、後述する裏面電極が半導体基板にオーミック接合するために必要な温度よりも低く設定される。表面電極として用いる材料によって異なるが、第１アニール工程におけるアニール炉内の雰囲気温度は、４００℃〜９００℃程度の範囲内であり、後述する第２アニール工程において裏面電極を半導体基板にオーミック接合させるために必要な温度（本明細書では、裏面オーミック接合温度という。）よりも低い。表面電極として、例えばＴｉ層を用いる場合には、アニール炉内の雰囲気温度を４００℃程度とすることが好ましい。また、例えば表面電極にＭｏ層を用いる場合には、アニール炉内の雰囲気温度を９００℃程度とすることが好ましい。
【００３４】
アニール処理を行う場合の雰囲気ガスとしては、アルゴン（Ａｒ）やヘリウム（Ｈｅ）等の不活性ガスを用いることができ、１０Ｔｏｒｒ以下の真空下で処理されることが好ましい。雰囲気ガスとして用いるＡｒやＨｅガスに、数ｖｏｌ％のＨ２ガス等の還元性ガスが含まれていることが、より好ましい。
【００３５】
（表面接合電極形成工程）
次に、表面接合電極形成工程（ステップＳ１０９）を行う。表面接合電極形成工程は、表面電極５１１の表面に、表面接合電極５１２の材料となる金属層もしくは合金層をスパッタ等によって成膜する工程と、成膜した金属層もしくは合金層の表面にパターニングされたフォトレジストを形成する工程と、成膜した金属層もしくは合金層の一部をエッチングによって除去する工程とを含む。これによって、表面接合電極５１２を形成することができる。
【００３６】
（表面保護膜形成工程）
次に、表面保護膜形成工程（ステップＳ１１１）を行う。表面保護膜５３３としてポリイミドを用いる場合、表面保護膜形成工程では、まず、ポリイミド膜を原料ウェハの表面側に塗布し、乾燥させる。次に、乾燥させたポリイミド膜の表面にパターニングされたフォトレジストを形成し、このフォトレジストを用いて、ポリイミド膜の一部をエッチングによって除去する。次に、これを熱処理して硬化させる。これによって、原料ウェハの表面の表面接合電極５１２の周縁部および層間絶縁膜５３１の表面を被覆するようにパターニングされた、表面保護膜５３３を形成することができる。表面保護膜として樹脂を用いる場合には、表面保護膜の耐熱温度は、後述する、裏面オーミック接合温度よりも低い。
【００３７】
（裏面電極形成工程）
次に、裏面電極形成工程では、原料ウェハの裏面に接する裏面電極５２１を形成する。裏面電極形成工程は、裏面電極の材料となる電極層（裏面電極材料層）を原料ウェハの裏面に接するように成膜する、裏面電極材料層の成膜工程（ステップＳ１１３）と、成膜した裏面電極材料層のアニール処理を行う、第２アニール工程（ステップＳ１１５）とを含む。
【００３８】
（裏面電極材料層の成膜工程）
ステップＳ１１３では、例えば、原料ウェハの裏面に接するように電極層（例えば、Ｎｉ層）を蒸着法等によって成膜する。これによって、裏面電極材料層を成膜することができる。ステップＳ１１３は、成膜した電極層の裏面にパターニングされたフォトレジストを形成する工程と、成膜した電極層の一部を、このフォトレジストを用いてエッチングによって除去する工程とをさらに含んでいてもよい。これによって、裏面電極材料層をパターニングすることができる。
【００３９】
（第２アニール工程）
次に、第２アニール工程を行う（ステップＳ１１５）。第２アニール工程では、裏面電極材料層のレーザアニール処理を行う。レーザアニール処理によって、裏面電極材料層は、裏面電極を半導体基板とオーミック接合させるために必要な温度（裏面オーミック接合温度）に加熱される。これによって、原料ウェハとオーミック接合している裏面電極５２１を得ることができる。第２アニール工程で原料ウェハの裏面を加熱する温度は、裏面オーミック接合温度以上であればよい。例えば、裏面オーミック接合温度が９００℃であれば、原料ウェハの裏面を加熱する温度は１０００℃程度とすることができる。
【００４０】
裏面電極材料層の材料をＮｉ層とした場合、裏面オーミック接合温度は９００℃以上である。原料ウェハにオーミック接合する裏面電極を得るために、第２アニール工程では、裏面電極材料層が形成されている原料ウェハの裏面側の温度を、裏面オーミック接合温度である９００℃以上の範囲で設定した所定の温度に加熱する。レーザアニール処理を用いれば、原料ウェハの裏面側を加熱する一方で、原料ウェハの表面側は殆ど加熱されないようにすることができる。例えば、原料ウェハの裏面側の温度を９００℃以上に加熱する一方で、原料ウェハの表面側の温度を３００℃以下の低温に維持することができる。
【００４１】
レーザアニール処理に用いるレーザ光は、ＵＶレーザ光が好ましい。ＵＶレーザ光を用いれば、炭化ケイ素を材料とする半導体ウェハへの浸透深さをより浅くすることができる。ＵＶレーザ光を原料ウェハの裏面側に照射する場合には、原料ウェハの裏面側（高温に加熱する側）の温度と、表面側の温度との差を大きくすることができる。本発明者らは、４Ｈ−ＳｉＣを材料とする半導体ウェハに対して、波長３５５ｎｍのＵＶレーザ光を照射した場合のＵＶレーザ光の浸透深さを実測した。その結果、浸透深さは約４８μｍであった。
【００４２】
ＵＶレーザ光の波長は、１５０〜４００ｎｍであることが好ましい。原料ウェハの厚さが比較的薄く、１００μｍ程度であっても、ＵＶレーザ光の波長が４００ｎｍ以下であれば、ＵＶレーザ光を原料ウェハの裏面側に照射し、原料ウェハの裏面側を１０００℃以上に加熱しても、原料ウェハの表面側の温度を３００℃以下にすることができる。
【００４３】
レーザアニール処理は、例えば、図３に示す製造装置７を用いて行うことができる。図３に示すように、製造装置７は、ＵＶレーザ光源７０１と、照射光学系７５０と、密閉容器７０６と、ステージ７０７と、密閉容器に設けられているレーザ透過窓７０８と、減圧器７０９と、ガス導入ライン７１１とを備えている。減圧器７０９と密閉容器７０６との間には減圧バルブ７１０が設置されており、ガス導入ライン７１１にはガスバルブ７１２が設置されている。製造装置７は、コントローラ７２０を備えている。コントローラ７２０は、ＵＶレーザ光源７０１と、ステージ７０７と、減圧器７０９と、減圧バルブ７１０と、ガスバルブ７１２とを制御する。
【００４４】
ステージ７０７に原料ウェハ７８０を載置することによって、密閉容器７０６内に原料ウェハ７８０を設置することができる。原料ウェハ７８０は、裏面電極材料層が形成されている裏面側がレーザ透過窓７０８側となるように、ステージ７０７上に載置される。ステージ７０７は、ステージ７０７と原料ウェハ７８０の間に電圧を印加し、両者の間に発生した力によってウェハを吸着して保持する（いわゆる静電チャックである）。ステージ７０７には、原料ウェハ７８０を冷却する冷却ユニット（図示しない）が設けられている。
【００４５】
参照番号７７０は、ＵＶレーザ光の光路を模式的に示すのもである。ＵＶレーザ光源７０１からのＵＶレーザ光７７０は、照射光学系７５０によってステージ７０７上の原料ウェハ７８０に導かれる。照射光学系７５０は、例えば、ミラー７０２と、アパーチャ７０３と、エキスパンダ７０４と、レンズ７０５によって構成することができる。この場合、ＵＶレーザ光源７０１からのＵＶレーザ光７７０は、ミラー７０２によって反射され、アパーチャ７０３に入射する。アパーチャ７０３は絞り機能を有しており、絞られたＵＶレーザ光７７０はエキスパンダ７０４によってビーム径が拡大され、レンズ７０５に入射する。レンズ７０５はフォーカスレンズであり、レンズ７０５を通過したＵＶレーザ光７７０は、レンズ透過窓７０８を透過して、密閉容器７０６内の原料ウェハ７８０上に照射される。
【００４６】
ＵＶレーザ光源７０１としては、例えば、ＡｒＦ（波長１９３ｎｍ）、ＫｒＦ（波長２４８ｎｍ）、ＸｅＣｌ（波長３０８ｎｍ）、ＸｅＦ（波長３５３ｎｍ）、Ｆ２（波長１５７ｎｍ）等のエキシマレーザや、ＹＡＧ等の固体レーザを好適に用いることができる。ＵＶレーザ光源は、１５０〜４００ｎｍの波長のＵＶレーザ光の光源であることが好ましいが、これに限定されない。
【００４７】
レーザ透過窓７０８は、ＵＶレーザを透過させることができる材料によって形成されている。レーザ透過窓７０８の材料としては、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を材料とすることが好ましい。
【００４８】
減圧器７０９および減圧バルブ７１０を制御することによって、密閉容器７０６内を減圧することができる。ガスバルブ７１２を制御することによって、密閉容器７０６内にガスを導入することができる。減圧器７０９としては、ドライポンプ、ターボ分子ポンプ、クライオポンプ等の真空ポンプを好適に用いることができる。ガス導入ライン７１１によって、不活性ガス、還元性ガス等を密閉容器７０６内に導入することができる。不活性ガスとしては、例えば、アルゴン（Ａｒ）やヘリウム（Ｈｅ）等を用いることができる。還元性ガスとしては、例えば、数ｖｏｌ％のＨ２ガス等の還元性ガスを用いることができる。
【００４９】
レーザアニール処理は、密閉容器内を１×１０−５Ｔｏｒｒ以下の高真空化とした状態で行われることが好ましく、雰囲気ガスとして用いるＡｒやＨｅガスに、数ｖｏｌ％のＨ２ガス等の還元性ガスが含まれていることがより好ましい。
【００５０】
コントローラ７２０は、実験等の結果に基づいて予め設定された所定の制御条件に基づいて、ＵＶレーザ光源７０１と、ステージ７０７と、減圧器７０９と、減圧バルブ７１０と、ガスバルブ７１２とを制御することができる。また、製造装置７が温度センサや圧力センサを備えている場合は、コントローラ７２０は、その温度センサや圧力センサの検知値に基づいて、ＵＶレーザ光源７０１と、ステージ７０７と、減圧器７０９と、減圧バルブ７１０と、ガスバルブ７１２等を制御してもよい。例えば、原料ウェハ７８０の裏面温度（レーザ光を照射する側の温度）を検知する温度センサが、製造装置７に備えられている場合、コントローラ７２０は、この温度センサが検知する原料ウェハ７８０の裏面温度に基づいて、ＵＶレーザ光源７０１等を制御してもよい。
【００５１】
（裏面接合電極形成工程）
次に、裏面接合電極形成工程（ステップＳ１１７）を行う。裏面接合電極形成工程は、裏面電極５２１の裏面に接するように、裏面接合電極５２２の材料となる金属層もしくは合金層をスパッタ等によって成膜する工程を含んでいる。ステップＳ１１７は、成膜した金属層もしくは合金層の表面にパターニングされたフォトレジストを形成する工程と、成膜した金属層もしくは合金層の一部をエッチングによって除去する工程とをさらに含んでいてもよい。これによって、裏面接合電極をパターニングすることができる。
【００５２】
さらに、ダイシング等を行って半導体ウェハを切断すると、１つの半導体装置５として切り分けることができる。これによって、図１に示す半導体装置５を得ることができる。
【００５３】
上記のとおり、本実施形態に係る半導体装置の製造方法では、表面構造形成工程を行った後で、裏面構造形成工程を行う。裏面構造形成工程に含まれる第２アニール工程では、裏面電極材料層にレーザ照射を行って、裏面電極材料層をアニール処理し、裏面電極と半導体基板とをオーミック接合させる。このため、裏面電極材料層をレーザアニール処理する温度（レーザ光を照射する、半導体ウェハの裏面側の温度）よりも低い温度で、第１アニール工程を実施する場合であっても、半導体基板の表面に形成された表面電極等の表面構造を保護することができる。半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができる。
【実施例１】
【００５４】
次に、上記で説明した、第１実施形態をより具体化した実施例１を挙げ、さらに詳細に説明する。
【００５５】
（原料ウェハの準備）
直径φ＝１００ｍｍ、厚さ：３５０μｍの４Ｈ−ＳｉＣのｎ＋型の半導体ウェハ（不純物濃度：８×１０１８ｃｍ−３）の表面に、ｎ−型のエピタキシャル層（不純物濃度：５×１０１５ｃｍ−３、層厚さ：１０μｍ）を成膜した。この半導体ウェハは、図１に示す基板層５０１に相当し、このエピタキシャル層は、図１に示すエピタキシャル層５０２に相当する。さらに、ｐ＋型のＪＴＥ構造を形成するために、エピタキシャル層の表面にＡｌイオン注入を行い、次に、ｐ＋型のＪＢＳ構造を形成するために、エピタキシャル層の表面にＡｌイオン注入を行った。その後、アニール処理を行い、ｐ＋型のＪＴＥ構造（不純物濃度：１×１０１９ｃｍ−３、幅：５０μｍ、深さ：１μｍ）と、ｐ＋型のＪＢＳ構造（ストライプ構造、不純物濃度：１×１０１９ｃｍ−３、間隔：５μｍ、幅：２μｍ、深さ：１μｍ）とを形成した。このｐ＋型のＪＴＥ構造は、図１に示す耐圧層５０４に相当し、このｐ＋型のＪＢＳ構造は、図１に示すアノード層５０３に相当する。
【００５６】
上記の方法によって、半導体ウェハ上に、チップサイズが６ｍｍ×６ｍｍであるＪＢＳ構造のダイオードを複数個作製した。この状態の半導体ウェハを原料ウェハとして用いて、図２に示すフローに従って、原料ウェハの表面および裏面に電極を形成する。
【００５７】
（絶縁膜形成工程）
絶縁膜形成工程（ステップＳ１０１）では、原料ウェハの表面に層間絶縁膜５３１としてのシリコン酸化膜（ＳｉＯ２膜）を成膜した。成膜方法としては、減圧ＣＶＤ法を用い、厚さ１μｍのＳｉＯ２膜を成膜した。
【００５８】
（コンタクトホール形成工程）
次のコンタクトホール形成工程（ステップＳ１０３）では、まず、絶縁膜形成工程で形成したＳｉＯ２膜の表面にフォトレジストを形成した。さらに、ＳｉＯ２膜のうち、コンタクトホールを形成する部分をエッチングによって除去し、コンタクトホールを形成した。このコンタクトホールは、図１に示すコンタクトホール５３２に相当する。本実施例では、コンタクトホールの大きさは、ダイオードのアクティブサイズが５．５ｍｍ×５．５ｍｍとなるように調整した。
【００５９】
（表面電極形成工程）
次に、表面電極形成工程（ステップＳ１０５およびステップＳ１０７）を行って、表面電極を形成した。表面電極の材料としてＴｉを用いた。
（表面電極材料層の成膜工程）
まず、図２のステップＳ１０５に示すように、表面電極材料層の成膜工程を行って、原料ウェハの表面側（層間絶縁膜が形成されている側）に表面電極材料層としてのＴｉ層を成膜した。このＴｉ層は、１２０℃で蒸着法を用いて、１００ｎｍの厚さに成膜した。さらに、成膜したＴｉ層のうち、エッチングしない部分のＴｉ層の表面に、パターニングされたフォトレジストを形成した。次に、アンモニア水／Ｈ２Ｏ２溶液を用いて、成膜したＴｉ層の一部をエッチングによって除去した。これによって、表面電極材料層を得ることができた。
【００６０】
（第１アニール工程）
次に、第１アニール工程を行い、表面電極材料層（成膜したＴｉ層）のアニール処理を行った。赤外線ランプＲＴＡ炉内に原料ウェハを設置して、４００℃の処理温度で、表面電極材料層のアニール処理を行った。アニール処理を行う場合の雰囲気ガスは、Ａｒに３ｖｏｌ％のＨ２を含むガスを用い、１０Ｔｏｒｒ以下でアニール処理を行った。雰囲気温度は４００℃、昇降温速度は１００℃／ｍｉｎ、処理時間は３０ｍｉｎとした。これによって表面電極と原料ウェハとの界面のバリアハイトを１．１ｅＶにすることができ、表面電極を原料ウェハの表面にショットキー接合させることができた。
【００６１】
（表面接合電極形成工程）
次の表面接合電極形成工程（ステップＳ１０９）では、表面接合電極５１２として、Ａｌ電極を形成した。まず、スパッタによって、Ａｌ層を３μｍの厚さに形成した。さらに、成膜したＡｌ層のうち、エッチングしない部分のＡｌ層の表面に、パターニングされたフォトレジストを形成した。次に、リン酸／硝酸／酢酸溶液を用いて、Ａｌ層の一部をエッチングによって除去した。これによって、表面接合電極５１２としてのＡｌ電極を形成した。
【００６２】
（表面保護膜形成工程）
次の表面保護膜形成工程（ステップＳ１１１）では、表面保護膜５３３として、ポリイミド層を形成した。ポリイミドを原料ウェハの表面側に５μｍの厚さに塗布し、乾燥した後、パターニングを行い、表面接合電極の一部を露出させた。こうして得られたポリイミド膜を３００℃で熱処理して硬化させた。
【００６３】
（裏面電極形成工程）
次の裏面電極形成工程（ステップＳ１１３およびステップＳ１１５）では、原料ウェハの裏面に接する裏面電極５２１としてＮｉ電極を形成した。
【００６４】
（裏面電極材料層の成膜工程）
裏面電極材料層を成膜する工程（ステップＳ１１３）では、裏面電極材料層として、Ｎｉ層を成膜した。スパッタ法を用いて、原料ウェハの裏面にＮｉ層を１００ｎｍの厚さに成膜した。
【００６５】
（第２アニール工程）
次に、第２アニール工程（ステップＳ１１５）を行った。第２アニール工程では、図３に示す半導体装置の製造装置７を用いて、成膜した裏面電極材料層（Ｎｉ層）のレーザアニール処理を行った。レーザ光源としては、波長２４８ｎｍのエキシマレーザを用い、原料ウェハの裏面を１０００℃に加熱した。これによって、Ｎｉ層と原料ウェハとの間にニッケルシリサイド（例えばＮｉ２Ｓｉ）が形成され、原料ウェハとオーミック接合しているＮｉ電極を得ることができた。
【００６６】
（裏面接合電極形成工程）
次の裏面接合電極形成工程では、スパッタ法によって、裏面電極が形成された原料ウェハの裏面側から順に、Ｔｉ層、Ｎｉ層、Ａｕ層をこの順序で形成した。Ｔｉ層の厚さは１００ｎｍとし、Ｎｉ層の厚さは１００ｎｍとし、Ａｕ層の厚さは５０ｎｍとした。
【００６７】
（ダイシング工程）
さらに、ダイシング等を行って、チップサイズが６ｍｍ×６ｍｍで、アクティブサイズが５．５ｍｍ×５．５ｍｍのＪＢＳ構造のダイオードを製造した。
【００６８】
上記の製造方法によって製造したダイオードを用いて、表面電極と半導体基板との界面のバリアハイトを測定した。尚、バリアハイトは、４１４２ＢモジュラＤＣソース／モニタ装置（Agilent Technologies社製）を用いて、０〜３Ｖの順方向電圧を０．０１Ｖステップで印加して順方向のＩ−Ｖ特性を測定し、次に、得られたＩ−Ｖ特性を下記の式（１）に適用して、算出した。
【００６９】
Ｊｏ＝ＡＴ２ｅｘｐ（−ｑφ／（ｋＴ）） … （１）
ここで、Ｊｏ：電流密度（順方向電圧が０Ｖ時の電流／アクティブ面積）Ａ：リチャードソン定数（１４６Ａ／Ｋ２・ｃｍ２）、Ｔ：絶対温度（２９３Ｋ）、ｑ：電荷（１．６０２×１０−１９Ｃ）、ｋ：ボルツマン定数（１．３８１×１０−２３Ｊ／Ｋ）である。
【００７０】
その結果、表面電極と半導体基板との界面のバリアハイトは、１．１ｅＶであり、表面電極は半導体基板のエピタキシャル層にショットキー接合していた。本実施例では、表面電極と半導体基板との界面のバリアハイトが１．１ｅＶとなる条件で、表面電極形成工程を行った。表面電極形成工程で調整されたバリアハイトの値が、第２アニール工程等を含む裏面構造形成工程を経過した後でも、維持されていた。
【００７１】
また、光学顕微鏡および走査型電子顕微鏡を用いて、上記の製造方法によって製造したダイオードの表面接合電極および表面保護膜の観察を行った。その表面が荒れたり、その表面が溶解する等の異常は、表面接合電極、表面保護膜のいずれにおいても観察されなかった。
【００７２】
上記のとおり、実施例１においては、裏面電極と半導体基板とをオーミック接合させるために、第２アニール工程では、原料ウェハの裏面を１０００℃に加熱する条件でレーザアニール処理を行った。裏面電極の材料としてＮｉ層を用いる場合、裏面オーミック接合温度は９００℃以上である。９００℃よりも低い温度（４００℃）で第１アニール工程を実施する場合であっても、第１アニール工程を含む表面構造形成工程を第２アニール工程を含む裏面構造形成工程より前に実施して、しかも、表面電極と半導体基板のエピタキシャル層とのショットキー接合を維持することができた。また、９００℃よりも低い温度（３００℃）で表面保護膜形成工程を実施する場合であっても、表面保護膜形成工程を含む表面構造形成工程を第２アニール工程を含む裏面構造形成工程より前に実施して、しかも、表面保護膜の表面の荒れや溶解が観察されなかった。本実施例によれば、表面構造形成工程を前に、裏面構造形成工程を後に実施する製造方法によって、炭化ケイ素半導体装置を製造しても、半導体基板の表面に形成された表面電極等の表面構造を保護することと、裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができることが明らかになった。
【００７３】
また、実施形態１に係る半導体装置の製造方法では、裏面構造形成工程よりも前に行う必要のある工程を、全製造工程のより後で行うことができる。例えば、半導体装置の製造工程は、原料ウェハを薄板化する、薄板化工程を含む場合がある。薄板化工程では、原料ウェハの裏面側を構成する半導体基板（例えば、図１における基板層５０１の裏面）を削る。原料ウェハを薄くすると、半導体装置の寄生抵抗が低減され、半導体装置の損失が低減される一方、原料ウェハを薄くし過ぎると、原料ウェハの強度が低下し、製造装置への搬出入時等に、ウェハの曲がりや割れが発生する。原料ウェハの裏面側を削るため、薄板化工程は、裏面構造形成工程よりも前に行う必要がある。
【００７４】
実施形態１に係る半導体装置の製造方法において薄板化工程を行う場合には、図４に示すように、表面構造形成工程に含まれるステップＳ１０１〜ステップＳ１１１を薄板化工程（ステップＳ１１２）よりも前の工程で行うことができる。半導体ウェハを薄板化する工程を製造プロセスのより後の工程で行うことができるため、ウェハの破損等が発生しにくくなる。すなわち、表面構造形成工程を薄板化工程の前に行うことができるため、表面構造形成工程においてウェハの破損等が発生しにくくなる。薄板化工程（ステップＳ１１２）では、原料ウェハの基板層５０１の厚さは、５０μｍ以上かつ２５０μｍ以下となる程度まで薄板化することが好ましく、１００μｍ以上かつ２００μｍ以下となるように薄板化することが特に好ましい。
【００７５】
＜実施形態２＞
本発明に係る製造方法によって製造できる半導体装置は、半導体基板の表面側に接する表面電極と、半導体基板の裏面側に接する裏面電極とを有する半導体装置であればよい。実施形態１において説明したダイオード以外の半導体装置の一例として、実施形態２では、図５に示すＭＯＳＦＥＴを例示して説明する。
【００７６】
図５は、実施形態２に係る第２の製造方法によって製造される半導体装置９の断面を模式的に示す図である。半導体装置９は、ＭＯＳＦＥＴである。半導体基板９００は、炭化ケイ素を材料とする半導体基板を材料とするｎ型のドレイン層９０１と、ドレイン層９０１となる半導体基板の表面に積層されており、炭化ケイ素を材料とするｎ＋型のエピタキシャル層によって形成されたドリフト層９０２と、ドリフト層９０２の表面に設けられたｐ型のボディ層９０３および耐圧層９０６と、ボディ層９０３の表面に形成されたｎ＋型のソース層９０４およびｐ＋型のコンタクト層９０５とを備えている。半導体基板９００の表面側からボディ層９０３を貫通して、ドリフト層５０２に達するトレンチゲート９４０が形成されている。トレンチゲート９４０は、半導体基板９００に形成されたトレンチ９４１と、トレンチ９４１の内表面に形成されたゲート絶縁膜９４２と、ゲート絶縁膜９４２によって被覆されているゲート電極９４３とを備えている。耐圧層９０６は、周辺耐圧構造であって、ボディ層９０３、ソース層９０４、コンタクト層９０５、トレンチゲート９４０等を取り囲むように形成されている。
【００７７】
半導体基板９００の表面（ソース層９０４およびコンタクト層９０５，耐圧層９０６が形成されている側の面）には、半導体基板９００側から順に、層間絶縁膜９３１、９３５、表面電極９１１、表面接合電極９１２が積層されている。
【００７８】
表面電極９１１は、ソース電極であって、半導体基板９００のソース層９０４およびコンタクト層９０５の表面とオーミック接合している。表面電極９１１の材料としては、例えば、Ｎｉ等を主成分とする金属や合金を用いることができる。層間絶縁膜９３１、９３５および表面保護膜９３３の材料としては、例えば、実施形態１で説明した材料と同様の材料を用いることができる。
【００７９】
層間絶縁膜９３１は、半導体基板９００の表面に露出した、ドリフト層９０２および耐圧層９０６の表面に形成されており、層間絶縁膜９３５は、ゲート電極９４３と表面電極９１１とを絶縁している。
【００８０】
表面接合電極９１２の周縁部および層間絶縁膜９３１の表面は、表面保護膜９３３によって被覆されている。半導体基板９００の裏面（ドレイン層９０１が形成されている側の面）には、半導体基板９００側から順に、裏面電極９２１、裏面接合電極９２２が積層されている。
【００８１】
裏面電極９２１は、ドレイン電極であって、半導体基板９００のドレイン層９０１の裏面とオーミック接合している。裏面電極９２１の材料は、半導体基板９００とオーミック接合させることが可能な金属であればよく、例えば、実施形態１で説明した材料と同様の材料を用いることができる。
【００８２】
半導体装置５と同様に、表面接合電極９１２および裏面接合電極９２２は、半導体装置９を外部端子等に電気的に接続する等の目的で設けられており、半導体基板９００とは接触していない。表面接合電極９１２、裏面接合電極９２２の材料は、実施形態１で説明した材料と同様の材料を用いることができる。
【００８３】
次に、実施形態２に係る半導体装置９の第１の製造方法について、図６等を用いて説明する。半導体装置９は、図５に示す半導体装置９の構造を半導体ウェハに複数形成した後に、ダイシングを行って、半導体ウェハからそれぞれの半導体装置を切り離すことによって、製造される。
【００８４】
第２の製造方法では、半導体基板９００が備える素子構造が複数形成された半導体ウェハを原料ウェハとして用いる。原料ウェハは、ドレイン層９０１と、ドリフト層９０２と、ボディ層９０３と、ソース層９０４と、コンタクト層９０５と、耐圧層９０６とを備えている。
【００８５】
ソース層９０４およびコンタクト層９０５は、例えば、次のような手順で形成することができる。まず、ドレイン層９０１と、ドリフト層９０２と、ボディ層９０３とを備えている半導体ウェハの表面側（ボディ層９０３が形成されている側）にパターニングしたレジストを形成して、このレジストを介して、半導体ウェハの表面側から、イオン注入を行う。その後で、この半導体ウェハをアニール処理する。これによって、ソース層９０４およびコンタクト層９０５が形成される。
【００８６】
次に、図６に示す製造フローに従って、原料ウェハの表面および裏面に、例えば、絶縁膜、電極、保護膜を形成する。図６に示す製造フローは、下記に説明する絶縁膜形成工程（ステップＳ２０１）、ゲートトレンチ形成工程（ステップＳ２０３）、表面電極形成工程（ステップＳ２０５およびステップＳ２０７）、表面接合電極形成工程（ステップＳ２０９）、表面保護膜形成工程（ステップＳ２１１）、裏面電極形成工程（ステップＳ２１３およびステップＳ２１５）、裏面接合電極形成工程（ステップＳ２１７）を含んでいる。半導体装置９の表面側に形成される、表面電極等の構造を表面構造と呼び、半導体装置９の裏面側に形成される裏面電極等の構造を裏面構造と呼ぶ。表面構造形成工程は、例えば、図６に示す絶縁膜形成工程と、ゲートトレンチ形成工程と、表面電極形成工程と、表面接合電極形成工程と、表面保護膜形成工程とを含む。裏面構造形成工程は、例えば、図６に示す裏面電極形成工程と、裏面接合電極形成工程とを含む。
【００８７】
（絶縁膜形成工程）
絶縁膜形成工程では、原料ウェハの表面に層間絶縁膜９３１および９３５を成膜する（ステップＳ２０１）。ステップＳ２０１で行う層間絶縁膜９３１の成膜方法としては、実施形態１と同様に、ＣＶＤ法等、通常用いられる絶縁膜を成膜する方法を利用することができる。
【００８８】
（ゲートトレンチ形成工程）
ゲートトレンチ形成工程は、原料ウェハにトレンチを形成するトレンチ形成工程と、トレンチの内壁にゲート酸化膜を形成するゲート酸化膜形成工程と、その内壁にゲート酸化膜が形成されたトレンチの内部にゲート電極を形成するゲート電極形成工程とを含んでいる。トレンチ形成工程では、例えば、原料ウェハのボディ層の表面にパターニングされたフォトレジストを形成し、フォトレジストを利用してエッチングを行って、原料ウェハのボディ層を貫通し、ドリフト層に達するトレンチを形成する。ゲート酸化膜形成工程では、従来と同様の方法によって、トレンチ内壁面にゲート酸化膜を形成することができる。また、ゲート電極形成工程では、例えば、ＣＶＤ法等によって、酸化膜内に導電性材料（例えば、ポリシリコン等）を充填することで、ゲート電極を形成することができる。
【００８９】
（表面電極形成工程）
次に行う表面電極形成工程では、原料ウェハの表面に接する表面電極９１１を形成する。表面電極９１１はＭＯＳＦＥＴのソース電極である。表面電極形成工程は、表面電極９１１の材料となる電極層（表面電極材料層）を原料ウェハの表面に接するように成膜する、表面電極材料層の成膜工程（ステップＳ２０５）と、成膜した表面電極材料層のアニール処理を行う、第１アニール工程（ステップＳ２０７）とを含む。
【００９０】
（表面電極材料層の成膜工程）
ステップＳ２０５では、例えば、表面電極の材料となる層を原料ウェハの表面に接するように成膜した後、成膜した層の表面にパターニングされたフォトレジストを形成し、このフォトレジストを利用して、成膜した層の一部をエッチングによって除去する。これによって、表面電極材料層を成膜することができる。
【００９１】
（第１アニール工程）
次に、第１アニール工程を行う（ステップＳ２０７）。第１アニール工程では、実施形態１と同様に、例えばアニール炉等を用いて、表面電極材料層のアニール処理を行うことができる。また、第１アニール工程でアニール処理を行う際のアニール炉内の雰囲気温度は、後述する裏面電極が半導体基板にオーミック接合するために必要な温度よりも低く設定される。
【００９２】
（表面接合電極形成工程）
次に、表面接合電極形成工程（ステップＳ２０９）を行う。表面接合電極形成工程は、実施形態１で説明したステップＳ１０９と同様の工程であるため、重複説明を省略する。
【００９３】
（表面保護膜形成工程）
次に、表面保護膜形成工程（ステップＳ２１１）を行う。実施形態１において説明したステップＳ１１１と同様に、表面保護膜の材料としては、例えば、ポリイミド等の樹脂を用いることができ、実施形態１と同様の方法によって形成することができる。表面保護膜として樹脂を用いる場合には、表面保護膜の耐熱温度は、裏面電極が半導体基板にオーミック接合するために必要な温度よりも低くなる。
【００９４】
（裏面電極形成工程）
次に行う裏面電極形成工程では、原料ウェハの裏面に接する裏面電極９２１を形成する。裏面電極９２１はＭＯＳＦＥＴのドレイン電極である。実施形態１と同様に、裏面電極形成工程は、裏面電極の材料となる電極層（裏面電極材料層）を原料ウェハの裏面に接するように成膜する、裏面電極材料層の成膜工程（ステップＳ２１３）と、成膜した裏面電極材料層のアニール処理を行う、第２アニール工程（ステップＳ２１５）とを含む。
【００９５】
（裏面電極材料層の成膜工程）
ステップＳ２１３では、例えば、裏面電極材料層を原料ウェハの裏面に接するように成膜する。ステップＳ２１３は、裏面電極材料層をパターニングする工程をさらに含んでいてもよい。
【００９６】
（第２アニール工程）
次に、第２アニール工程を行う（ステップＳ２１５）。第２アニール工程では、裏面電極材料層にレーザアニール処理を行う。これによって、原料ウェハとオーミック接合している裏面電極９２１を得ることができる。実施形態２においても、レーザアニール処理は、実施形態１において説明した方法と同様の方法によって行うことができる。実施形態１と同様に、レーザアニール処理に用いるレーザ光は、ＵＶレーザ光が好ましく、ＵＶレーザ光の波長は、１５０〜４００ｎｍであることが好ましい。また、図３に示す半導体装置の製造装置７は、実施形態２においても同様に利用できる。実施形態１と同様に、図３に示す製造装置７のレーザ透過窓７０８の材料としては、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を用いることが好ましい。
【００９７】
（裏面接合電極形成工程）
次に、裏面接合電極形成工程（ステップＳ２１７）を行う。裏面接合電極形成工程は、実施形態１で説明したステップＳ１１７と同様の工程であるため、重複説明を省略する。
【００９８】
最後に、ダイシング等を行って半導体ウェハを切断すると、１つの半導体装置９として切り分けることができる。これによって、図５に示す半導体装置９を得ることができる。
【００９９】
上記のとおり、実施形態２によれば、表面構造形成工程を行った後で、裏面構造形成工程を行う製造方法によって、炭化ケイ素を材料とする半導体基板を備えているＭＯＳＦＥＴを製造することができる。また、実施形態１と同様に、実施形態２は、原料ウェハを薄板化する薄板化工程をさらに含んでいてもよい。この場合、薄板化工程は、表面保護膜形成工程（ステップＳ２１１）と裏面電極材料層の成膜工程（ステップＳ２１３）との間に実施することが好ましい。
【０１００】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【０１０１】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【０１０２】
５ 半導体装置
５０１ 基板層
５０２ エピタキシャル層
５０３ アノード層
５０４ 耐圧層
５１１ 表面電極
５１２ 表面接合電極
５２１ 裏面電極
５２２ 裏面接合電極
５３１ 層間絶縁膜
５３２ コンタクトホール
５３３ 表面保護膜
７ 製造装置
７０１ レーザ光源
７０２ ミラー
７０３ アパーチャ
７０４ エキスパンダ
７０５ レンズ
７０６ 密閉容器
７０７ ステージ
７０８ レーザ透過窓
７０９ 減圧器
７１０ 減圧バルブ
７１１ ガス導入ライン
７１２ ガスバルブ
７２０ コントローラ
７５０ 照射光学系
７７０ レーザ光
７８０ 原料ウェハ
９ 半導体装置
９０１ ドレイン層
９０２ ドリフト層
９０３ ボディ層
９０４ ソース層
９０５ コンタクト層
９０６ 耐圧層
９１１ 表面電極
９１２ 表面接合電極
９２１ 裏面電極
９２２ 裏面接合電極
９３１，９３５ 層間絶縁膜
９３３ 表面保護膜
９４０ ゲートトレンチ
９４１ トレンチ
９４２ ゲート絶縁膜
９４３ ゲート電極
【特許請求の範囲】
【請求項１】
炭化ケイ素を材料とする半導体基板と、
半導体基板の表面に接する表面電極と、
半導体基板の裏面に接する裏面電極とを備えた半導体装置の製造方法であって、
半導体基板の表面側に表面構造を形成する表面構造形成工程と、
半導体基板の裏面側に裏面構造を形成する裏面構造形成工程と、を有しており、
表面構造形成工程は、表面電極の材料となる表面電極材料層を半導体基板に接して成膜する表面電極材料層の成膜工程と、
表面電極材料層をアニール処理する第１アニール工程と、を含み、
裏面構造形成工程は、裏面電極の材料となる裏面電極材料層を半導体基板に接して成膜する裏面電極材料層の成膜工程と、
裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる第２アニール工程と、
を含み、表面構造形成工程の後に行われる、半導体装置の製造方法。
【請求項２】
第１アニール工程で表面電極材料層をアニール処理する温度は、第２アニール工程で裏面電極材料層をレーザアニール処理する温度よりも低い温度である、請求項１に記載の半導体装置の製造方法。
【請求項３】
表面構造形成工程は、半導体基板の表面側に表面保護膜を形成する表面保護膜形成工程をさらに含んでいる、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
第２アニール工程では、波長が１５０ｎｍ以上かつ４００ｎｍ以下のＵＶレーザを裏面電極材料層に照射する、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
表面構造形成工程と裏面構造形成工程の間に半導体ウェハを薄板化する薄板化工程(S112)をさらに含む、請求項１〜４のいずれか一項に記載の半導体装置を製造する方法。
【請求項６】
薄板化工程では、半導体ウェハを５０μｍ以上かつ２５０μｍ以下の厚さに薄板化する、請求項５に記載の半導体装置を製造する方法。
【請求項７】
表面電極は、Ｔｉ、Ａｌ、Ｍｏ、Ｎｉからなる群から選ばれる少なくとも一種の金属を主成分とし、
裏面電極は、Ｎｉを主成分とする、請求項１〜６のいずれか一項に記載の半導体装置を製造する方法。
【請求項８】
裏面電極材料層をレーザアニール処理する温度は、９００℃以上である、請求項１〜７のいずれか一項に記載の半導体装置を製造する方法。
【請求項９】
請求項１〜８に記載の半導体装置を製造する方法の第２アニール工程に用いる半導体装置の製造装置であって、
ＵＶレーザ光源と、
密閉容器と、
密閉容器に設けられており、ＵＶレーザ光を透過させる材料で形成されているレーザ透過窓と、
密閉容器内に設置されており、半導体ウェハを載置するステージと、
ＵＶレーザ光源からのＵＶレーザ光を、レーザ透過窓を介してステージに載置された半導体ウェハに照射する照射光学系と、
密閉容器内にガスを導入するガス導入ラインと、
密閉容器内を減圧する減圧器とを備えている、半導体装置の製造装置。
【請求項１０】
レーザ透過窓は、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を材料とする、請求項９に記載の半導体装置の製造装置。
【請求項１１】
ＵＶレーザ光源の波長は、１５０ｎｍ以上かつ４００ｎｍ以下である、請求項９または１０に記載の半導体装置の製造装置。
【請求項１】
炭化ケイ素を材料とする半導体基板と、
半導体基板の表面に接する表面電極と、
半導体基板の裏面に接する裏面電極とを備えた半導体装置の製造方法であって、
半導体基板の表面側に表面構造を形成する表面構造形成工程と、
半導体基板の裏面側に裏面構造を形成する裏面構造形成工程と、を有しており、
表面構造形成工程は、表面電極の材料となる表面電極材料層を半導体基板に接して成膜する表面電極材料層の成膜工程と、
表面電極材料層をアニール処理する第１アニール工程と、を含み、
裏面構造形成工程は、裏面電極の材料となる裏面電極材料層を半導体基板に接して成膜する裏面電極材料層の成膜工程と、
裏面電極材料層にレーザ照射を行って、裏面電極材料層と半導体基板とをオーミック接合させる第２アニール工程と、
を含み、表面構造形成工程の後に行われる、半導体装置の製造方法。
【請求項２】
第１アニール工程で表面電極材料層をアニール処理する温度は、第２アニール工程で裏面電極材料層をレーザアニール処理する温度よりも低い温度である、請求項１に記載の半導体装置の製造方法。
【請求項３】
表面構造形成工程は、半導体基板の表面側に表面保護膜を形成する表面保護膜形成工程をさらに含んでいる、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
第２アニール工程では、波長が１５０ｎｍ以上かつ４００ｎｍ以下のＵＶレーザを裏面電極材料層に照射する、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
表面構造形成工程と裏面構造形成工程の間に半導体ウェハを薄板化する薄板化工程(S112)をさらに含む、請求項１〜４のいずれか一項に記載の半導体装置を製造する方法。
【請求項６】
薄板化工程では、半導体ウェハを５０μｍ以上かつ２５０μｍ以下の厚さに薄板化する、請求項５に記載の半導体装置を製造する方法。
【請求項７】
表面電極は、Ｔｉ、Ａｌ、Ｍｏ、Ｎｉからなる群から選ばれる少なくとも一種の金属を主成分とし、
裏面電極は、Ｎｉを主成分とする、請求項１〜６のいずれか一項に記載の半導体装置を製造する方法。
【請求項８】
裏面電極材料層をレーザアニール処理する温度は、９００℃以上である、請求項１〜７のいずれか一項に記載の半導体装置を製造する方法。
【請求項９】
請求項１〜８に記載の半導体装置を製造する方法の第２アニール工程に用いる半導体装置の製造装置であって、
ＵＶレーザ光源と、
密閉容器と、
密閉容器に設けられており、ＵＶレーザ光を透過させる材料で形成されているレーザ透過窓と、
密閉容器内に設置されており、半導体ウェハを載置するステージと、
ＵＶレーザ光源からのＵＶレーザ光を、レーザ透過窓を介してステージに載置された半導体ウェハに照射する照射光学系と、
密閉容器内にガスを導入するガス導入ラインと、
密閉容器内を減圧する減圧器とを備えている、半導体装置の製造装置。
【請求項１０】
レーザ透過窓は、石英、フッ化カルシウム（ＣａＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化リチウム（ＬｉＦ）からなる群から選ばれる少なくとも１種以上を材料とする、請求項９に記載の半導体装置の製造装置。
【請求項１１】
ＵＶレーザ光源の波長は、１５０ｎｍ以上かつ４００ｎｍ以下である、請求項９または１０に記載の半導体装置の製造装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１７１５５１（Ｐ２０１１−１７１５５１Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３４５９５（Ｐ２０１０−３４５９５）
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１９日（２０１０．２．１９）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]