半導体装置
【課題】高耐圧を得ることのできる窒化物半導体を用いたショットキーバリアダイオードを含む半導体装置を提供する。
【解決手段】半導体装置は、ｎ＋型半導体基板１と、ｎ＋型半導体基板１の上面上に設けられたｎ−型ドリフト領域２と、ｎ−型ドリフト領域２の上面上に設けられ、ｎ−型ドリフト領域２とショットキー接合Ａを形成するアノード電極３と、ｎ＋型半導体基板１に電気的に接続されたカソード電極４とを備える。半導体装置は、ｎ−型ドリフト領域２の表面に選択的に設けられたトレンチ５を備え、トレンチ５は、アノード電極３により埋め込まれている。
【解決手段】半導体装置は、ｎ＋型半導体基板１と、ｎ＋型半導体基板１の上面上に設けられたｎ−型ドリフト領域２と、ｎ−型ドリフト領域２の上面上に設けられ、ｎ−型ドリフト領域２とショットキー接合Ａを形成するアノード電極３と、ｎ＋型半導体基板１に電気的に接続されたカソード電極４とを備える。半導体装置は、ｎ−型ドリフト領域２の表面に選択的に設けられたトレンチ５を備え、トレンチ５は、アノード電極３により埋め込まれている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に窒化物半導体を用いたショットキーバリアダイオード（ＳＢＤ）に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）をはじめとする窒化物半導体は、シリコン（Ｓｉ）に比べて大きいバンドギャップを有し、高臨界電界を有するため、小型で高耐圧な素子が実現しやすい。窒化物半導体を用いることにより、電気機器、通信機器等に用いられる電力制御用半導体装置において、オン抵抗を低くすることができ、低損失な素子を実現することができる。特に縦型ショットキーバリアダイオードでは、オン抵抗を低くすることができ、且つチップ面積を小さくすることが可能となる。
【０００３】
通常のショットキーバリアダイオードで高耐圧な素子を実現するために、ドリフト領域を厚く、且つ不純物濃度を低く形成すると、オン抵抗が増加してしまう。このようにショットキーバリアダイオードのオン抵抗と耐圧はトレードオフの関係にある。このような素子に大きな電流を流すためには、チップ面積を大きくする必要がある。
【０００４】
また、ショットキーバリアダイオードでは、アノード電極とドリフト領域とのショットキー接合から空乏層が広がる。アノード電極端部から伸びる空乏層には曲率の大きな箇所が生じて電界が集中することがある。これにより、ショットキー接合を介して流れるリーク電流が増加して、耐圧が低下しやすい。この耐圧低下を抑制するために、ドリフト領域を厚く、且つ不純物濃度を低く形成すると、上述のようにオン抵抗が増加してしまう。
【０００５】
従来のシリコンを用いたショットキーバリアダイオードでは、このような電界集中による耐圧の低下を抑制するために、ｎ型ドリフト領域表面のアノード電極端部にｐ型にドープされたガードリング領域を設けている。不純物拡散により深いガードリング領域を形成することにより、アノード電極端部の空乏層の曲率半径が大きくなり、電界集中を緩和することができる。しかし、窒化ガリウム（ＧａＮ）などの窒化物半導体は拡散定数が小さいため、深いガードリング領域を形成することが困難である。そのため、シリコンを用いたショットキーバリアダイオードと同様なガードリング構造を実現することが困難である。このように、窒化物半導体を用いたショットキーバリアダイオードにおいて高い耐圧を実現することが難しい。
【０００６】
また、アノード電極端部の電界集中による耐圧の低下を抑制するために、ガリウム砒素（ＧａＡｓ）を用いたショットキーバリアダイオードにおいて、アノード電極端部をトレンチによりメサ分離する構造が提案されている（特許文献１参照）。しかし、窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体の臨界電界は高く、絶縁膜の破壊電界に近い。このため、メサ分離して、溝内を絶縁物で埋め込むだけでは、高耐圧が得られない。
【特許文献１】特開平７−２１１９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、高耐圧を得ることのできる窒化物半導体を用いたショットキーバリアダイオードを含む半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、相互に対向する上面及び下面を有する第１導電型の窒化物半導体基板と、前記窒化物半導体基板の上面上に設けられた第１導電型の第１の窒化物半導体領域と、前記第１の窒化物半導体領域の上面上に設けられ、前記第１の窒化物半導体領域とショットキー接合を形成する第１の主電極と、前記窒化物半導体基板に電気的に接続された第２の主電極と、前記第１の窒化物半導体領域の表面に選択的に設けられたトレンチとを備え、前記トレンチは、前記第１の主電極により埋め込まれていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、高耐圧を得ることのできる窒化物半導体を用いたショットキーバリアダイオードを含む半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、添付した図面を参照して本発明の実施の形態について説明する。なお、以下の実施の形態では第１導電型をｎ型、第２導電型をｐ型として説明する。また、以下に記載する「ｎ＋型」はｎ型不純物濃度が高い半導体を示し、「ｎ−型」はｎ型不純物濃度が低い半導体を示す。これと同様に、「ｐ＋型」、「ｐ−型」は、それぞれ、ｐ型不純物濃度が高い半導体、ｐ型不純物濃度が低い半導体を示す。
【００１１】
（第１の実施の形態）
（第１の実施の形態に係る半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の構造を示す断面図である。図１は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１に示す本実施の形態の半導体装置は、窒化物半導体を用いた縦型のショットキーバリアダイオードである。
【００１２】
図１に示すように、本実施の形態に係る半導体装置は、相互に対向する上面及び下面を有し、例えば窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成される。ｎ＋型半導体基板１の上面上には、例えば、同様に窒化ガリウム（ＧａＮ）からなるｎ−型ドリフト領域２が設けられている。また、ｎ−型ドリフト領域２の上には、ｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とｎ−型ドリフト領域２との接合界面にショットキー接合Ａが形成される。また、ｎ＋型半導体基板１の下面に電気的に接続するようにカソード電極４が設けられている。ｎ＋型半導体基板１とカソード電極４との接合はオーミック接合である。アノード電極３は、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）等からなり、カソード電極４は、例えば、ニッケル（Ｎｉ）からなる。
【００１３】
本実施の形態において、ｎ−型ドリフト領域２の表面には、選択的に複数のトレンチ５が形成されている。トレンチ５の底部及び側壁には、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、本実施の形態の半導体装置では、トレンチ５内に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。アノード電極３は、トレンチ５よりも外側の終端領域まで延長し、トレンチ５より外周では、延長した絶縁膜６を介してｎ−型ドリフト領域２の上に設けられている。
【００１４】
（第１の実施の形態に係る半導体装置の動作）
次に、半導体装置の動作について説明する。アノード電極３に正の電圧、カソード電極４に負の電圧を印加した場合、ｎ−型ドリフト領域２内の自由電子はエネルギー準位の低いアノード電極３側へ移動することができる。これによりアノード電極３からカソード電極４へと電流が流れる。
【００１５】
一方、アノード電極３に負の電圧、カソード電極４に正の電圧を印加した場合、アノード電極３の自由電子はショットキー障壁があるため、ｎ−型ドリフト領域２に移動することができない。これによりカソード電極４からアノード電極３へと電流が流れることがない。この際、アノード電極３とｎ−型ドリフト領域２との間のショットキー接合Ａからは空乏層が伸び、ｎ−型ドリフト領域２内で電圧を保持する。このとき、ショットキー接合Ａの端部から伸びる空乏層は、ｎ＋型半導体基板１に対して水平な横方向と、半導体基板１に対して垂直な縦方向との両方に伸びる。そのため、ショットキー接合Ａの端部から伸びる空乏層には曲率の大きな箇所が生じ、電界の集中が起こりやすい。
【００１６】
（第１の実施の形態に係る半導体装置の効果）
本実施の形態に係る半導体装置において、アノード電極３とｎ−型ドリフト領域２との間のショットキー接合Ａの端部より外側のｎ−型ドリフト領域２にトレンチ５が形成されている。また、このトレンチ５内部には、絶縁膜６を介してアノード電極３が埋め込まれている。ショットキー接合Ａから伸びる空乏層は、トレンチ５に沿って湾曲するため、ショットキー接合Ａを形成するアノード電極３の端部には電界が集中することがない。電界の集中はトレンチ５の底部において起こるものの、トレンチ５の底部及び側壁には絶縁膜６が設けられているため、トレンチ５内に埋め込まれたアノード電極３へと電流が流れることがない。そして、ｎ−型ドリフト領域２内に保持された電圧は、絶縁膜６とｎ−型ドリフト領域２との両方で分担され、高耐圧が得られる。また、ｎ−型ドリフト領域２と接しているアノード電極３端部に電界集中が起こらないため、逆方向リーク電流を抑えることも可能となる。
【００１７】
また、本実施の形態に係る半導体装置では、トレンチ５よりも外側の終端領域のｎ−型ドリフト領域２の表面にも絶縁膜６が設けられている。そして、このトレンチ５よりも外側の絶縁膜６の上までアノード電極３が延長されている。この絶縁膜６上に形成されたアノード電極３はフィールドプレート電極として作用し、トレンチ５に沿って湾曲した空乏層をさらに横方向に伸ばすことができる。これにより、トレンチ５底部の電界集中を抑制することができ、高耐圧の半導体装置を実現することができる。
【００１８】
（第１の実施の形態に係る半導体装置の変形例）
次に、図２乃至図６を参照して第１の実施の形態に係る半導体装置の各種の変形例を説明する。
【００１９】
図２は、第１の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。図２は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、素子領域のショットキー接合Ａの全体にトレンチ５が形成されている。このトレンチ５内にも底部及び側壁に、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００２０】
図２に示す半導体装置は、ｎ−型ドリフト領域２とアノード電極３とが形成するショットキー接合Ａ全体の逆方向電界を抑制することができる。これにより、リーク電流をより低減することができる。
【００２１】
図３は、第１の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。図３は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図３に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図３に示す半導体装置は、絶縁膜６がトレンチ５のショットキー接合Ａが形成されている側の上端部Ｂにまでは到達しておらず、ｎ−型ドリフト領域２とアノード電極３との間のショットキー接合Ａがトレンチ５の側壁の上端部Ｂにまで延長している。
【００２２】
図３に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２との接触面積を増やすことができ、オン抵抗を低減することができる。
【００２３】
図４は、第１の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。図４は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図４に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図４に示す半導体装置は、トレンチ５より外周の終端領域において、絶縁膜６上に絶縁膜７が形成されている。換言すると、絶縁膜６及び７はトレンチ５より外周に向かうにつれ絶縁膜６及び７の合計の厚さが厚くなるように形成されている。アノード電極３は、トレンチ５より外周では、絶縁膜６及び７を介してｎ−型ドリフト領域２の上に設けられている。
【００２４】
図４に示す半導体装置は、トレンチ５よりも外周の終端領域で絶縁膜６及び７の合計の厚さがトレンチ５の内周における厚さよりも厚くなるように形成されているため、フィールドプレート電極として作用するアノード電極３の端部近傍で空乏層の伸びが緩やかになる。これにより、トレンチ５の底部及びアノード電極３の端部での電界の集中を抑制することができる。
【００２５】
図５は、第１の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。図５は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図５に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図５に示す半導体装置は、終端領域のｎ−型ドリフト領域２の表面まで絶縁膜６が延長して設けられている。また、終端領域の端部にはｎ型のフィールドストップ領域８が設けられ、フィールドストップ領域８にはフィールドストップ電極９が接続されている。
【００２６】
ショットキーバリアダイオードはダイシングによりウェハからチップへと加工されるため、ダイシングされたチップ側面に損傷を受ける。この損傷を受けたチップ側面に電圧が印加されると、リーク電流が流れることがある。また、安定した耐圧が得られないという問題も生じる。図５に示す半導体装置は、フィールドストップ電極９及びフィールドストップ領域８が設けられているため、ショットキー接合Ａから伸びた空乏層のチップ側面への到達を阻止することができ、チップ側面に電圧が印加されることがない。
【００２７】
図６は、第１の実施の形態に係る半導体装置の第５の変形例の構造を示す断面図である。図６は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図６に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図６に示す半導体装置は、終端領域のｎ−型ドリフト領域２の表面にフィールドストップ電極用トレンチ１０が形成されている。終端領域まで延長して設けられた絶縁膜６は、フィールドストップ電極用トレンチ１０の底部及び側壁にも設けられている。フィールドストップ電極用トレンチ１０の内部は、絶縁膜６を介してフィールドストップ電極９により埋め込まれている。
【００２８】
図６に示す半導体装置は、フィールドストップ電極用トレンチ１０が形成されているため、ｎ−型ドリフト領域２とアノード電極３との間のショットキー接合Ａから伸びた空乏層のチップ側面への到達をより確実に阻止することができる。フィールドストップ電極用トレンチ１０はトレンチ５と同時に形成することができるため、ｎ型のフィールドストップ領域８を設ける必要がない分少ない工程で半導体装置を形成することができる。
【００２９】
（第２の実施の形態）
（第２の実施の形態に係る半導体装置の構成）
次に、本発明の第２の実施の形態を、図７を参照して説明する。図７は、本発明の第２の実施の形態に係る半導体装置の構造を示す断面図である。図７は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図７に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００３０】
本実施の形態において、アノード電極３とショットキー接合Ａを形成しているｎ−型ドリフト領域２の上面に、アノード電極３に接するようにｐ型のガードリング領域１１が設けられている。ガードリング領域１１は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍にトレンチ５の側壁と接するように設けられている。ガードリング領域１１は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）等をｎ−型ドリフト領域２にドープすることにより設けられている。
【００３１】
（第２の実施の形態に係る半導体装置の効果）
ショットキーバリアダイオードに逆方向の電圧（アノード電極に負の電圧、カソード電極に正の電圧）が与えられた場合、発生したホールはショットキー接合Ａの近傍に蓄積して、ショットキー接合付近の電界を増加させる。この電界により、アバランシェ降伏による電子・ホール対の発生が促進されるため、アバランシェ電流が増加し続けて、素子が破壊してしまう。
【００３２】
本実施の形態に係る半導体装置において、ガードリング領域１１を形成することにより、アバランシェ降伏によってｎ−型ドリフト領域２内に発生したホールを速やかに排出することができる。そのため、アバランシェ降伏による素子の破壊を防ぐことができる。
【００３３】
また、アバランシェ降伏が発生した場合でも安定して電流を流すことができ、半導体装置に印加される逆方向電圧もアバランシェ降伏電圧によりクランプされて増加しない。これにより、ショットキーバリアダイオードに接続されている周囲の素子に印加される電圧も増加せず、周囲の素子の破壊を防ぐこともできる。
【００３４】
（第２の実施の形態に係る半導体装置の変形例）
次に、図８を参照して第２の実施の形態に係る半導体装置の変形例を説明する。
【００３５】
図８は、第２の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図８は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図８に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図８に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、ショットキー接合Ａの全体に複数のｐ型のガードリング領域１１が設けられている。
【００３６】
ショットキーバリアダイオードに逆方向の電圧（アノード電極に負の電圧、カソード電極に正の電圧）が印加された場合、ショットキー接合Ａに加わる電界が増加することで、ショットキー障壁をトンネリング効果により通過する電流が増加してしまう。図８に示す半導体装置は、複数のガードリング領域１１を形成することにより、ショットキー接合Ａに加わる電界が緩和され、ショットキー接合Ａを流れるリーク電流を低減することができる。また、ｎ−型ドリフト領域２に形成されるガードリング領域１１の表面積を増やすことで、逆方向電圧の印加時にホールの排出が促進され、更に高いアバランシェ耐量を得ることもできる。
【００３７】
（第３の実施の形態）
（第３の実施の形態に係る半導体装置の構成）
次に、本発明の第３の実施の形態を、図９を参照して説明する。図９は、本発明の第３の実施の形態に係る半導体装置の構造を示す断面図である。図９は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図９に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００３８】
本実施の形態において、アノード電極は、アノード電極３とアノード電極１２との異なる２種類の金属により構成されている。アノード電極３は、ｎ−型ドリフト領域２との接合界面にショットキー接合Ａが形成されるように設けられている。アノード電極３は、ショットキー障壁高さの大きな金属、例えばニッケル（Ｎｉ）、プラチナ（Ｐｔ）等からなる。アノード電極１２は、ｎ−型ドリフト領域２上に複数設けられ、アノード電極３により覆われている。アノード電極１２は、ｎ−型ドリフト層２との間にショットキー接合Ｃを形成する。アノード電極１２は、ショットキー障壁高さの小さな金属、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）等からなる。
【００３９】
（第３の実施の形態に係る半導体装置の効果）
本実施の形態に係る半導体装置において、半導体装置に逆方向の電圧（アノード電極に負の電圧、カソード電極に正の電圧）が印加された場合でも、ショットキー障壁高さの大きなアノード電極３により、リーク電流を低減することができる。また、半導体装置に順方向の電圧（アノード電極に正の電圧、カソード電極に負の電圧）が印加された場合には、ショットキー障壁高さの小さなアノード電極１２を介して順方向電流を流すことにより、低いオン抵抗を実現することができる。
【００４０】
（第４の実施の形態）
（第４の実施の形態に係る半導体装置の構成）
次に、本発明の第４の実施の形態を、図１０を参照して説明する。図１０は、本発明の第４の実施の形態に係る半導体装置の構造を示す断面図である。図１０は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１０に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００４１】
本実施の形態において、窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成されたｎ−型ドリフト領域２の上面に、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる半導体層１３が設けられている。ＡｌＧａＮは、ＧａＮに比べて大きなバンドギャップを有する窒化物半導体である。ｎ−型ドリフト領域２とＡｌＧａＮ層１３との接合界面にヘテロ接合Ｄが形成される。このＡｌＧａＮ層１３の上には、ＡｌＧａＮ層１３を介してｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とＡｌＧａＮ層１３との接合界面にショットキー接合Ｅが形成される。本実施の形態において、ＡｌＧａＮ層１３の表面には、ＡｌＧａＮ層１３を貫通してｎ−型ドリフト領域２に達するように、選択的に複数のトレンチ５が形成されている。トレンチ５の底部及び側壁には、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００４２】
（第４の実施の形態に係る半導体装置の効果）
ＡｌＧａＮはＧａＮに比べて大きなバンドギャップを有するため、ＡｌＧａＮ層１３とアノード電極３との接合界面に形成されるショットキー接合Ｅの障壁の高さが大きくなる。これにより、逆方向電圧印加時のリーク電流を小さくすることが可能である。また、ショットキー接合Ｅの障壁の高さは、アノード電極３を構成する金属で一意に決定されるが、ＡｌＧａＮ層１３を挿入することで、ショットキー障壁の高さを制御することも可能となる。具体的には、ＡｌＧａＮ層１３を構成するＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）のＡｌ組成比を変化させることによりショットキー障壁高さを変化させることができる。
【００４３】
（第４の実施の形態に係る半導体装置の変形例）
次に、図１１を参照して第４の実施の形態に係る半導体装置の変形例を説明する。
【００４４】
図１１は、第４の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図１１は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１１に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１１に示す半導体装置は、アノード電極がアノード電極３とアノード電極１２との異なる２種類の金属により設けられている。アノード電極３は、ＡｌＧａＮ層１３との接合界面にショットキー接合Ｅが形成されるように設けられている。アノード電極３は、ショットキー障壁高さの大きな金属、例えばニッケル（Ｎｉ）、プラチナ（Ｐｔ）等からなる。アノード電極１２は、ＡｌＧａＮ層１３上に複数設けられ、アノード電極３により覆われている。アノード電極１２は、ＡｌＧａＮ層１３との間にショットキー接合Ｃを形成する。アノード電極１２は、ショットキー障壁高さの小さな金属、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）等からなる。
【００４５】
本実施の形態において、ＡｌＧａＮ層１３を設けることによりショットキー障壁高さを大きくすると、順方向の電圧（アノード電極に正の電圧、カソード電極に負の電圧）を印加した場合に電流を流し始める電圧（立ち上がり電圧）が大きくなってしまう。図１１に示す半導体装置は、２種類の金属を用いてアノード電極３及び１２を形成したため、立ち上がり電圧を小さく、且つ、逆方向リーク電流も小さくすることができる。逆方向リーク電流を小さくするために、ＡｌＧａＮ層１３はアンドープであることが望ましい。
【００４６】
（第５の実施の形態）
（第５の実施の形態に係る半導体装置の構成）
次に、本発明の第５の実施の形態を、図１２を参照して説明する。図１２は、本発明の第５の実施の形態に係る半導体装置の構造を示す断面図である。図１２は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１２に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００４７】
本実施の形態において、窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成されたｎ−型ドリフト領域２の上面に、選択的に窒化インジウムガリウム（ＩｎＧａＮ）からなる半導体層１４が設けられている。ＩｎＧａＮは、ＧａＮに比べて小さなバンドギャップを有する窒化物半導体である。ｎ−型ドリフト領域２とＩｎＧａＮ層１４との接合界面にヘテロ接合Ｄが形成される。このＩｎＧａＮ層１４の上には、ＩｎＧａＮ層１４を介してｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とＩｎＧａＮ層１４との接合界面にショットキー接合Ｅが形成される。
【００４８】
（第５の実施の形態に係る半導体装置の効果）
アノード電極３を形成した後の工程ばらつきによって、アノード電極３とＩｎＧａＮ層１４との間のショットキー接合Ｅのショットキー障壁高さはばらつきやすい。本実施の形態に係る半導体装置において、バンドギャップの小さなＩｎＧａＮ層１４を用いることにより、アノード電極３とＩｎＧａＮ層１４との間のショットキー接合Ｅのショットキー障壁高さを低くし、ｎ−型ドリフト領域２とＩｎＧａＮ層１４との間のヘテロ接合Ｄを障壁として利用する。ＩｎＧａＮ層１４は結晶成長により形成することができるため、ＩｎＧａＮ層１４とｎ−型ドリフト領域２との接合界面に形成されるヘテロ接合Ｄの障壁高さを安定させることができる。
【００４９】
ここで、高いアバランシェ耐量を得るためにＩｎＧａＮ層１４はｐ型であることが望ましい。ヘテロ接合Ｄによる障壁は、伝導帯と価電子帯の両方に存在するため、順方向に電圧が印加されてもホールの注入は起きない。このため、ｎ−型ドリフト領域２とＩｎＧａＮ層１４とがｐｎ接合ダイオードであっても、ショットキーバリアダイオードと同様なユニポーラ動作となって、高速動作が期待できる。このとき、アノード電極３とｐ型のＩｎＧａＮ層１４と間での低いオーミック抵抗を実現するために、アノード電極３はプラチナ（Ｐｔ）などを用いることが望ましい。
【００５０】
（第５の実施の形態に係る半導体装置の変形例）
次に、図１３を参照して第５の実施の形態に係る半導体装置の変形例を説明する。
【００５１】
図１３は、第５の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図１３は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１３に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１３に示す半導体装置は、窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成されたｎ−型ドリフト領域２の上面に、選択的にポリシリコン（ｐ−Ｓｉ）からなる半導体層１５が設けられている。ポリシリコンは、ＧａＮに比べて小さなバンドギャップを有する半導体である。ｎ−型ドリフト領域２とポリシリコン層１５との接合界面にヘテロ接合Ｄが形成される。このポリシリコン層１５の上には、ポリシリコン層１５を介してｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とポリシリコン層１５との接合界面にショットキー接合Ｅが形成される。
【００５２】
シリコン程度にバンドギャップが狭い半導体材料であれば、単結晶でなくとも１ｅＶ程度のヘテロ接合Ｄの障壁高さが得られる。図１３に示す半導体装置において、結晶成長を必要としないポリシリコンを用いることにより、リーク電流を低減することができる。また、ポリシリコン層１５はＩｎＧａＮ層１４よりも低いオーミック抵抗を得ることができる。
【００５３】
（第６の実施の形態）
（第６の実施の形態に係る半導体装置の構成）
次に、本発明の第６の実施の形態を、図１４を参照して説明する。図１４は、本発明の第６の実施の形態に係る半導体装置の構造を示す断面図である。図１４は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１４に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００５４】
本実施の形態において、ｎ−型ドリフト領域２の表面には、選択的に複数のトレンチ５が形成されている。トレンチ５の側壁には、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、窒化物半導体からなるｎ−型ドリフト領域２内には、トレンチ５の底部に接するように窒化物半導体からなるｐ型のガードリング領域１６が設けられている。そして、トレンチ５内に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。アノード電極３は、トレンチ５よりも外側の終端領域まで延長し、トレンチ５より外周では、延長した絶縁膜６を介してｎ−型ドリフト領域２の上に設けられている。
【００５５】
（第６の実施の形態に係る半導体装置の効果）
本実施の形態に係る半導体装置において、ガードリング領域１６は、アノード電極３に接続されていることから、ガードリング領域１６とｎ−型ドリフト領域２とによりｐｎ接合ダイオードが形成されている。ここで、ショットキー接合Ａの接合界面よりもガードリング領域１６の方が、ｎ＋型半導体基板１に近いため、半導体装置の耐圧はｐｎ接合ダイオードの耐圧により決定される。アノード電極３を形成した後の工程ばらつきによって、ショットキー障壁高さがばらついたとしても、安定した耐圧が得られる。
【００５６】
また、高電圧印加時に発生するアバランシェ降伏は、ガードリング領域１６とｎ−型ドリフト領域２との間のｐｎ接合で起こる。そのため、アバランシェ降伏により発生したホールは、速やかにガードリング領域１６から排出され、高いアバランシェ耐量を得ることもできる。
【００５７】
（第６の実施の形態に係る半導体装置の変形例）
次に、図１５乃至図１７を参照して第６の実施の形態に係る半導体装置の各種の変形例を説明する。
【００５８】
図１５は、第６の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。図１５は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１５に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１５に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、ショットキー接合Ａの全体にトレンチ５が形成されている。このトレンチ５内にも、側壁に絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、ｎ−型ドリフト領域２内には、複数のトレンチ５の底部に接するようにｐ型のガードリング領域１６が設けられている。
【００５９】
図１５に示す半導体装置は、ｎ−型ドリフト領域２とアノード電極３とが形成するショットキー接合Ａ全体の逆方向電界を抑制することができる。これにより、リーク電流をより低減することができる。また、アノード電極３に接続されているガードリング領域１６が増えることで、アバランシェ降伏時のホール排出の抵抗が下がり、より高いアバランシェ耐量を得ることもできる。
【００６０】
図１６は、第６の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。図１６は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１６に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１６に示す半導体装置は、トレンチ５の底部及び側壁に接するようにｎ−型ドリフト領域２内にｐ型のガードリング領域１６が設けられている。そして、絶縁膜６は、トレンチ５の上端部からトレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に設けられている。アノード電極３は、アノード電極３は、トレンチ５よりも外側の終端領域まで延長し、トレンチ５より外周では、絶縁膜６を介してｎ−型ドリフト領域２の上に設けられている。
【００６１】
図１６に示す半導体装置は、トレンチ５の側壁及び底部には絶縁膜が設けられておらず、ガードリング領域１６とアノード電極３とが接触している。トレンチ５の側壁及び底部にｐ型のガードリング領域１６が設けられているため、逆方向リーク電流が増えることがない。このように形成することにより、ショットキー接合面積が増えて、オン時の順方向の電圧を下げることが可能となる。
【００６２】
図１７は、第６の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。図１７は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１７に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１７に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの全体にｐ型のガードリング領域１６が形成されている。
【００６３】
図１７に示す半導体装置は、ショットキー接合Ａの全体の逆方向電界を抑制することができる。これにより、リーク電流をより低減することができる。ガードリング領域１６を形成する際に、トレンチ底部のガードリング領域１６とショットキー接合Ａの下部のガードリング領域１６と同時に形成することが可能である。これにより工程を増やすことなく、図１７に示す半導体装置を形成することができる。
【００６４】
（第７の実施の形態）
（第７の実施の形態に係る半導体装置の構成）
次に、本発明の第７の実施の形態を、図１８を参照して説明する。図１８は、本発明の第７の実施の形態に係る半導体装置の構造を示す断面図である。図１８は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１８に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００６５】
本実施の形態において、ｎ−型ドリフト領域２の上面に、絶縁膜１７が設けられている。この絶縁膜１７を貫通してｎ−型ドリフト領域２に達するように複数のトレンチ５が選択的に設けられている。このトレンチ５の側壁には絶縁膜６が設けられている。絶縁膜１７及び絶縁膜６はトレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。また、絶縁膜１７及び絶縁膜６はｎ−型ドリフト領域２上の一部で除去され、ｎ−型ドリフト領域２が露出する開口部Ｆが設けられている。
【００６６】
絶縁膜１７及び絶縁膜６が設けられたｎ−型ドリフト領域２の上面にｐ型のポリシリコン層１８が設けられている。ポリシリコン層１８は、絶縁膜１７及び絶縁膜６の上部、トレンチ５の側壁及び底部、並びに開口部Ｆ上に一様に設けられている。
【００６７】
このポリシリコン層１８の上にアノード電極３が設けられている。アノード電極３は、開口部Ｆにおいて、ポリシリコン層１８を介してｎ−型ドリフト領域２に電気的に接続する。アノード電極３とポリシリコン層１８との接合界面にショットキー接合Ｇが形成される。また、ポリシリコン層１８及び絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００６８】
（第７の実施の形態に係る半導体装置の効果）
本実施の形態において、ｎ−型ドリフト領域２とポリシリコン層１８との接合界面にヘテロ接合Ｈが形成される。このポリシリコン層１８を用いることにより、リーク電流を低減することができる。
【００６９】
また、トレンチ５の底部において、ポリシリコン層１８とｎ−型ドリフト領域２とによりｐｎ接合ダイオードが形成されている。ここで、ヘテロ接合Ｈの界面よりも、ポリシリコン層１８とｎ−型ドリフト領域２と間のｐｎ接合ダイオードの方が、ｎ＋型半導体基板１に近いため、高電圧印加時のアバランシェ降伏はトレンチ５の底部で起こる。トレンチ５により空乏層の曲率半径を大きくすることに加え、アバランシェ降伏箇所を限定することによって、安定した高耐圧を実現することが可能となる。
【００７０】
（第７の実施の形態に係る半導体装置の変形例）
次に、図１９を参照して第７の実施の形態に係る半導体装置の変形例を説明する。
【００７１】
図１９は、第７の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図１９は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１９に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１９に示す半導体装置は、ｎ−型ドリフト領域２の表面に複数のトレンチ５が選択的に設けられている。このトレンチ５の底部及び側壁部を含むｎ−型ドリフト領域２の上面にｐ型のポリシリコン層１８が設けられている。このポリシリコン層１８上を含むｎ−型ドリフト領域２の全面に絶縁膜６が設けられている。絶縁膜６はトレンチより外周の終端領域に向けて、ｎ−型ドリフト領域２上に延長して設けられている。また、絶縁膜６はｎ−型ドリフト領域２上の一部で除去され、ポリシリコン層１８が露出する開口部Ｆが設けられている。
【００７２】
この絶縁膜６の上にアノード電極３が設けられている。アノード電極３は、開口部Ｆにおいて、ポリシリコン層１８を介してｎ−型ドリフト領域２に電気的に接続する。アノード電極３とポリシリコン層１８との接合界面にショットキー接合Ｇが形成される。また、ｐ型ポリシリコン層１８及び絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００７３】
このように構成することでも、図１８に示す半導体装置と同様の効果を得ることができる。
【００７４】
（第８の実施の形態）
（第８の実施の形態に係る半導体装置の構成）
次に、本発明の第８の実施の形態を、図２０を参照して説明する。図２０は、本発明の第８の実施の形態に係る半導体装置の構造を示す断面図である。図２０は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２０に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００７５】
本実施の形態において、トレンチ５の側壁及び底部に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２上に延長して設けられている。トレンチ５より外周の終端領域に延長されたアノード電極３の周囲に、フローティング電位のガードリング電極１９が設けられている。ガードリング電極１９は、絶縁膜６を介してｎ−型ドリフト領域２上に設けられている。
【００７６】
（第８の実施の形態に係る半導体装置の効果）
本実施の形態において、ガードリング電極１９を形成することにより、ショットキー接合Ａから伸びた空乏層は、トレンチ５の底部からガードリング電極１９の下部へ伸長される。トレンチ５より外周の終端領域に延長されたアノード電極３の端部への電界集中が抑制され、高耐圧の半導体装置を実現することができる。
【００７７】
（第８の実施の形態に係る半導体装置の変形例）
次に、図２１乃至図２４を参照して第８の実施の形態に係る半導体装置の各種の変形例を説明する。
【００７８】
図２１は、第８の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。図２１は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２１に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２１に示す半導体装置は、ガードリング電極１９の下部のｎ−型ドリフト領域２の表面にガードリング電極用トレンチ２０が設けられている。ガードリング電極１９の下部まで延長して設けられた絶縁膜６はガードリング電極用トレンチ２０の底部及び側壁にも設けられている。そして、絶縁膜６を介してガードリング電極用トレンチ２０の内部にガードリング電極１９が埋め込まれている。
【００７９】
図２１に示す半導体装置は、ガードリング電極１９の下部にガードリング電極用トレンチ２０が形成されている。ショットキー接合Ａから伸びた空乏層は、ガードリング電極１９の下部で大きな曲率半径を有することになる。ガードリング電極１９の端部への電界の集中が緩和され、より高耐圧の半導体装置を実現することができる。
【００８０】
図２２は、第８の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。図２２は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２２に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２２に示す半導体装置は、終端領域及び素子領域において、ｎ−型ドリフト領域２の上面に絶縁膜２１が設けられている。また、素子領域において、この絶縁膜２１を貫通してｎ−型ドリフト領域２に達するように複数のトレンチ５が選択的に設けられている。このトレンチ５の側壁及び底部には絶縁膜６が設けられている。絶縁膜２１及び絶縁膜６はトレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。また、絶縁膜２１及び絶縁膜６はｎ−型ドリフト領域２上の一部で除去され、ｎ−型ドリフト領域２が露出する開口部Ｆが設けられている。
【００８１】
絶縁膜２１及び絶縁膜６の上にアノード電極３が設けられている。アノード電極３は、開口部Ｆにおいて、ｎ−型ドリフト領域２に電気的に接続する。アノード電極３とｎ−型ドリフト領域２との接合界面にショットキー接合Ａが形成される。また、絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００８２】
また、図２２に示す半導体装置は、トレンチ５より外周の終端領域に延長されたアノード電極３の周囲に、フローティング電位のガードリング電極１９が設けられている。ガードリング電極１９の下部には絶縁膜２１を貫通してｎ−型ドリフト領域２に達するようにガードリング電極用トレンチ２０が設けられている。ガードリング電極１９の下部まで延長して設けられた絶縁膜６はガードリング電極用トレンチ２０の底部及び側壁にも設けられている。そして、絶縁膜６を介してガードリング電極用トレンチ２０の内部にガードリング電極１９が埋め込まれている。
【００８３】
図２２に示す半導体装置において、絶縁膜２１及び６の厚さを調整することにより、アノード電極３の端部及びガードリング電極１９の端部のフィールドプレート効果を変調することができ、高耐圧を得ることが可能となる。
【００８４】
図２３は、第８の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。図２３は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２３に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２３に示す半導体装置において、絶縁膜６は、トレンチ５の側壁に設けられている。また、ｎ−型ドリフト領域２内には、トレンチ５の底部に接するようにｐ型のガードリング領域２２が設けられている。そして、トレンチ５内に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２上に延長して設けられている。トレンチ５より外周の終端領域に延長されたアノード電極３の周囲に、フローティング電位のガードリング電極１９が設けられている。ガードリング電極１９は、絶縁膜６を介してｎ−型ドリフト領域２上に設けられている。
【００８５】
また、ガードリング電極１９の下部のｎ−型ドリフト領域２の表面にガードリング電極用トレンチ２０が設けられている。ガードリング電極１９の下部まで延長して設けられた絶縁膜６はガードリング電極用トレンチ２０の側壁にも設けられている。絶縁膜６を介してガードリング電極用トレンチ２０の内部にガードリング電極１９が埋め込まれている。そして、ｎ−型ドリフト領域２内には、ガードリング電極用トレンチ２０の底部に接するようにｐ型のガードリング領域２２が設けられている。
【００８６】
図２３に示す半導体装置は、トレンチ５の底部及びガードリング電極用トレンチ２０の底部にｐｎ接合ダイオードが形成される。これにより、安定した耐圧や、高いアバランシェ耐量を得ることができる。
【００８７】
図２４は、第８の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。図２４は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２４に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２４に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、ショットキー接合Ａの全体にトレンチ５が形成されている。このトレンチ５内にも、側壁に絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、ｎ−型ドリフト領域２内には、複数のトレンチ５の底部に接するようにｐ型のガードリング領域２２が設けられている。
【００８８】
図２４に示す半導体装置は、ｎ−型ドリフト領域２とアノード電極とが形成するショットキー接合Ａ全体の逆方向電界を抑制することができる。これにより、逆方向リーク電流をより低減することができる。
【００８９】
図２０〜図２４に示す半導体装置において、アノード電極３の外周には、１つのガードリング電極１９が形成されている構造を示したが、ガードリング電極１９の外周に、更に別のガードリング電極を形成することも可能である。また、外周に形成した別のガードリング電極の下部にもガードリング領域を設けることが可能である。
【００９０】
以上、本発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、組み合わせ等が可能である。例えば、実施の形態において窒化物半導体の材料として窒化ガリウムを用いたショットキーバリアダイオードを説明したが、窒化物半導体としては、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）又は窒化ホウ素（ＢＮ）等の種々の窒化物半導体を用いることができる。
【００９１】
また、第４の実施の形態及び第５の実施の形態において、窒化物半導体の組み合わせはＡｌＧａＮ／ＧａＮやＩｎＧａＮ／ＧａＮの組み合わせとして説明したが、ＧａＮ／ＩｎＧａＮ、ＡｌＮ／ＡｌＧａＮ、ＢＡｌＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＡｌＮ等の種々の窒化物半導体の組み合わせでも実施可能である。
【００９２】
本発明に係る半導体装置の実施の形態には以下のものが含まれる。
【００９３】
（１）（図１〜図２４）
相互に対向する上面及び下面を有する第１導電型の窒化物半導体基板と、
前記窒化物半導体基板の上面上に設けられた第１導電型の第１の窒化物半導体領域と、
前記第１の窒化物半導体領域の上面上に設けられ、前記第１の窒化物半導体領域とショットキー接合を形成する第１の主電極と、
前記窒化物半導体基板に電気的に接続された第２の主電極と、
前記第１の窒化物半導体領域の表面に選択的に設けられたトレンチと
を備え、
前記トレンチは、前記第１の主電極により埋め込まれていることを特徴とする半導体装置。
【００９４】
（２）（図１〜図１３）
前記トレンチの側壁及び底部並びに前記トレンチより外周の前記第１の窒化物半導体領域の上面上に設けられた第１の絶縁膜をさらに備え、
前記トレンチは、前記第１の絶縁膜を介して前記第１の主電極により埋め込まれ、
前記第１の主電極は、前記トレンチより外周では前記第１の絶縁膜を介して前記第１の窒化物半導体領域の上面に設けられている
ことを特徴とする（１）記載の半導体装置。
【００９５】
（３）（図２）
前記トレンチは、複数設けられていることを特徴とする（２）記載の半導体装置。
【００９６】
（４）（図４）
前記第１の絶縁膜は、前記トレンチより外周では外側に向かうにつれ厚くなるように設けられていることを特徴とする（２）記載の半導体装置。
【００９７】
（５）（図５）
前記窒化物半導体基板上の素子領域と、前記素子領域を囲むように設けられた終端領域とをさらに備え、
前記終端領域には、前記第１の窒化物半導体領域と接続するフィールドストップ電極が設けられていることを特徴とする（２）記載の半導体装置。
【００９８】
（６）（図６）
前記終端領域の前記第１の窒化物半導体領域の表面に設けられたフィールドストップ電極用トレンチをさらに備え、
前記フィールドストップ電極用トレンチは、前記フィールドストップ電極により埋め込まれていることを特徴とする（５）記載の半導体装置。
【００９９】
（７）（図７）
前記第１の主電極に接するように前記第１の窒化物半導体領域の上面上に設けられた第２導電型の第１のガードリング領域をさらに備えることを特徴とする（２）記載の半導体装置。
【０１００】
（８）（図８）
前記第１のガードリング領域は、複数設けられていることを特徴とする（７）記載の半導体装置。
【０１０１】
（９）（図９）
前記第１の主電極は、２種類の金属からなることを特徴とする（２）記載の半導体装置。
【０１０２】
（１０）（図１０〜１３）
前記第１の窒化物半導体領域の上面上に設けられ、前記第１の主電極とショットキー接合を形成する前記第１の窒化物半導体領域と異なるバンドギャップを有する第２の半導体領域をさらに備えることを特徴とする（２）記載の半導体装置。
【０１０３】
（１１）（図１０〜図１１）
前記第２の半導体領域は、前記第１の半導体領域よりもバンドギャップの大きな半導体材料からなることを特徴とする（１０）記載の半導体装置。
【０１０４】
（１２）（図１０〜図１１）
前記第２の半導体領域は、窒化物半導体からなることを特徴とする（１１）記載の半導体装置。
【０１０５】
（１３）（図１２〜図１３）
前記第２の半導体領域は、前記第１の半導体領域よりもバンドギャップの小さな半導体材料からなることを特徴とする（１０）記載の半導体装置。
【０１０６】
（１４）（図１２）
前記第２の半導体領域は、窒化物半導体からなることを特徴とする（１３）記載の半導体装置。
【０１０７】
（１５）（図１４〜図１９）
前記トレンチの底部に接するように前記第１の窒化物半導体領域内に設けられた第２導電型の第３の窒化物半導体領域をさらに備えることを特徴とする（１）記載の半導体装置。
【０１０８】
（１６）（図１６）
前記第３の窒化物半導体領域は、前記トレンチの側壁に接するように設けられていることを特徴とする（１５）記載の半導体装置。
【０１０９】
（１７）（図２０〜図２４）
前記トレンチより外周の前記第１の絶縁膜上に設けられたガードリング電極をさらに備えることを特徴とする（１）記載の半導体装置。
【０１１０】
（１８）（図２１〜図２４）
前記第１の窒化物半導体領域の表面に選択的に設けられたガードリング電極用トレンチをさらに備え、
前記ガードリング電極用トレンチは、前記ガードリング電極により埋め込まれていることを特徴とする（１７）記載の半導体装置。
【０１１１】
（１９）（図２３〜図２４）
前記ガードリング電極用トレンチの底部に接するように前記第１の窒化物半導体領域内に設けられた第２導電型の第２のガードリング領域をさらに備えることを特徴とする （１８）記載の半導体装置。
【図面の簡単な説明】
【０１１２】
【図１】第１の実施の形態に係る半導体装置の構造を示す断面図である。
【図２】第１の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。
【図３】第１の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。
【図４】第１の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。
【図５】第１の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。
【図６】第１の実施の形態に係る半導体装置の第５の変形例の構造を示す断面図である。
【図７】第２の実施の形態に係る半導体装置の構造を示す断面図である。
【図８】第２の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図９】第３の実施の形態に係る半導体装置の構造を示す断面図である。
【図１０】第４の実施の形態に係る半導体装置の構造を示す断面図である。
【図１１】第４の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図１２】第５の実施の形態に係る半導体装置の構造を示す断面図である。
【図１３】第５の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図１４】第６の実施の形態に係る半導体装置の構造を示す断面図である。
【図１５】第６の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。
【図１６】第６の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。
【図１７】第６の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。
【図１８】第７の実施の形態に係る半導体装置の構造を示す断面図である。
【図１９】第７の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図２０】第８の実施の形態に係る半導体装置の構造を示す断面図である。
【図２１】第８の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。
【図２２】第８の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。
【図２３】第８の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。
【図２４】第８の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。
【符号の説明】
【０１１３】
１・・・ｎ＋型半導体基板、 ２・・・ｎ−型ドリフト領域、 ３・・・アノード電極、 ４・・・カソード電極、 ５・・・トレンチ、 ６、７・・・絶縁膜、 ８・・・フィールドストップ領域、 ９・・・フィールドストップ電極、 １０・・・フィールドストップ電極用トレンチ、 １１・・・ガードリング領域、 １２・・・アノード電極、 １３・・・ＡｌＧａＮ層、 １４・・・ＩｎＧａＮ層、 １５・・・ポリシリコン層、 １６・・・ガードリング領域、 １７・・・絶縁膜、 １８・・・ポリシリコン層、 １９・・・ガードリング電極、 ２０・・・ガードリング電極用トレンチ、 ２１・・・絶縁膜、 ２２・・・ガードリング領域。
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に窒化物半導体を用いたショットキーバリアダイオード（ＳＢＤ）に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）をはじめとする窒化物半導体は、シリコン（Ｓｉ）に比べて大きいバンドギャップを有し、高臨界電界を有するため、小型で高耐圧な素子が実現しやすい。窒化物半導体を用いることにより、電気機器、通信機器等に用いられる電力制御用半導体装置において、オン抵抗を低くすることができ、低損失な素子を実現することができる。特に縦型ショットキーバリアダイオードでは、オン抵抗を低くすることができ、且つチップ面積を小さくすることが可能となる。
【０００３】
通常のショットキーバリアダイオードで高耐圧な素子を実現するために、ドリフト領域を厚く、且つ不純物濃度を低く形成すると、オン抵抗が増加してしまう。このようにショットキーバリアダイオードのオン抵抗と耐圧はトレードオフの関係にある。このような素子に大きな電流を流すためには、チップ面積を大きくする必要がある。
【０００４】
また、ショットキーバリアダイオードでは、アノード電極とドリフト領域とのショットキー接合から空乏層が広がる。アノード電極端部から伸びる空乏層には曲率の大きな箇所が生じて電界が集中することがある。これにより、ショットキー接合を介して流れるリーク電流が増加して、耐圧が低下しやすい。この耐圧低下を抑制するために、ドリフト領域を厚く、且つ不純物濃度を低く形成すると、上述のようにオン抵抗が増加してしまう。
【０００５】
従来のシリコンを用いたショットキーバリアダイオードでは、このような電界集中による耐圧の低下を抑制するために、ｎ型ドリフト領域表面のアノード電極端部にｐ型にドープされたガードリング領域を設けている。不純物拡散により深いガードリング領域を形成することにより、アノード電極端部の空乏層の曲率半径が大きくなり、電界集中を緩和することができる。しかし、窒化ガリウム（ＧａＮ）などの窒化物半導体は拡散定数が小さいため、深いガードリング領域を形成することが困難である。そのため、シリコンを用いたショットキーバリアダイオードと同様なガードリング構造を実現することが困難である。このように、窒化物半導体を用いたショットキーバリアダイオードにおいて高い耐圧を実現することが難しい。
【０００６】
また、アノード電極端部の電界集中による耐圧の低下を抑制するために、ガリウム砒素（ＧａＡｓ）を用いたショットキーバリアダイオードにおいて、アノード電極端部をトレンチによりメサ分離する構造が提案されている（特許文献１参照）。しかし、窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体の臨界電界は高く、絶縁膜の破壊電界に近い。このため、メサ分離して、溝内を絶縁物で埋め込むだけでは、高耐圧が得られない。
【特許文献１】特開平７−２１１９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、高耐圧を得ることのできる窒化物半導体を用いたショットキーバリアダイオードを含む半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、相互に対向する上面及び下面を有する第１導電型の窒化物半導体基板と、前記窒化物半導体基板の上面上に設けられた第１導電型の第１の窒化物半導体領域と、前記第１の窒化物半導体領域の上面上に設けられ、前記第１の窒化物半導体領域とショットキー接合を形成する第１の主電極と、前記窒化物半導体基板に電気的に接続された第２の主電極と、前記第１の窒化物半導体領域の表面に選択的に設けられたトレンチとを備え、前記トレンチは、前記第１の主電極により埋め込まれていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、高耐圧を得ることのできる窒化物半導体を用いたショットキーバリアダイオードを含む半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、添付した図面を参照して本発明の実施の形態について説明する。なお、以下の実施の形態では第１導電型をｎ型、第２導電型をｐ型として説明する。また、以下に記載する「ｎ＋型」はｎ型不純物濃度が高い半導体を示し、「ｎ−型」はｎ型不純物濃度が低い半導体を示す。これと同様に、「ｐ＋型」、「ｐ−型」は、それぞれ、ｐ型不純物濃度が高い半導体、ｐ型不純物濃度が低い半導体を示す。
【００１１】
（第１の実施の形態）
（第１の実施の形態に係る半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の構造を示す断面図である。図１は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１に示す本実施の形態の半導体装置は、窒化物半導体を用いた縦型のショットキーバリアダイオードである。
【００１２】
図１に示すように、本実施の形態に係る半導体装置は、相互に対向する上面及び下面を有し、例えば窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成される。ｎ＋型半導体基板１の上面上には、例えば、同様に窒化ガリウム（ＧａＮ）からなるｎ−型ドリフト領域２が設けられている。また、ｎ−型ドリフト領域２の上には、ｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とｎ−型ドリフト領域２との接合界面にショットキー接合Ａが形成される。また、ｎ＋型半導体基板１の下面に電気的に接続するようにカソード電極４が設けられている。ｎ＋型半導体基板１とカソード電極４との接合はオーミック接合である。アノード電極３は、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）等からなり、カソード電極４は、例えば、ニッケル（Ｎｉ）からなる。
【００１３】
本実施の形態において、ｎ−型ドリフト領域２の表面には、選択的に複数のトレンチ５が形成されている。トレンチ５の底部及び側壁には、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、本実施の形態の半導体装置では、トレンチ５内に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。アノード電極３は、トレンチ５よりも外側の終端領域まで延長し、トレンチ５より外周では、延長した絶縁膜６を介してｎ−型ドリフト領域２の上に設けられている。
【００１４】
（第１の実施の形態に係る半導体装置の動作）
次に、半導体装置の動作について説明する。アノード電極３に正の電圧、カソード電極４に負の電圧を印加した場合、ｎ−型ドリフト領域２内の自由電子はエネルギー準位の低いアノード電極３側へ移動することができる。これによりアノード電極３からカソード電極４へと電流が流れる。
【００１５】
一方、アノード電極３に負の電圧、カソード電極４に正の電圧を印加した場合、アノード電極３の自由電子はショットキー障壁があるため、ｎ−型ドリフト領域２に移動することができない。これによりカソード電極４からアノード電極３へと電流が流れることがない。この際、アノード電極３とｎ−型ドリフト領域２との間のショットキー接合Ａからは空乏層が伸び、ｎ−型ドリフト領域２内で電圧を保持する。このとき、ショットキー接合Ａの端部から伸びる空乏層は、ｎ＋型半導体基板１に対して水平な横方向と、半導体基板１に対して垂直な縦方向との両方に伸びる。そのため、ショットキー接合Ａの端部から伸びる空乏層には曲率の大きな箇所が生じ、電界の集中が起こりやすい。
【００１６】
（第１の実施の形態に係る半導体装置の効果）
本実施の形態に係る半導体装置において、アノード電極３とｎ−型ドリフト領域２との間のショットキー接合Ａの端部より外側のｎ−型ドリフト領域２にトレンチ５が形成されている。また、このトレンチ５内部には、絶縁膜６を介してアノード電極３が埋め込まれている。ショットキー接合Ａから伸びる空乏層は、トレンチ５に沿って湾曲するため、ショットキー接合Ａを形成するアノード電極３の端部には電界が集中することがない。電界の集中はトレンチ５の底部において起こるものの、トレンチ５の底部及び側壁には絶縁膜６が設けられているため、トレンチ５内に埋め込まれたアノード電極３へと電流が流れることがない。そして、ｎ−型ドリフト領域２内に保持された電圧は、絶縁膜６とｎ−型ドリフト領域２との両方で分担され、高耐圧が得られる。また、ｎ−型ドリフト領域２と接しているアノード電極３端部に電界集中が起こらないため、逆方向リーク電流を抑えることも可能となる。
【００１７】
また、本実施の形態に係る半導体装置では、トレンチ５よりも外側の終端領域のｎ−型ドリフト領域２の表面にも絶縁膜６が設けられている。そして、このトレンチ５よりも外側の絶縁膜６の上までアノード電極３が延長されている。この絶縁膜６上に形成されたアノード電極３はフィールドプレート電極として作用し、トレンチ５に沿って湾曲した空乏層をさらに横方向に伸ばすことができる。これにより、トレンチ５底部の電界集中を抑制することができ、高耐圧の半導体装置を実現することができる。
【００１８】
（第１の実施の形態に係る半導体装置の変形例）
次に、図２乃至図６を参照して第１の実施の形態に係る半導体装置の各種の変形例を説明する。
【００１９】
図２は、第１の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。図２は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、素子領域のショットキー接合Ａの全体にトレンチ５が形成されている。このトレンチ５内にも底部及び側壁に、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００２０】
図２に示す半導体装置は、ｎ−型ドリフト領域２とアノード電極３とが形成するショットキー接合Ａ全体の逆方向電界を抑制することができる。これにより、リーク電流をより低減することができる。
【００２１】
図３は、第１の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。図３は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図３に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図３に示す半導体装置は、絶縁膜６がトレンチ５のショットキー接合Ａが形成されている側の上端部Ｂにまでは到達しておらず、ｎ−型ドリフト領域２とアノード電極３との間のショットキー接合Ａがトレンチ５の側壁の上端部Ｂにまで延長している。
【００２２】
図３に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２との接触面積を増やすことができ、オン抵抗を低減することができる。
【００２３】
図４は、第１の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。図４は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図４に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図４に示す半導体装置は、トレンチ５より外周の終端領域において、絶縁膜６上に絶縁膜７が形成されている。換言すると、絶縁膜６及び７はトレンチ５より外周に向かうにつれ絶縁膜６及び７の合計の厚さが厚くなるように形成されている。アノード電極３は、トレンチ５より外周では、絶縁膜６及び７を介してｎ−型ドリフト領域２の上に設けられている。
【００２４】
図４に示す半導体装置は、トレンチ５よりも外周の終端領域で絶縁膜６及び７の合計の厚さがトレンチ５の内周における厚さよりも厚くなるように形成されているため、フィールドプレート電極として作用するアノード電極３の端部近傍で空乏層の伸びが緩やかになる。これにより、トレンチ５の底部及びアノード電極３の端部での電界の集中を抑制することができる。
【００２５】
図５は、第１の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。図５は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図５に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図５に示す半導体装置は、終端領域のｎ−型ドリフト領域２の表面まで絶縁膜６が延長して設けられている。また、終端領域の端部にはｎ型のフィールドストップ領域８が設けられ、フィールドストップ領域８にはフィールドストップ電極９が接続されている。
【００２６】
ショットキーバリアダイオードはダイシングによりウェハからチップへと加工されるため、ダイシングされたチップ側面に損傷を受ける。この損傷を受けたチップ側面に電圧が印加されると、リーク電流が流れることがある。また、安定した耐圧が得られないという問題も生じる。図５に示す半導体装置は、フィールドストップ電極９及びフィールドストップ領域８が設けられているため、ショットキー接合Ａから伸びた空乏層のチップ側面への到達を阻止することができ、チップ側面に電圧が印加されることがない。
【００２７】
図６は、第１の実施の形態に係る半導体装置の第５の変形例の構造を示す断面図である。図６は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図６に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図６に示す半導体装置は、終端領域のｎ−型ドリフト領域２の表面にフィールドストップ電極用トレンチ１０が形成されている。終端領域まで延長して設けられた絶縁膜６は、フィールドストップ電極用トレンチ１０の底部及び側壁にも設けられている。フィールドストップ電極用トレンチ１０の内部は、絶縁膜６を介してフィールドストップ電極９により埋め込まれている。
【００２８】
図６に示す半導体装置は、フィールドストップ電極用トレンチ１０が形成されているため、ｎ−型ドリフト領域２とアノード電極３との間のショットキー接合Ａから伸びた空乏層のチップ側面への到達をより確実に阻止することができる。フィールドストップ電極用トレンチ１０はトレンチ５と同時に形成することができるため、ｎ型のフィールドストップ領域８を設ける必要がない分少ない工程で半導体装置を形成することができる。
【００２９】
（第２の実施の形態）
（第２の実施の形態に係る半導体装置の構成）
次に、本発明の第２の実施の形態を、図７を参照して説明する。図７は、本発明の第２の実施の形態に係る半導体装置の構造を示す断面図である。図７は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図７に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００３０】
本実施の形態において、アノード電極３とショットキー接合Ａを形成しているｎ−型ドリフト領域２の上面に、アノード電極３に接するようにｐ型のガードリング領域１１が設けられている。ガードリング領域１１は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍にトレンチ５の側壁と接するように設けられている。ガードリング領域１１は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）等をｎ−型ドリフト領域２にドープすることにより設けられている。
【００３１】
（第２の実施の形態に係る半導体装置の効果）
ショットキーバリアダイオードに逆方向の電圧（アノード電極に負の電圧、カソード電極に正の電圧）が与えられた場合、発生したホールはショットキー接合Ａの近傍に蓄積して、ショットキー接合付近の電界を増加させる。この電界により、アバランシェ降伏による電子・ホール対の発生が促進されるため、アバランシェ電流が増加し続けて、素子が破壊してしまう。
【００３２】
本実施の形態に係る半導体装置において、ガードリング領域１１を形成することにより、アバランシェ降伏によってｎ−型ドリフト領域２内に発生したホールを速やかに排出することができる。そのため、アバランシェ降伏による素子の破壊を防ぐことができる。
【００３３】
また、アバランシェ降伏が発生した場合でも安定して電流を流すことができ、半導体装置に印加される逆方向電圧もアバランシェ降伏電圧によりクランプされて増加しない。これにより、ショットキーバリアダイオードに接続されている周囲の素子に印加される電圧も増加せず、周囲の素子の破壊を防ぐこともできる。
【００３４】
（第２の実施の形態に係る半導体装置の変形例）
次に、図８を参照して第２の実施の形態に係る半導体装置の変形例を説明する。
【００３５】
図８は、第２の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図８は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図８に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図８に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、ショットキー接合Ａの全体に複数のｐ型のガードリング領域１１が設けられている。
【００３６】
ショットキーバリアダイオードに逆方向の電圧（アノード電極に負の電圧、カソード電極に正の電圧）が印加された場合、ショットキー接合Ａに加わる電界が増加することで、ショットキー障壁をトンネリング効果により通過する電流が増加してしまう。図８に示す半導体装置は、複数のガードリング領域１１を形成することにより、ショットキー接合Ａに加わる電界が緩和され、ショットキー接合Ａを流れるリーク電流を低減することができる。また、ｎ−型ドリフト領域２に形成されるガードリング領域１１の表面積を増やすことで、逆方向電圧の印加時にホールの排出が促進され、更に高いアバランシェ耐量を得ることもできる。
【００３７】
（第３の実施の形態）
（第３の実施の形態に係る半導体装置の構成）
次に、本発明の第３の実施の形態を、図９を参照して説明する。図９は、本発明の第３の実施の形態に係る半導体装置の構造を示す断面図である。図９は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図９に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００３８】
本実施の形態において、アノード電極は、アノード電極３とアノード電極１２との異なる２種類の金属により構成されている。アノード電極３は、ｎ−型ドリフト領域２との接合界面にショットキー接合Ａが形成されるように設けられている。アノード電極３は、ショットキー障壁高さの大きな金属、例えばニッケル（Ｎｉ）、プラチナ（Ｐｔ）等からなる。アノード電極１２は、ｎ−型ドリフト領域２上に複数設けられ、アノード電極３により覆われている。アノード電極１２は、ｎ−型ドリフト層２との間にショットキー接合Ｃを形成する。アノード電極１２は、ショットキー障壁高さの小さな金属、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）等からなる。
【００３９】
（第３の実施の形態に係る半導体装置の効果）
本実施の形態に係る半導体装置において、半導体装置に逆方向の電圧（アノード電極に負の電圧、カソード電極に正の電圧）が印加された場合でも、ショットキー障壁高さの大きなアノード電極３により、リーク電流を低減することができる。また、半導体装置に順方向の電圧（アノード電極に正の電圧、カソード電極に負の電圧）が印加された場合には、ショットキー障壁高さの小さなアノード電極１２を介して順方向電流を流すことにより、低いオン抵抗を実現することができる。
【００４０】
（第４の実施の形態）
（第４の実施の形態に係る半導体装置の構成）
次に、本発明の第４の実施の形態を、図１０を参照して説明する。図１０は、本発明の第４の実施の形態に係る半導体装置の構造を示す断面図である。図１０は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１０に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００４１】
本実施の形態において、窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成されたｎ−型ドリフト領域２の上面に、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる半導体層１３が設けられている。ＡｌＧａＮは、ＧａＮに比べて大きなバンドギャップを有する窒化物半導体である。ｎ−型ドリフト領域２とＡｌＧａＮ層１３との接合界面にヘテロ接合Ｄが形成される。このＡｌＧａＮ層１３の上には、ＡｌＧａＮ層１３を介してｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とＡｌＧａＮ層１３との接合界面にショットキー接合Ｅが形成される。本実施の形態において、ＡｌＧａＮ層１３の表面には、ＡｌＧａＮ層１３を貫通してｎ−型ドリフト領域２に達するように、選択的に複数のトレンチ５が形成されている。トレンチ５の底部及び側壁には、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００４２】
（第４の実施の形態に係る半導体装置の効果）
ＡｌＧａＮはＧａＮに比べて大きなバンドギャップを有するため、ＡｌＧａＮ層１３とアノード電極３との接合界面に形成されるショットキー接合Ｅの障壁の高さが大きくなる。これにより、逆方向電圧印加時のリーク電流を小さくすることが可能である。また、ショットキー接合Ｅの障壁の高さは、アノード電極３を構成する金属で一意に決定されるが、ＡｌＧａＮ層１３を挿入することで、ショットキー障壁の高さを制御することも可能となる。具体的には、ＡｌＧａＮ層１３を構成するＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）のＡｌ組成比を変化させることによりショットキー障壁高さを変化させることができる。
【００４３】
（第４の実施の形態に係る半導体装置の変形例）
次に、図１１を参照して第４の実施の形態に係る半導体装置の変形例を説明する。
【００４４】
図１１は、第４の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図１１は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１１に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１１に示す半導体装置は、アノード電極がアノード電極３とアノード電極１２との異なる２種類の金属により設けられている。アノード電極３は、ＡｌＧａＮ層１３との接合界面にショットキー接合Ｅが形成されるように設けられている。アノード電極３は、ショットキー障壁高さの大きな金属、例えばニッケル（Ｎｉ）、プラチナ（Ｐｔ）等からなる。アノード電極１２は、ＡｌＧａＮ層１３上に複数設けられ、アノード電極３により覆われている。アノード電極１２は、ＡｌＧａＮ層１３との間にショットキー接合Ｃを形成する。アノード電極１２は、ショットキー障壁高さの小さな金属、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）等からなる。
【００４５】
本実施の形態において、ＡｌＧａＮ層１３を設けることによりショットキー障壁高さを大きくすると、順方向の電圧（アノード電極に正の電圧、カソード電極に負の電圧）を印加した場合に電流を流し始める電圧（立ち上がり電圧）が大きくなってしまう。図１１に示す半導体装置は、２種類の金属を用いてアノード電極３及び１２を形成したため、立ち上がり電圧を小さく、且つ、逆方向リーク電流も小さくすることができる。逆方向リーク電流を小さくするために、ＡｌＧａＮ層１３はアンドープであることが望ましい。
【００４６】
（第５の実施の形態）
（第５の実施の形態に係る半導体装置の構成）
次に、本発明の第５の実施の形態を、図１２を参照して説明する。図１２は、本発明の第５の実施の形態に係る半導体装置の構造を示す断面図である。図１２は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１２に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００４７】
本実施の形態において、窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成されたｎ−型ドリフト領域２の上面に、選択的に窒化インジウムガリウム（ＩｎＧａＮ）からなる半導体層１４が設けられている。ＩｎＧａＮは、ＧａＮに比べて小さなバンドギャップを有する窒化物半導体である。ｎ−型ドリフト領域２とＩｎＧａＮ層１４との接合界面にヘテロ接合Ｄが形成される。このＩｎＧａＮ層１４の上には、ＩｎＧａＮ層１４を介してｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とＩｎＧａＮ層１４との接合界面にショットキー接合Ｅが形成される。
【００４８】
（第５の実施の形態に係る半導体装置の効果）
アノード電極３を形成した後の工程ばらつきによって、アノード電極３とＩｎＧａＮ層１４との間のショットキー接合Ｅのショットキー障壁高さはばらつきやすい。本実施の形態に係る半導体装置において、バンドギャップの小さなＩｎＧａＮ層１４を用いることにより、アノード電極３とＩｎＧａＮ層１４との間のショットキー接合Ｅのショットキー障壁高さを低くし、ｎ−型ドリフト領域２とＩｎＧａＮ層１４との間のヘテロ接合Ｄを障壁として利用する。ＩｎＧａＮ層１４は結晶成長により形成することができるため、ＩｎＧａＮ層１４とｎ−型ドリフト領域２との接合界面に形成されるヘテロ接合Ｄの障壁高さを安定させることができる。
【００４９】
ここで、高いアバランシェ耐量を得るためにＩｎＧａＮ層１４はｐ型であることが望ましい。ヘテロ接合Ｄによる障壁は、伝導帯と価電子帯の両方に存在するため、順方向に電圧が印加されてもホールの注入は起きない。このため、ｎ−型ドリフト領域２とＩｎＧａＮ層１４とがｐｎ接合ダイオードであっても、ショットキーバリアダイオードと同様なユニポーラ動作となって、高速動作が期待できる。このとき、アノード電極３とｐ型のＩｎＧａＮ層１４と間での低いオーミック抵抗を実現するために、アノード電極３はプラチナ（Ｐｔ）などを用いることが望ましい。
【００５０】
（第５の実施の形態に係る半導体装置の変形例）
次に、図１３を参照して第５の実施の形態に係る半導体装置の変形例を説明する。
【００５１】
図１３は、第５の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図１３は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１３に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１３に示す半導体装置は、窒化ガリウム（ＧａＮ）からなるｎ＋型半導体基板１上に形成されたｎ−型ドリフト領域２の上面に、選択的にポリシリコン（ｐ−Ｓｉ）からなる半導体層１５が設けられている。ポリシリコンは、ＧａＮに比べて小さなバンドギャップを有する半導体である。ｎ−型ドリフト領域２とポリシリコン層１５との接合界面にヘテロ接合Ｄが形成される。このポリシリコン層１５の上には、ポリシリコン層１５を介してｎ−型ドリフト領域２に電気的に接続するようにアノード電極３が設けられている。アノード電極３とポリシリコン層１５との接合界面にショットキー接合Ｅが形成される。
【００５２】
シリコン程度にバンドギャップが狭い半導体材料であれば、単結晶でなくとも１ｅＶ程度のヘテロ接合Ｄの障壁高さが得られる。図１３に示す半導体装置において、結晶成長を必要としないポリシリコンを用いることにより、リーク電流を低減することができる。また、ポリシリコン層１５はＩｎＧａＮ層１４よりも低いオーミック抵抗を得ることができる。
【００５３】
（第６の実施の形態）
（第６の実施の形態に係る半導体装置の構成）
次に、本発明の第６の実施の形態を、図１４を参照して説明する。図１４は、本発明の第６の実施の形態に係る半導体装置の構造を示す断面図である。図１４は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１４に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００５４】
本実施の形態において、ｎ−型ドリフト領域２の表面には、選択的に複数のトレンチ５が形成されている。トレンチ５の側壁には、絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、窒化物半導体からなるｎ−型ドリフト領域２内には、トレンチ５の底部に接するように窒化物半導体からなるｐ型のガードリング領域１６が設けられている。そして、トレンチ５内に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。アノード電極３は、トレンチ５よりも外側の終端領域まで延長し、トレンチ５より外周では、延長した絶縁膜６を介してｎ−型ドリフト領域２の上に設けられている。
【００５５】
（第６の実施の形態に係る半導体装置の効果）
本実施の形態に係る半導体装置において、ガードリング領域１６は、アノード電極３に接続されていることから、ガードリング領域１６とｎ−型ドリフト領域２とによりｐｎ接合ダイオードが形成されている。ここで、ショットキー接合Ａの接合界面よりもガードリング領域１６の方が、ｎ＋型半導体基板１に近いため、半導体装置の耐圧はｐｎ接合ダイオードの耐圧により決定される。アノード電極３を形成した後の工程ばらつきによって、ショットキー障壁高さがばらついたとしても、安定した耐圧が得られる。
【００５６】
また、高電圧印加時に発生するアバランシェ降伏は、ガードリング領域１６とｎ−型ドリフト領域２との間のｐｎ接合で起こる。そのため、アバランシェ降伏により発生したホールは、速やかにガードリング領域１６から排出され、高いアバランシェ耐量を得ることもできる。
【００５７】
（第６の実施の形態に係る半導体装置の変形例）
次に、図１５乃至図１７を参照して第６の実施の形態に係る半導体装置の各種の変形例を説明する。
【００５８】
図１５は、第６の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。図１５は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１５に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１５に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、ショットキー接合Ａの全体にトレンチ５が形成されている。このトレンチ５内にも、側壁に絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、ｎ−型ドリフト領域２内には、複数のトレンチ５の底部に接するようにｐ型のガードリング領域１６が設けられている。
【００５９】
図１５に示す半導体装置は、ｎ−型ドリフト領域２とアノード電極３とが形成するショットキー接合Ａ全体の逆方向電界を抑制することができる。これにより、リーク電流をより低減することができる。また、アノード電極３に接続されているガードリング領域１６が増えることで、アバランシェ降伏時のホール排出の抵抗が下がり、より高いアバランシェ耐量を得ることもできる。
【００６０】
図１６は、第６の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。図１６は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１６に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１６に示す半導体装置は、トレンチ５の底部及び側壁に接するようにｎ−型ドリフト領域２内にｐ型のガードリング領域１６が設けられている。そして、絶縁膜６は、トレンチ５の上端部からトレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に設けられている。アノード電極３は、アノード電極３は、トレンチ５よりも外側の終端領域まで延長し、トレンチ５より外周では、絶縁膜６を介してｎ−型ドリフト領域２の上に設けられている。
【００６１】
図１６に示す半導体装置は、トレンチ５の側壁及び底部には絶縁膜が設けられておらず、ガードリング領域１６とアノード電極３とが接触している。トレンチ５の側壁及び底部にｐ型のガードリング領域１６が設けられているため、逆方向リーク電流が増えることがない。このように形成することにより、ショットキー接合面積が増えて、オン時の順方向の電圧を下げることが可能となる。
【００６２】
図１７は、第６の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。図１７は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１７に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１７に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの全体にｐ型のガードリング領域１６が形成されている。
【００６３】
図１７に示す半導体装置は、ショットキー接合Ａの全体の逆方向電界を抑制することができる。これにより、リーク電流をより低減することができる。ガードリング領域１６を形成する際に、トレンチ底部のガードリング領域１６とショットキー接合Ａの下部のガードリング領域１６と同時に形成することが可能である。これにより工程を増やすことなく、図１７に示す半導体装置を形成することができる。
【００６４】
（第７の実施の形態）
（第７の実施の形態に係る半導体装置の構成）
次に、本発明の第７の実施の形態を、図１８を参照して説明する。図１８は、本発明の第７の実施の形態に係る半導体装置の構造を示す断面図である。図１８は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１８に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００６５】
本実施の形態において、ｎ−型ドリフト領域２の上面に、絶縁膜１７が設けられている。この絶縁膜１７を貫通してｎ−型ドリフト領域２に達するように複数のトレンチ５が選択的に設けられている。このトレンチ５の側壁には絶縁膜６が設けられている。絶縁膜１７及び絶縁膜６はトレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。また、絶縁膜１７及び絶縁膜６はｎ−型ドリフト領域２上の一部で除去され、ｎ−型ドリフト領域２が露出する開口部Ｆが設けられている。
【００６６】
絶縁膜１７及び絶縁膜６が設けられたｎ−型ドリフト領域２の上面にｐ型のポリシリコン層１８が設けられている。ポリシリコン層１８は、絶縁膜１７及び絶縁膜６の上部、トレンチ５の側壁及び底部、並びに開口部Ｆ上に一様に設けられている。
【００６７】
このポリシリコン層１８の上にアノード電極３が設けられている。アノード電極３は、開口部Ｆにおいて、ポリシリコン層１８を介してｎ−型ドリフト領域２に電気的に接続する。アノード電極３とポリシリコン層１８との接合界面にショットキー接合Ｇが形成される。また、ポリシリコン層１８及び絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００６８】
（第７の実施の形態に係る半導体装置の効果）
本実施の形態において、ｎ−型ドリフト領域２とポリシリコン層１８との接合界面にヘテロ接合Ｈが形成される。このポリシリコン層１８を用いることにより、リーク電流を低減することができる。
【００６９】
また、トレンチ５の底部において、ポリシリコン層１８とｎ−型ドリフト領域２とによりｐｎ接合ダイオードが形成されている。ここで、ヘテロ接合Ｈの界面よりも、ポリシリコン層１８とｎ−型ドリフト領域２と間のｐｎ接合ダイオードの方が、ｎ＋型半導体基板１に近いため、高電圧印加時のアバランシェ降伏はトレンチ５の底部で起こる。トレンチ５により空乏層の曲率半径を大きくすることに加え、アバランシェ降伏箇所を限定することによって、安定した高耐圧を実現することが可能となる。
【００７０】
（第７の実施の形態に係る半導体装置の変形例）
次に、図１９を参照して第７の実施の形態に係る半導体装置の変形例を説明する。
【００７１】
図１９は、第７の実施の形態に係る半導体装置の変形例の構造を示す断面図である。図１９は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図１９に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図１９に示す半導体装置は、ｎ−型ドリフト領域２の表面に複数のトレンチ５が選択的に設けられている。このトレンチ５の底部及び側壁部を含むｎ−型ドリフト領域２の上面にｐ型のポリシリコン層１８が設けられている。このポリシリコン層１８上を含むｎ−型ドリフト領域２の全面に絶縁膜６が設けられている。絶縁膜６はトレンチより外周の終端領域に向けて、ｎ−型ドリフト領域２上に延長して設けられている。また、絶縁膜６はｎ−型ドリフト領域２上の一部で除去され、ポリシリコン層１８が露出する開口部Ｆが設けられている。
【００７２】
この絶縁膜６の上にアノード電極３が設けられている。アノード電極３は、開口部Ｆにおいて、ポリシリコン層１８を介してｎ−型ドリフト領域２に電気的に接続する。アノード電極３とポリシリコン層１８との接合界面にショットキー接合Ｇが形成される。また、ｐ型ポリシリコン層１８及び絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００７３】
このように構成することでも、図１８に示す半導体装置と同様の効果を得ることができる。
【００７４】
（第８の実施の形態）
（第８の実施の形態に係る半導体装置の構成）
次に、本発明の第８の実施の形態を、図２０を参照して説明する。図２０は、本発明の第８の実施の形態に係る半導体装置の構造を示す断面図である。図２０は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２０に示す本実施の形態に係る半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。
【００７５】
本実施の形態において、トレンチ５の側壁及び底部に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２上に延長して設けられている。トレンチ５より外周の終端領域に延長されたアノード電極３の周囲に、フローティング電位のガードリング電極１９が設けられている。ガードリング電極１９は、絶縁膜６を介してｎ−型ドリフト領域２上に設けられている。
【００７６】
（第８の実施の形態に係る半導体装置の効果）
本実施の形態において、ガードリング電極１９を形成することにより、ショットキー接合Ａから伸びた空乏層は、トレンチ５の底部からガードリング電極１９の下部へ伸長される。トレンチ５より外周の終端領域に延長されたアノード電極３の端部への電界集中が抑制され、高耐圧の半導体装置を実現することができる。
【００７７】
（第８の実施の形態に係る半導体装置の変形例）
次に、図２１乃至図２４を参照して第８の実施の形態に係る半導体装置の各種の変形例を説明する。
【００７８】
図２１は、第８の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。図２１は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２１に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２１に示す半導体装置は、ガードリング電極１９の下部のｎ−型ドリフト領域２の表面にガードリング電極用トレンチ２０が設けられている。ガードリング電極１９の下部まで延長して設けられた絶縁膜６はガードリング電極用トレンチ２０の底部及び側壁にも設けられている。そして、絶縁膜６を介してガードリング電極用トレンチ２０の内部にガードリング電極１９が埋め込まれている。
【００７９】
図２１に示す半導体装置は、ガードリング電極１９の下部にガードリング電極用トレンチ２０が形成されている。ショットキー接合Ａから伸びた空乏層は、ガードリング電極１９の下部で大きな曲率半径を有することになる。ガードリング電極１９の端部への電界の集中が緩和され、より高耐圧の半導体装置を実現することができる。
【００８０】
図２２は、第８の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。図２２は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２２に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２２に示す半導体装置は、終端領域及び素子領域において、ｎ−型ドリフト領域２の上面に絶縁膜２１が設けられている。また、素子領域において、この絶縁膜２１を貫通してｎ−型ドリフト領域２に達するように複数のトレンチ５が選択的に設けられている。このトレンチ５の側壁及び底部には絶縁膜６が設けられている。絶縁膜２１及び絶縁膜６はトレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２の上面に延長して設けられている。また、絶縁膜２１及び絶縁膜６はｎ−型ドリフト領域２上の一部で除去され、ｎ−型ドリフト領域２が露出する開口部Ｆが設けられている。
【００８１】
絶縁膜２１及び絶縁膜６の上にアノード電極３が設けられている。アノード電極３は、開口部Ｆにおいて、ｎ−型ドリフト領域２に電気的に接続する。アノード電極３とｎ−型ドリフト領域２との接合界面にショットキー接合Ａが形成される。また、絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。
【００８２】
また、図２２に示す半導体装置は、トレンチ５より外周の終端領域に延長されたアノード電極３の周囲に、フローティング電位のガードリング電極１９が設けられている。ガードリング電極１９の下部には絶縁膜２１を貫通してｎ−型ドリフト領域２に達するようにガードリング電極用トレンチ２０が設けられている。ガードリング電極１９の下部まで延長して設けられた絶縁膜６はガードリング電極用トレンチ２０の底部及び側壁にも設けられている。そして、絶縁膜６を介してガードリング電極用トレンチ２０の内部にガードリング電極１９が埋め込まれている。
【００８３】
図２２に示す半導体装置において、絶縁膜２１及び６の厚さを調整することにより、アノード電極３の端部及びガードリング電極１９の端部のフィールドプレート効果を変調することができ、高耐圧を得ることが可能となる。
【００８４】
図２３は、第８の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。図２３は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２３に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２３に示す半導体装置において、絶縁膜６は、トレンチ５の側壁に設けられている。また、ｎ−型ドリフト領域２内には、トレンチ５の底部に接するようにｐ型のガードリング領域２２が設けられている。そして、トレンチ５内に設けられた絶縁膜６は、トレンチ５より外周の終端領域に向けて、ｎ−型ドリフト領域２上に延長して設けられている。トレンチ５より外周の終端領域に延長されたアノード電極３の周囲に、フローティング電位のガードリング電極１９が設けられている。ガードリング電極１９は、絶縁膜６を介してｎ−型ドリフト領域２上に設けられている。
【００８５】
また、ガードリング電極１９の下部のｎ−型ドリフト領域２の表面にガードリング電極用トレンチ２０が設けられている。ガードリング電極１９の下部まで延長して設けられた絶縁膜６はガードリング電極用トレンチ２０の側壁にも設けられている。絶縁膜６を介してガードリング電極用トレンチ２０の内部にガードリング電極１９が埋め込まれている。そして、ｎ−型ドリフト領域２内には、ガードリング電極用トレンチ２０の底部に接するようにｐ型のガードリング領域２２が設けられている。
【００８６】
図２３に示す半導体装置は、トレンチ５の底部及びガードリング電極用トレンチ２０の底部にｐｎ接合ダイオードが形成される。これにより、安定した耐圧や、高いアバランシェ耐量を得ることができる。
【００８７】
図２４は、第８の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。図２４は、ショットキーバリアダイオード等の半導体素子が形成される素子領域及びこの素子領域を囲う終端領域を示している。図２４に示す半導体装置において、第１の実施の形態に係る半導体装置と同一の構成を有する箇所には、同一符号を付すことによりその説明を省略する。図２４に示す半導体装置は、アノード電極３とｎ−型ドリフト領域２とにより形成されるショットキー接合Ａの端部近傍だけではなく、ショットキー接合Ａの全体にトレンチ５が形成されている。このトレンチ５内にも、側壁に絶縁膜６が設けられており、この絶縁膜６を介してトレンチ５の内部にアノード電極３が埋め込まれている。また、ｎ−型ドリフト領域２内には、複数のトレンチ５の底部に接するようにｐ型のガードリング領域２２が設けられている。
【００８８】
図２４に示す半導体装置は、ｎ−型ドリフト領域２とアノード電極とが形成するショットキー接合Ａ全体の逆方向電界を抑制することができる。これにより、逆方向リーク電流をより低減することができる。
【００８９】
図２０〜図２４に示す半導体装置において、アノード電極３の外周には、１つのガードリング電極１９が形成されている構造を示したが、ガードリング電極１９の外周に、更に別のガードリング電極を形成することも可能である。また、外周に形成した別のガードリング電極の下部にもガードリング領域を設けることが可能である。
【００９０】
以上、本発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、組み合わせ等が可能である。例えば、実施の形態において窒化物半導体の材料として窒化ガリウムを用いたショットキーバリアダイオードを説明したが、窒化物半導体としては、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）又は窒化ホウ素（ＢＮ）等の種々の窒化物半導体を用いることができる。
【００９１】
また、第４の実施の形態及び第５の実施の形態において、窒化物半導体の組み合わせはＡｌＧａＮ／ＧａＮやＩｎＧａＮ／ＧａＮの組み合わせとして説明したが、ＧａＮ／ＩｎＧａＮ、ＡｌＮ／ＡｌＧａＮ、ＢＡｌＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＡｌＮ等の種々の窒化物半導体の組み合わせでも実施可能である。
【００９２】
本発明に係る半導体装置の実施の形態には以下のものが含まれる。
【００９３】
（１）（図１〜図２４）
相互に対向する上面及び下面を有する第１導電型の窒化物半導体基板と、
前記窒化物半導体基板の上面上に設けられた第１導電型の第１の窒化物半導体領域と、
前記第１の窒化物半導体領域の上面上に設けられ、前記第１の窒化物半導体領域とショットキー接合を形成する第１の主電極と、
前記窒化物半導体基板に電気的に接続された第２の主電極と、
前記第１の窒化物半導体領域の表面に選択的に設けられたトレンチと
を備え、
前記トレンチは、前記第１の主電極により埋め込まれていることを特徴とする半導体装置。
【００９４】
（２）（図１〜図１３）
前記トレンチの側壁及び底部並びに前記トレンチより外周の前記第１の窒化物半導体領域の上面上に設けられた第１の絶縁膜をさらに備え、
前記トレンチは、前記第１の絶縁膜を介して前記第１の主電極により埋め込まれ、
前記第１の主電極は、前記トレンチより外周では前記第１の絶縁膜を介して前記第１の窒化物半導体領域の上面に設けられている
ことを特徴とする（１）記載の半導体装置。
【００９５】
（３）（図２）
前記トレンチは、複数設けられていることを特徴とする（２）記載の半導体装置。
【００９６】
（４）（図４）
前記第１の絶縁膜は、前記トレンチより外周では外側に向かうにつれ厚くなるように設けられていることを特徴とする（２）記載の半導体装置。
【００９７】
（５）（図５）
前記窒化物半導体基板上の素子領域と、前記素子領域を囲むように設けられた終端領域とをさらに備え、
前記終端領域には、前記第１の窒化物半導体領域と接続するフィールドストップ電極が設けられていることを特徴とする（２）記載の半導体装置。
【００９８】
（６）（図６）
前記終端領域の前記第１の窒化物半導体領域の表面に設けられたフィールドストップ電極用トレンチをさらに備え、
前記フィールドストップ電極用トレンチは、前記フィールドストップ電極により埋め込まれていることを特徴とする（５）記載の半導体装置。
【００９９】
（７）（図７）
前記第１の主電極に接するように前記第１の窒化物半導体領域の上面上に設けられた第２導電型の第１のガードリング領域をさらに備えることを特徴とする（２）記載の半導体装置。
【０１００】
（８）（図８）
前記第１のガードリング領域は、複数設けられていることを特徴とする（７）記載の半導体装置。
【０１０１】
（９）（図９）
前記第１の主電極は、２種類の金属からなることを特徴とする（２）記載の半導体装置。
【０１０２】
（１０）（図１０〜１３）
前記第１の窒化物半導体領域の上面上に設けられ、前記第１の主電極とショットキー接合を形成する前記第１の窒化物半導体領域と異なるバンドギャップを有する第２の半導体領域をさらに備えることを特徴とする（２）記載の半導体装置。
【０１０３】
（１１）（図１０〜図１１）
前記第２の半導体領域は、前記第１の半導体領域よりもバンドギャップの大きな半導体材料からなることを特徴とする（１０）記載の半導体装置。
【０１０４】
（１２）（図１０〜図１１）
前記第２の半導体領域は、窒化物半導体からなることを特徴とする（１１）記載の半導体装置。
【０１０５】
（１３）（図１２〜図１３）
前記第２の半導体領域は、前記第１の半導体領域よりもバンドギャップの小さな半導体材料からなることを特徴とする（１０）記載の半導体装置。
【０１０６】
（１４）（図１２）
前記第２の半導体領域は、窒化物半導体からなることを特徴とする（１３）記載の半導体装置。
【０１０７】
（１５）（図１４〜図１９）
前記トレンチの底部に接するように前記第１の窒化物半導体領域内に設けられた第２導電型の第３の窒化物半導体領域をさらに備えることを特徴とする（１）記載の半導体装置。
【０１０８】
（１６）（図１６）
前記第３の窒化物半導体領域は、前記トレンチの側壁に接するように設けられていることを特徴とする（１５）記載の半導体装置。
【０１０９】
（１７）（図２０〜図２４）
前記トレンチより外周の前記第１の絶縁膜上に設けられたガードリング電極をさらに備えることを特徴とする（１）記載の半導体装置。
【０１１０】
（１８）（図２１〜図２４）
前記第１の窒化物半導体領域の表面に選択的に設けられたガードリング電極用トレンチをさらに備え、
前記ガードリング電極用トレンチは、前記ガードリング電極により埋め込まれていることを特徴とする（１７）記載の半導体装置。
【０１１１】
（１９）（図２３〜図２４）
前記ガードリング電極用トレンチの底部に接するように前記第１の窒化物半導体領域内に設けられた第２導電型の第２のガードリング領域をさらに備えることを特徴とする （１８）記載の半導体装置。
【図面の簡単な説明】
【０１１２】
【図１】第１の実施の形態に係る半導体装置の構造を示す断面図である。
【図２】第１の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。
【図３】第１の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。
【図４】第１の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。
【図５】第１の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。
【図６】第１の実施の形態に係る半導体装置の第５の変形例の構造を示す断面図である。
【図７】第２の実施の形態に係る半導体装置の構造を示す断面図である。
【図８】第２の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図９】第３の実施の形態に係る半導体装置の構造を示す断面図である。
【図１０】第４の実施の形態に係る半導体装置の構造を示す断面図である。
【図１１】第４の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図１２】第５の実施の形態に係る半導体装置の構造を示す断面図である。
【図１３】第５の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図１４】第６の実施の形態に係る半導体装置の構造を示す断面図である。
【図１５】第６の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。
【図１６】第６の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。
【図１７】第６の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。
【図１８】第７の実施の形態に係る半導体装置の構造を示す断面図である。
【図１９】第７の実施の形態に係る半導体装置の変形例の構造を示す断面図である。
【図２０】第８の実施の形態に係る半導体装置の構造を示す断面図である。
【図２１】第８の実施の形態に係る半導体装置の第１の変形例の構造を示す断面図である。
【図２２】第８の実施の形態に係る半導体装置の第２の変形例の構造を示す断面図である。
【図２３】第８の実施の形態に係る半導体装置の第３の変形例の構造を示す断面図である。
【図２４】第８の実施の形態に係る半導体装置の第４の変形例の構造を示す断面図である。
【符号の説明】
【０１１３】
１・・・ｎ＋型半導体基板、 ２・・・ｎ−型ドリフト領域、 ３・・・アノード電極、 ４・・・カソード電極、 ５・・・トレンチ、 ６、７・・・絶縁膜、 ８・・・フィールドストップ領域、 ９・・・フィールドストップ電極、 １０・・・フィールドストップ電極用トレンチ、 １１・・・ガードリング領域、 １２・・・アノード電極、 １３・・・ＡｌＧａＮ層、 １４・・・ＩｎＧａＮ層、 １５・・・ポリシリコン層、 １６・・・ガードリング領域、 １７・・・絶縁膜、 １８・・・ポリシリコン層、 １９・・・ガードリング電極、 ２０・・・ガードリング電極用トレンチ、 ２１・・・絶縁膜、 ２２・・・ガードリング領域。
【特許請求の範囲】
【請求項１】
相互に対向する上面及び下面を有する第１導電型の窒化物半導体基板と、
前記窒化物半導体基板の上面上に設けられた第１導電型の第１の窒化物半導体領域と、
前記第１の窒化物半導体領域の上面上に設けられ、前記第１の窒化物半導体領域とショットキー接合を形成する第１の主電極と、
前記窒化物半導体基板に電気的に接続された第２の主電極と、
前記第１の窒化物半導体領域の表面に選択的に設けられたトレンチと
を備え、
前記トレンチは、前記第１の主電極により埋め込まれていることを特徴とする半導体装置。
【請求項２】
前記トレンチの側壁及び底部並びに前記トレンチより外周の前記第１の窒化物半導体領域の上面上に設けられた第１の絶縁膜をさらに備え、
前記トレンチは、前記第１の絶縁膜を介して前記第１の主電極により埋め込まれ、
前記第１の主電極は、前記トレンチより外周では前記第１の絶縁膜を介して前記第１の窒化物半導体領域の上面上に設けられている
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記トレンチの底部に接するように前記第１の窒化物半導体領域内に設けられた第２導電型の第２の窒化物半導体領域をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記トレンチより外周の前記第１の絶縁膜上に設けられたガードリング電極をさらに備えることを特徴とする請求項１乃至３のいずれか記載の半導体装置。
【請求項５】
前記第１の窒化物半導体領域の表面に選択的に設けられたガードリング電極用トレンチをさらに備え、
前記ガードリング電極用トレンチは、前記ガードリング電極により埋め込まれていることを特徴とする請求項４記載の半導体装置。
【請求項１】
相互に対向する上面及び下面を有する第１導電型の窒化物半導体基板と、
前記窒化物半導体基板の上面上に設けられた第１導電型の第１の窒化物半導体領域と、
前記第１の窒化物半導体領域の上面上に設けられ、前記第１の窒化物半導体領域とショットキー接合を形成する第１の主電極と、
前記窒化物半導体基板に電気的に接続された第２の主電極と、
前記第１の窒化物半導体領域の表面に選択的に設けられたトレンチと
を備え、
前記トレンチは、前記第１の主電極により埋め込まれていることを特徴とする半導体装置。
【請求項２】
前記トレンチの側壁及び底部並びに前記トレンチより外周の前記第１の窒化物半導体領域の上面上に設けられた第１の絶縁膜をさらに備え、
前記トレンチは、前記第１の絶縁膜を介して前記第１の主電極により埋め込まれ、
前記第１の主電極は、前記トレンチより外周では前記第１の絶縁膜を介して前記第１の窒化物半導体領域の上面上に設けられている
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記トレンチの底部に接するように前記第１の窒化物半導体領域内に設けられた第２導電型の第２の窒化物半導体領域をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記トレンチより外周の前記第１の絶縁膜上に設けられたガードリング電極をさらに備えることを特徴とする請求項１乃至３のいずれか記載の半導体装置。
【請求項５】
前記第１の窒化物半導体領域の表面に選択的に設けられたガードリング電極用トレンチをさらに備え、
前記ガードリング電極用トレンチは、前記ガードリング電極により埋め込まれていることを特徴とする請求項４記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００９−１７７０２８（Ｐ２００９−１７７０２８Ａ）
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願番号】特願２００８−１５４５３（Ｐ２００８−１５４５３）
【出願日】平成２０年１月２５日（２００８．１．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願日】平成２０年１月２５日（２００８．１．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]