【課題】ＦＵＳＩ化されたゲート電極を有する半導体装置においても、ストレッサ膜を有効に形成できるようにして、半導体装置の電気的特性を向上できるようにする。
【解決手段】半導体装置は、半導体基板１の上に形成され、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ａを有するｎ型ＭＩＳトランジスタ１００Ａと、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ｂを有するｐ型ＭＩＳトランジスタ１００Ｂとを有している。半導体基板１上には、該半導体基板１におけるフルシリサイドゲート電極２４Ａの下側部分のチャネル領域に応力歪みを生じさせるストレッサ膜である第２の下地絶縁膜１７が、少なくともフルシリサイドゲート電極２４Ａを覆うように形成されている。 （もっと読む）

【課題】本発明は、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１００の表面部分において選択的に形成された溝１４０と、溝１４０を埋め込むように形成され、酸素のシリコンに対する比率が２以下になるように形成されたシリコン酸化膜１７０を少なくとも１つ含む複数の膜１６０、１７０とを備える。 （もっと読む）

【課題】ＴＦＴ基板に形成する薄膜トランジスタのゲート絶縁膜を高誘電率材料を用いた厚膜とし、かつ十分なイオンをドーピングする。
【解決手段】膜厚が厚い高誘電率材料からなるゲート絶縁膜３にコンタクトホール７ａを形成した後でイオンドーピングしてｎ⁺領域７を形成する。 （もっと読む）

【課題】ＭＩＳトランジスタを有する半導体装置において、微細化及び製造歩留りの向上を実現する。
【解決手段】半導体装置は、基板１０１上にゲート絶縁膜１０３を介して形成されたゲート電極１１７と、基板１０１におけるゲート電極１１７の両側に形成されたソース領域及びドレイン領域１０７ｂとを有するＭＩＳトランジスタを備え、ゲート電極１１７は金属シリサイドからなり、ソース領域及びドレイン領域１０７ｂの少なくとも一方の上に、金属シリサイドからなる第１のコンタクト電極１１６を備える。 （もっと読む）

【課題】チャネル領域に作用するストレスがゲート電極のレイアウトに依存するのを抑制する。
【解決手段】半導体装置は、基板１１と、基板１１に設けられた半導体領域１３と、半導体領域１３に設けられ、かつ、第１の方向に延在しかつ半導体領域１３上にゲート絶縁膜を介して設けられたゲート電極をそれぞれが有する複数のＭＩＳトランジスタを含むトランジスタ群と、トランジスタ群上に設けられた絶縁膜２４と、第１の方向に延在しかつ絶縁膜２４を分断するように、半導体領域１３上でトランジスタ群の両側に設けられた第１及び第２のコンタクト層Ｃ１，Ｃ２とを具備する。 （もっと読む）

【課題】メタルゲート電極をメタルの凝集なく仕事関数変調により形成する。
【解決手段】本発明の例に関わる半導体装置の製造方法は、半導体基板１００上にゲート絶縁層１０２を形成する工程と、ゲート絶縁層１０２上に第１メタル層１０３を形成する工程と、第１メタル層１０３上に第２メタル層１０４を形成する工程と、第２メタル層１０４上に第２メタル層１０４よりも高い融点を持つ材料からなるキャップ層１０５を形成する工程と、熱処理により第２メタル層１０４内の元素をゲート絶縁層１０２と第１メタル層１０３との界面に析出させて析出層１０７を形成する工程とを備える。 （もっと読む）

【課題】 発熱部から放熱部に至る部分の熱抵抗が考慮されておらず、充分な放熱効果を得ることが出来ない場合があった。
【解決手段】 絶縁体上の半導体層に形成された電界効果トランジスタを有する半導体装置であって、前記電界効果トランジスタのドレイン領域上方に形成されたドレイン電極配線と、前記電界効果トランジスタのソース領域上方に形成されたソース電極配線と、前記ドレイン領域と前記ドレイン電極配線を接続する第１のコンタクトプラグと、前記ソース領域と前記ソース電極配線を接続し、前記第１のコンタクトプラグよりも多数形成された第２のコンタクトプラグとを有する。 （もっと読む）

【課題】チャネル密度を高め、オン抵抗の低減を図ることができる双方向トレンチ横型パワーＭＯＳＦＥＴなどの双方向半導体装置を提供すること。
【解決手段】ｐ基板１（ｐ型半導体基板）の表面層にｎウェル領域２を形成し、ｎウェル領域２の表面にストライプ状のトレンチ３を複数形成し、トレンチ３を方形波状に屈曲させて幅広部２１と幅狭部２２を形成し、第１ソース電極配線１８および第２ソース電極配線１９をそれぞれトレンチ３を横切るように形成することで、デバイスピッチＴ１を短縮させ、チャネル密度を増大させて、オン抵抗の低減を図る。 （もっと読む）

【課題】工程数の増加を可及的に防止するとともに製造条件を複雑化させない、メタルゲートを有するＭＩＳトランジスタを備えた半導体装置の提供。
【解決手段】基板１と、基板上に設けられたＰ型半導体層３と、Ｐ型半導体層上に設けられた第１ゲート絶縁膜９と、第１ゲート絶縁膜上に設けられＲｕ、Ｐｔ、Ｒｈからなる群から選択された１つの金属と希土類金属との合金を有する第１ゲート電極１１と、第１ゲート電極の両側のＰ型半導体層に設けられたＮ型不純物領域７，８と、を有するＮチャネルＭＩＳトランジスタ１５を備えている。 （もっと読む）

【課題】フルシリサイド化されたゲート電極における容量を低減できるようにする。
【解決手段】半導体装置は、半導体基板１１に形成された素子分離領域１２と、該素子分離領域１２に囲まれた半導体基板１１からなる活性領域１１ａと、該活性領域１１ａの上に形成されたゲート絶縁膜１３と、活性領域１１ａ及び隣接する素子分離領域１２の上に跨って形成されたゲート電極１５とを備えている。ゲート電極１５は、活性領域１１ａ上にゲート絶縁膜１３を介して設けられ、厚さ方向における全領域がシリサイド領域からなる第１の部分と、素子分離領域１２の上に設けられ、シリコン領域及び該シリコン領域を覆うように形成されたシリサイド領域からなる第２の部分とを有している。 （もっと読む）

本発明は、基板（１１）と、少なくとも一つの半導体素子（Ｅ）を設けた半導体本体（１２）とを有し、単結晶シリコン（１）領域を具え、該単結晶シリコン領域（１）の上に金属シリサイド領域（３）を設け、そして金属シリサイド領域（３）の上に低結晶性シリコン領域（４）を設け、その後、低結晶性シリコン領域（４）を加熱することにより高結晶性を有するエピタキシャルシリコン領域（２）に変化させ、その処理の間に金属シリサイド領域（３）を低結晶性シリコン領域（４）の下部からエピタキシャルシリコン領域（２）の上へと移動させることにより、単結晶シリコン領域（１）の上にエピタキシャルシリコン領域（２）を形成する、半導体デバイス（１０）の製造方法に関する。上記本発明によれば、金属シリサイド領域（３）より高い位置に、孔（６）を設けた絶縁層（５）を形成し、低結晶性シリコン領域（４）を孔（６）中および絶縁層（５）の上に析出させ、絶縁層（５）上の低結晶性シリコン領域（４）の一部（４Ａ、４Ｂ）を平坦化処理により取り除き、その後にエピタキシャルシリコン領域（２）を形成する。この方法では、自己整合方式で金属シリサイドコンタクト（領域）が設けられており、そしてトランジスタのような半導体素子（Ｅ）の一部を形成できる、エピタキシャルシリコン領域（２）、好ましくはナノワイヤ（２）が簡単に得られる。
（もっと読む）

【課題】電子装置の製造のための速やかで廉価な高解像度パターニング方法を提供する。
【解決手段】電子装置の製造方法は、表面エネルギーパターンを基板上に作成し、第１の液体を基板上にブラシ塗布し、基板上の表面エネルギーパターンに応じて液体のパターンを形成する工程を有する。また、薄膜トランジスタは、導電層と、導電層上に形成された絶縁体の層と、絶縁体の層の上に形成された導電物質及び第１の自己組織化単層膜（ＳＡＭ）のパターンと、導電物質上に形成された第２のＳＡＭと、第１のＳＡＭ及び第２のＳＡＭとの上に形成された半導体層とを有する。更に、塗布装置はインク吸収性のブラシヘッドと、インク流路によってブラシヘッドに接続されたインク容器と、搬送ベルトとを有し、搬送ベルトの表面がブラシヘッドと対向している。 （もっと読む）

【課題】 半導体装置の面積を増大させること無く、半導体装置のドレイン電流を向上させることができる半導体装置を提供する。
【解決手段】 半導体基板１０と、半導体基板１０上に形成され、ゲート絶縁膜１６を介して形成されるゲート電極１８と、半導体基板１０に形成され、ゲート電極１８の両側方に位置する領域に形成されるｎ型のソース／ドレイン拡散層２４と、半導体基板１０上のゲート電極１８両側部に形成され、ゲート電極１８のチャネル領域に応力を与えるtensile膜２６と、ソース／ドレイン拡散層２４上にtensile膜２６を貫通して形成される、導電体材料が埋め込まれたコンタクト３０を備える。そして、ゲート電極１８とソースコンタクト３４間距離が、ゲート電極１８とドレインコンタクト３２間距離よりも広いことを特徴としている。 （もっと読む）

【課題】微細化が実現された半導体装置を提供することにある。
【解決手段】本発明にかかる半導体装置は、半導体層１０と、半導体層の上方に形成されたゲート絶縁層３０と、ゲート絶縁層の上方に形成されたゲート電極３２と、半導体層内に形成されたチャネル領域３１と、半導体層内に形成されたソース領域３４およびドレイン領域３６と、半導体層内であって、少なくともチャネル領域とソース領域との間および該チャネル領域とドレイン領域との間に形成されたオフセット絶縁層３８と、を含み、オフセット絶縁層は、深さ方向の長さと、チャネル長方向の長さとの比が１以下の形状を有する。 （もっと読む）

【課題】自然酸化を防止して電気的な特性を向上させた薄膜トランジスタ基板とその製造方法、並びにこれを有する液晶表示パネル及び電界発光表示パネルを提供する。
【解決手段】薄膜トランジスタは、ゲート電極、アクティブ層、ソース電極、ドレイン電極、及びバッファ層を含む。ゲート電極はベース基板上に形成される。アクティブ層はゲート電極をカバーするようにゲート電極の上部に形成される。ソース電極及びドレイン電極はアクティブ層の上部に所定の間隔で離隔されて形成される。バッファ層は、アクティブ層とソース電極及びドレイン電極との間にそれぞれ形成され、厚さによって連続的に変動する含有量比を有する複数の物質からなる。ソース電極及びドレイン電極とアクティブ層との間にバッファ層が形成されることによって、酸化による接触抵抗が増加することを防止することができ、薄膜トランジスタの電気的な特性を向上させることができる。 （もっと読む）

【解決課題】有機薄膜トランジスタにおいて、ソース電極、ドレイン電極の高精度の微細加工をプラスチック基板などの上に安価なプロセスで実現し、高い性能を安定して実現する手段を提供する。
【解決手段】基板と、ソース電極およびドレイン電極上に形成された有機電子材料膜と、有機電子材料膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを含む薄膜トランジスタであって、前記ソース電極およびドレイン電極が、前記基板に形成された溝または穴に埋め込まれ、前記有機電子材料膜と電気的に接触していることを特徴とする薄膜トランジスタである。 （もっと読む）

【課題】プラズマダメージ量に影響を与えるエリアを限定することができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板１に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成されたゲート電極４と、ゲート電極４と同一層に位置し、ゲート電極４に接続するＴＥＧ用導体パターン５と、ＴＥＧ用導体パターン５上に形成された層間絶縁膜１０と、層間絶縁膜１０に形成され、ＴＥＧ用導体パターン５上に位置する接続孔１０ａと、層間絶縁膜１０に形成され、ＴＥＧ用導体パターン５の周囲を取り囲む溝１０ｂとを具備する。 （もっと読む）

【課題】 薄膜トランジスタのＶｇ−Ｉｄ特性のマイナス側へのシフトを抑制し、且つ、工程数が増加しない製造方法の提供。
【解決手段】 ゲート電極６上にゲート絶縁膜７を介した半導体薄膜８、及びその上に設けられたチャネル保護膜９の上面両側に一対のオーミックコンタクト層１０、１１が設けられ、更にソース・ドレイン電極１２，１３が設けられる。ソース・ドレイン電極１２，１３の各上面及びその各近傍には、画素電極２と同一の材料からなる導電性被覆膜１４、１５が設けられる。半導体薄膜８と各オーミックコンタクト層１０、１１とによって形成されるオーミックコンタクト領域１６、１７には、ソース電極１２及びドレイン電極１３と同電位である各導電性被覆膜１４、１５とゲート電極６との間で形成される縦電界がかかることにより、Ｖｇ−Ｉｄ特性のマイナス側へのシフトを抑制することができる。 （もっと読む）

【課題】実用化に適した高機能のＭＩＳＦＥＴやダイオードなどの炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】４Ｈ−ＳｉＣ基板１０の上にエピタキシャル成長層１１を成長させた後、イオン注入を行なって、イオン注入層であるｐウェル領域１２，ソース領域１３，ｐ^＋コンタクト領域１５を形成する。その後、ｐウェル領域１２，ソース領域１３，ｐ^＋コンタクト領域１５の上にカーボンキャップ１７を形成した状態でイオン活性化アニールを行い、カーボンキャップ１７を除去してから、ＣＭＰにより基板の最表面を、平均表面粗さ０．１ｎｍ〜０．５ｎｍ程度まで研磨する。 （もっと読む）

【課題】画素の表示特性の低下を防止する。
【解決手段】基板Ｐ上に画素電極形成材料を含む液滴を吐出して画素電極４５を形成す
る。基板Ｐ上に隔壁形成材料の薄膜を形成する工程と、薄膜の表面に撥液処理を施す工程
と、撥液処理が施された薄膜をパターニングして、画素電極４５の形状に応じた隔壁６１
を形成する工程と、隔壁６１の間の凹部に液滴を吐出する工程とを有する。 （もっと読む）