【課題】 バンクに撥液化処理を行う際の、機能膜へのダメージを解消した膜パターンの形成方法と、これによって得られた膜パターンを備えた半導体装置、電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐに設けられたゲート絶縁膜２８（機能膜）上に機能液を配置して膜パターンを形成する方法である。基板Ｐにゲート絶縁膜２８を設け、ゲート絶縁膜２８上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを塗布し乾燥してバンク膜３１を形成する。そして、マスクＭを用いてバンク膜３１を選択的に露光し、バンク膜３１に撥液処理を施す。バンク膜３１を現像処理することでゲート絶縁膜２８を露出させ、パターン形成領域を区画するバンクを形成する。パターン形成領域に前記機能液を配置し、膜パターンを形成する。少なくとも、バンク膜３１に撥液処理を施す工程は、バンク膜３１を現像処理しバンクを形成する工程より前の工程で行う。 （もっと読む）

【課題】ＴＦＴ構造部の製造工程を簡略化するとともに、ソース・ドレイン電極の材質を限定せずとも、ＴＦＴチャネル部となる半導体層の膜厚を正確に制御することで、表示ムラを防止した電気光学表示装置を提供する。
【解決手段】活性領域層ＡＲ上から、画素電極３０の下方の透明絶縁性基板１の上方にかけて延在するようにドレイン電極２６が配設されている。ソース電極２４およびソース配線２５は、その端面が半導体膜６の何れの端面よりも後退した位置となるように配設され、活性領域層ＡＲ上のドレイン電極２６の端面も、半導体膜６のほぼ平行な関係にある端面よりも後退した位置となるように配設されている。 （もっと読む）

【課題】 従来の半導体装置よりも、半導体層からトレンチ内部へ熱を逃がしやすくし、半導体層に熱がこもるのを抑制できる半導体装置を提供する。
【解決手段】 トレンチゲート型であって、チャネル領域が間引かれたような構造である、いわゆる間引き構造のＩＧＢＴにおいて、トレンチゲートを構成するトレンチ５の内部に形成されたゲート絶縁膜６と、ゲート電極７のうち、ゲート電極７をＰｏｌｙＳｉよりも高熱伝導率である材料、例えば、ＳｉＣで構成する。もしくは、ゲート電極７の一部をＳｉＣで構成し、残りの他の部分をＰｏｌｙＳｉで構成する。これにより、チャネルが形成される領域３ａからトレンチの内部へ熱を逃がしやすくすることができ、チャネルが形成される領域３ａに熱がこもるのを抑制することができる。 （もっと読む）

【課題】 窒素を含むゲート絶縁膜上に硼素を含むゲート電極を備えており、信頼性が高くかつ安定した特性を有する半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置１００は、半導体基板１０と、半導体基板上に設けられた絶縁膜２０と、絶縁膜上に設けられ、硼素および半導体材料を含む電極３０と、５属の元素または炭素のいずれか、もしくは、５属の元素または炭素のうち２種以上の元素の組合せが前記絶縁膜と前記電極との界面部分４０に導入されている。 （もっと読む）

【課題】ソース・ドレイン領域の面積を増大することなく、シリサイド層形成による接合リーク電流の低減が図れる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１１に形成された素子分離領域１２によって区画された活性領域上にゲート絶縁膜１３及びゲート電極１４が形成されている。そして、ゲート電極１４の側面上に形成された側壁絶縁膜１５の側方下に位置する半導体基板１１には、ソース・ドレイン領域１６が形成されている。そして、素子分離領域１２及びソース・ドレイン領域１６のコーナー部１６ａを覆う保護絶縁膜１７が形成されている。この保護絶縁膜１７によって、ソース・ドレイン領域１６のうちコーナー部１６ａを除く領域上にシリサイド層１８ａを形成する。これにより、ソース・ドレイン領域１６のコーナー部１６ａに生じる接合リーク電流を低減することができる。 （もっと読む）

【課題】銀（Ａｇ）配線用エッチング液を提供すること。また、エッチング液を利用する銀（Ａｇ）配線形成方法を提供すること。さらに、エッチング液を利用する薄膜トランジスタ基板の製造方法を提供すること。
【解決手段】本発明により、エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法が提供される。エッチング液は下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含む。
（化学式１）
Ｍ（ＯＨ）_ＸＬ_Ｙ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ_２Ｏ、ＮＨ_３、ＣＮ、ＣＯＲ、ＮＨ_２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。） （もっと読む）

【課題】カップリング容量の低減を抑制して、ゲート間絶縁膜を確実に除去することが困難であった。
【解決手段】不揮発性半導体記憶装置は、素子分離領域１２相互間の半導体基板１１上に形成されたゲート絶縁膜１３と、ゲート絶縁膜上に形成された第１のゲート電極１４と、第１のゲート電極上のゲート間絶縁膜１５と、ゲート間絶縁膜上の第２のゲート電極１６とを有している。第１のゲート電極１４は、素子分離絶縁膜相互間の第１の部分１４−１と、第１の部分上で一部が素子分離領域上に位置する第２の部分１４−２と、第２の部分上の第３の部分１４−３を有し、前記第３の部分１４−３の幅は第２の部分１４−２の幅より狭く設定されている。 （もっと読む）

【課題】活性領域の微細化が図れ、且つ、隣接する活性領域間を自己整合的に接続できる半導体装置及びその製造方法を提供する。
【解決手段】第１の活性領域Ｒ１０と第２の活性領域Ｒ２０との間に形成されている溝型素子分離領域２のうち、ゲート電極４ａｂの両側に位置する領域の一方側に凹部２Ａが形成されている。この凹部２Ａは、ソース・ドレイン領域６ａとソース・ドレイン領域６ｂに挟まれている。そして、絶縁性サイドウォール５ａｂの側方下に位置する溝型素子分離領域２に設けられた凹部２Ａの側壁上にはシリサイド層７ｄがサイドウォール形状に形成されている。このシリサイド層７ｄは、シリサイド層７ａ及びシリサイド層７ｂと一体的に形成されている。これにより、ソース・ドレイン領域６ａとソース・ドレイン領域６ｂは、シリサイド層７ａ，７ｂ，７ｄを介して電気的に接続されている。 （もっと読む）

【課題】 窒化シリコン膜のパターニングに付随して生じる欠陥を低減することができる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 窒化シリコン膜５を全面に形成した後、その上に酸化シリコン膜６を形成する。次に、ゴミ等を除去するために水洗浄処理を行う。次に、酸化シリコン膜６及び窒化シリコン膜５のパターニングを行う。このとき、窒化シリコン膜５の形状は、その上に酸化シリコン膜６が存在しているため逆テーパ形状となる。次に、半導体膜４をパターニングする。次に、ソース電極７及びドレイン電極８を半導体膜４上に形成する。このようにして薄膜トランジスタ１０が形成される。このとき、ソース電極７及びドレイン電極８の間に、金属膜の残部や堆積物等のゴミ１１が発生することがある。このような場合であっても、窒化シリコン膜５が逆テーパ形状となっているため、ゴミ１１とソース電極７及びドレイン電極８との間で段切れが生じる。 （もっと読む）

【課題】 半導体装置に熱処理を施したとしてもコンタクトプラグの周囲に形成された窒化膜に生じる熱変形を抑え、半導体装置の電気的特性を維持することができる半導体装置の製造方法を提供する。
【解決手段】 工程１４では、シリコン基板１２上の層間絶縁膜１４にコンタクトホール１５ａを形成する。工程１５では、シリコン基板１２におけるコンタクトホール１５ａの下側に不純物３１を導入する。工程１６では、導入した不純物３１を、例えば、８００℃の温度の熱処理によって拡散してドレイン電極２３の領域を広げる。工程１７及び１８では、コンタクトホール１５ａの内面にチタン膜２８及び窒化チタン膜２９を形成する。工程１９では、半導体装置１１に、例えば、５２０℃の温度の熱処理を施して、シリコン基板１２におけるバリアメタル２６とシリコン基板１２との間にシリサイド膜１６を形成する。 （もっと読む）

【課題】有機トランジスタの電極の一部として導電性の材料を用いた場合、その導電性の材料の仕事関数に有機トランジスタの特性が支配されない構成を有する有機トランジスタを提供することを課題とする。さらに、キャリア移動度が良好な有機トランジスタを提供すること、また、耐久性に優れた有機トランジスタを提供することを課題とする。
【解決手段】有機電界効果トランジスタ用の電極、すなわち有機電界効果トランジスタにおけるソース電極及びドレイン電極の少なくとも一方の一部に、有機化合物と無機化合物とを含む複合層を用いる。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

【課題】ゲート電極材料に金属等の材料を採用したメタルゲート構造を有する半導体装置の閾値を容易に制御可能な半導体装置の製造方法を得ること。
【解決手段】半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜に接するとともに金属、金属合金、またはこれらの化合物からなるゲート電極を、該ゲート電極の厚さを制御することにより閾値特性を制御して形成するゲート電極形成・閾値制御工程と、前記半導体基板の表層の前記ゲート絶縁膜の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン領域を形成する工程と、を含む。 （もっと読む）

【課題】薄い裏面拡散領域に侵入するスパイキングを防止し、高い耐圧良品率を有する半導体装置およびその製造方法を提供する。
【解決手段】逆阻止ＩＧＢＴのｐ型コレクタ領域１０とコレクタ電極１３の間にｐ型ポリシリコン層１１を形成することで、Ａｌのコレクタ電極からｐ型コレクタ領域へスパイキングが侵入すること防止し、高い耐圧良品率を得ることができる。 （もっと読む）

【課題】素子の動作特性及び信頼性を向上させることができる半導体素子の導電配線形成方法を提供することである。
【解決手段】導電層及びハードマスク層を備えた半導体基板の上部に導電配線領域を定義する感光膜パターンを形成する段階と、前記感光膜パターンをマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、前記感光膜パターンを取り除く段階と、前記ハードマスク層パターンをマスクとして導電層をエッチングする段階とを含み、これらの段階は、インサイチュー（In-situ）工程で進める。 （もっと読む）

【課題】 バンク上に着弾した機能液の残渣を残さず、該機能液をパターン形成領域に確実に流し込ませ、信頼性の高い膜パターンを得る、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンを形成する方法である。まず、基板Ｐ上に膜パターンの形成領域３４に対応したバンクＢを形成する。そして、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する。そして、機能液Ｘ１を硬化処理して膜パターンとする。このとき、機能液Ｘ１の配置を、バンクＢ上面に対する機能液Ｘ１の前進接触角と後退接触角との差が１０°以上、かつ後退接触角が１３°以上となる条件の下で行う。 （もっと読む）

【課題】薄膜トランジスタの特性及び表示装置の性能を向上させる。
【解決手段】基板４１上に多結晶シリコン膜４２が形成され、その上に多結晶シリコン膜の表面を露出させるコンタクトホール４４を有する絶縁膜４３が形成されている。該絶縁膜上には、非晶質シリコン膜４５及び導電膜４６を有するゲート線が形成され、コンタクトホールを介して多結晶シリコン膜４２と接続している。また、ゲート線上に絶縁膜とデータ線が形成されている。このように、非晶質シリコン膜４５を設けて側面傾斜を多様にし、基板を熱処理して導電膜４６と非晶質シリコン膜４５の間の接着力を向上させることで、接触抵抗を低減することができ、薄膜トランジスタの特性及び信頼性が向上される。 （もっと読む）

【課題】ＣＭＯＳトランジスタにおけるＮＭＯＳトランジスタの性能向上と、ＰＭＯＳトランジスタのＮＢＴＩ信頼性の維持を同時に実現できる半導体装置およびその製造方法を提供する。
【解決手段】フォトリソグラフィーを用いて、シリコン基板１０１上にＮＭＯＳ領域に開口部を有するレジストマスクＲＭ３を形成し、その上から１５ｋＶの加速電圧で、ドーズ量１×１０¹⁵／ｃｍ²のＮ₂（窒素）イオンをイオン注入して、ＮＭＯＳ領域のシリコン基板１０１内に窒素を導入する。その後、活性酸素を用いた酸化手法によりシリコン酸化膜を形成した後に、活性窒素処理を行ってＳｉＯＮ薄膜に転化し、ＮＭＯＳ領域およびＰＭＯＳ領域に、それぞれＳｉＯＮのゲート絶縁膜１０３および１０４を形成する。 （もっと読む）

【課題】 オン電流特性、オフリーク電流特性およびドレイン耐圧のいずれにも優れたＴＦＴを備えた薄膜半導体装置、この薄膜半導体装置を用いた電子機器、および薄膜半導体装置の製造方法を提供すること。
【解決手段】 薄膜半導体装置１において、ＴＦＴ１０のゲート電極５は、チャネル領域３０および境界領域３３、３８に対向している。ゲート絶縁膜４は、チャネル領域３０に重なる第１の絶縁膜部分４６と、境界領域３３、３８と重なる第２の絶縁膜部分４７と、ドレイン領域３２およびソース領域３７と重なる第３の絶縁膜部分４８とを備え、第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっている。境界領域３３、３８は、チャネル領域３０の側から離れるに伴って不純物濃度が漸増している。 （もっと読む）

【課題】工程を単純化するようにした薄膜トランジスターの製造方法を提供する。
【解決手段】基板上に少なくとも一つのバッファー層を形成する段階と、前記バッファー層上に第１半導体層を形成する段階と、前記第１半導体層上にドーピングされた第２半導体層を形成する段階と、前記第２半導体層をパターニングしてソース及びドレイン電極を形成する段階と、前記ソース及びドレイン電極上にゲート絶縁膜を形成する段階及び前記ゲート絶縁膜上にゲート電極を形成する段階とを含む。 （もっと読む）