説明

Fターム[4M104GG08]の内容

半導体の電極 (138,591) | 適用素子 (17,168) | MISFET (8,278)

Fターム[4M104GG08]の下位に属するFターム

MOSFET (4,748)
CMOS (2,910)

Fターム[4M104GG08]に分類される特許

501 - 520 / 620


【課題】画素電極と直接接続でき、しかも、約250℃といった比較的低い熱処理温度を適用した場合でも充分に低い電気抵抗率と優れた耐熱性とを兼ね備えた配線材料を有する薄膜トランジスタ基板を提供する。
【解決手段】薄膜トランジスタと透明画素電極を有し、Al合金膜と酸化物導電膜が、高融点金属を介さずに直接接続しており、その接触界面にAl合金成分の一部または全部が析出もしくは濃化して存在する薄膜トランジスタ基板であって、Al合金膜は、合金成分として、グループαに属する元素を0.1〜6原子%、およびグループXに属する元素を0.1〜2.0原子%の範囲で含有するAl−α−X合金からなり、グループαは、Ni,Ag,Zn,Cu,Geの少なくとも一種、グループXは、Mg,Cr,Mn,Ru,Rh,Pd,Ir,Pt,La,Ce,Pr,Gd,Tb,Sm,Eu,Ho,Er,Tm,Yb,Lu,Dyの少なくとも一種である。 (もっと読む)


【課題】 印刷パターンの再現性を向上可能な有機薄膜トランジスタを提供する。
【解決手段】 有機薄膜トランジスタ10は、基板1と、ゲート電極2と、ゲート絶縁膜3と、有機半導体膜4と、ソース電極5と、ドレイン電極6とを備える。ゲート電極2は、有機半導体膜4の膜厚方向に電界を生じさせる電界をゲート絶縁膜3を介して印加する。有機半導体膜4は、ソース電極5とドレイン電極6との間に形成される。そして、有機薄膜トランジスタ10において、ゲート電極2、ソース電極5およびドレイン電極6は、銀粒子に対して銀ナノ粒子を5wt%の比率で混合し、スクリーン印刷により形成される。 (もっと読む)


【課題】 Al等の低抵抗材料を高融点金属と積層した電極における抵抗上昇とオーバーハング形状のない薄膜トランジスタとその製造方法を提供する。
【解決手段】 Al及びCuより選ばれた金属又はこれを主成分とする合金から形成した主配線層2を、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の下層配線層1と、Ti、Mo、W、Cr、Al及びCuより選ばれた金属又はこれらの金属の合金に窒素を含有させた材料の上層配線層3とで挟んだ積層配線構造を使用し、下層配線層1と上層配線層3とで異なる金属又は合金を用いるか、あるいは、上層及び下層配線層1、3で同一の金属又は合金に窒素を含有させた材料を使用し、それらの窒素含有量が異なるようにする。 (もっと読む)


【課題】 簡便に微細なパターンの形成が可能であって、かつ、パターン形成以外に高付加価値機能を有する積層構造体を提供する。
【解決手段】 積層構造体1は、エネルギーの付与によって臨界表面張力が変化する材料を含み、臨界表面張力が相対的に大きな高表面エネルギー部3と臨界表面張力が相対的に小さな低表面エネルギー部4との少なくとも臨界表面張力が異なる2つの部位を有する濡れ性変化層2と、濡れ性変化層2の高表面エネルギー部3に形成された導電層5と、濡れ性変化層2の低表面エネルギー部4に少なくとも接して設けられた半導体層6とを備える。そして、濡れ性変化層2は、ハロゲン化物を含む高分子材料からなる。 (もっと読む)


【課題】有機薄膜トランジスタ及びそれを備えた平板ディスプレイ装置を提供する。
【解決手段】基板と、基板の上部に配置されたゲート電極と、ゲート電極と絶縁されたp型有機半導体層と、ゲート電極と絶縁されて相互離隔されて配置されたソース電極及びドレイン電極と、ソース電極及びドレイン電極とp型有機半導体層との間に介在された正孔注入層と、を備えることを特徴とする有機薄膜トランジスタである。 (もっと読む)


【課題】 微細化や細線化が図られた膜パターンを、精度よく安定して形成することができる薄膜パターンの形成方法を提供する。
【解決手段】 基板P上にバンクBを形成する工程と、バンクBによって区画された領域に機能液Lを配置する工程と、基板P上に配置された機能液Lを乾燥させて膜パターンFを形成する工程とを有する。バンクBは、基板P上にバンクの形成材料からなる薄膜B0を形成し、その表面に撥液処理を施した後、パターニングすることにより形成する。これにより、バンクBの上面のみが撥液化され、バンクBの側面は撥液化されない状態(機能液Lに対して濡れ性の良い状態)となるため、機能液Lを配置したときに、スムーズにバンク間に濡れ拡がらせることができる。 (もっと読む)


【課題】 単一の有機半導体層にP型として動作する電極と、N型として動作する電極を併せ持つ高性能の有機半導体装置を実現することを課題とする。
【解決手段】 有機半導体層40に対して電子と正孔を効率よく注入することができる電極を、それぞれ電子供与性分子材料と電子受容性分子材料の組み合わせからなり電子を効率よく注入できる導電性電荷移動錯体と、これとは構成分子の組み合わせが異なり正孔を効率よく注入することができる導電性電荷移動錯体で構成した少なくとも二種の電極2、3、4、5を備えた有機半導体装置によって解決される。 (もっと読む)


【課題】 III族窒化物半導体層とオーミック電極との間のコンタクト抵抗を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】 III族窒化物半導体層(12)と、III族窒化物半導体層(12)とオーミック接触するオーミック電極(15)とを有し、III族窒化物半導体層(12)はAlGa1−xNで表される半導体からなり、オーミック電極(15)は、Gd、Eu、Sm及びSrから選ばれる少なくとも1種を含む第1電極層(13)を有する半導体装置(1)とする。 (もっと読む)


【課題】ゲート電極2、ゲート絶縁膜3、ソース・ドレイン電極5及び半導体層6を有する薄膜トランジスタの製造方法において、チャネル長のより短い薄膜トランジスタの製造方法を提供する。
【解決手段】ソース・ドレイン電極5が形成されるゲート絶縁膜3の表面で、ソース・ドレイン電極間のチャネル形成領域31の表面エネルギーが他の部分より小さくなるようパターニング処理した後、湿式プロセスでソース・ドレイン電極5を形成することを特徴。 (もっと読む)


【課題】シリサイド技術を用いた半導体装置では、低抵抗のシリサイド層を剥離することなく形成することが困難であった。
【解決手段】シリサイド層形成のための熱処理にあって、合金化工程と低抵抗化工程とを不活性ガス雰囲気中で一括して連続処理することで、低抵抗なシリサイド層を剥離することなく形成することができる。第1の温度変化工程の温度勾配を大きくした場合も、第2の温度変化工程の温度勾配を小さくすることでシリサイド層の剥離を防ぐことができる。 (もっと読む)


【課題】 カーボンナノチューブを平面上に倒した状態で形成する。
【解決手段】 基板上に2電極のうちの一方にカーボンナノチューブを垂直配向させて形成した後(ステップS1,S2)、例えばこれを液中に浸漬してから引き上げる等の方法を用い、一方の電極上に形成したカーボンナノチューブをもう一方の電極の側に倒す(ステップS3)。これにより、基板に対し平行方向に配向させたカーボンナノチューブを形成することができ、そのようなカーボンナノチューブにより2電極間を確実に接続することが可能になる。 (もっと読む)


【課題】低コストに製造することのできる表示装置を実現する。
【解決手段】基板上に設けられている画素電極101の周囲にソースライン102を設け、ソース及びゲートとなる領域を開口させた絶縁膜103を形成し、ソース104a及びドレイン104bを形成し、これらソース104a及びドレイン104bの上方に半導体膜5、ゲート105を設ける製造方法において、略大気圧下において上記各部を形成する。略大気圧下において製造できるので、真空チャンバ等の特別な装置を必要とせず、表示装置を安価に製造できる。 (もっと読む)


【課題】 電流のリークが生じにくい半導体装置を提供する。
【解決手段】 半導体基板1に形成された素子分離膜2と、高電圧駆動トランジスタのゲート酸化膜3aと、ゲート酸化膜3a上に形成されたゲート電極4aと、半導体基板1に形成され、低電圧駆動トランジスタのソース及びドレインとして機能する不純物領域7bと、半導体基板1上、素子分離膜2a,2b上及びゲート電極4a上それぞれに形成された第1のエッチングストッパー膜9と、第1のエッチングストッパー膜9上に形成され、不純物領域7bの上方に位置する第2のエッチングストッパー膜10と、第1のエッチングストッパー膜9上、及び第2のエッチングストッパー膜10上に形成された絶縁膜11と、絶縁膜11に形成され、不純物領域7b上に位置する接続孔11bとを具備する。 (もっと読む)


【課題】
従来のメタルゲート技術では、nMOSFET及びpMOSFETのゲート電極が異なる金属で形成さ
れ、製造プロセスが複雑化するという問題があった。本発明では、nMOSFETとpMOSFETで同
一のメタルゲート有し、集積化容易なCMOS半導体装置を提供する。
【解決手段】
nMOSFET、pMOSFETから形成される半導体装置において、nMOSFET、pMOSFETの前記金属ゲ
ート電極は、Ti、Zr、Hf、Ta及びLa等の希土類金属元素、もしくはこれら金属のボライド
、シリサイド、ジャーマナイド化合物のいずれか一つの同一の金属材料からなり、nMOSFE
T及びpMOSFETの前記絶縁膜の少なくとも金属電極側は異なる絶縁膜材料としたことを特徴
とする。 (もっと読む)


例えば電子デバイスなどで使用するために、導電性の線状構造を準備する方法、およびこのような方法によって形成するデバイスについて述べる。前記構造を準備するこのような方法の一例は、線状構造の形成を補助するために、表面テンプレートを使用した導電粒子の集合を使用する。前記構造はナノ規模で準備してよいが、最大でマイクロ規模でも準備してよい。
(もっと読む)


【課題】 半導体装置製造においてにおいて、界面準位を低減するための手段として、水素を含む雰囲気中での熱処理が採用されているが、金属配線のバリアメタル層にチタンを使用した場合、チタンが水素を吸着するために、水素熱処理を行っても界面準位が低減しない問題があった。本発明では、バリアメタルにチタンを含む膜を使用した場合であっても、界面準位を低減することができる半導体装置の製造方法を提案する。
【解決手段】 シリコン基板上に、層間絶縁膜を形成する工程と、バリアメタル層にチタンを含む金属配線を形成する工程有する半導体装置の製造方法において、前記層間絶縁膜を形成する工程の後で、かつ前記バリアメタル層にチタンを含む金属配線を形成する工程の前に、水素を含む雰囲気での熱処理を行うこととした。 (もっと読む)


【課題】 プラズマ波の強度が小さいこと。
【解決手段】半導体基板5と、ナノワイヤ状の半導体層4と、絶縁膜7と、複数のゲート電極1と、ドレイン電極3と、ソース電極2を含み、半導体層4に励起されたプラズマ波の波長の周期でゲート電極1を配置し、ゲート電極のゲート長を周期の1/4とすることでプラズマ波の強度がゲート電極の本数倍される。 (もっと読む)


【課題】 異なるゲート長またはゲート幅を有し、フルシリサイド化されたゲート電極を備えた半導体装置を提供する。
【解決手段】 半導体装置100は、半導体基板5と、半導体基板上に形成された第1のゲート絶縁膜51と、半導体基板上に形成された第2のゲート絶縁膜52と、第1のゲート絶縁膜上に形成され、フルシリサイド化された第1のゲート電極11と、第2のゲート絶縁膜上に形成され、フルシリサイド化された第2のゲート電極12であって、半導体基板の表面を占める面積が第1のゲート電極よりも大きく、なおかつ、第1のゲート電極よりも厚みが薄い第2のゲート電極12とを備えている。 (もっと読む)


【課題】炭化珪素層を有する半導体素子において、量産性に優れた実用的なプロセスを用いてチャネル移動度を向上させる
【解決手段】
(A)炭化珪素層3の上に酸化物層11を形成する工程と、(B)酸化物層11に対して窒素処理を行うことにより酸化物層11に窒素を含有させて窒素含有酸化物層12を形成する工程とを包含し、窒素処理は、窒素酸化物ガスおよびアンモニアガスの少なくとも一方を含むガスをアルゴンより分子量の小さい不活性ガスで希釈した窒素含有ガスに1100℃以上1300℃以下の温度で酸化物層11の表面を曝露する工程を含む。 (もっと読む)


【課題】 ゲート誘電体等の誘電体の上に直接ゲート金属または他の導体材料または半導体材料を電気めっきするための方法を提供する。
【解決手段】 この方法は、基板、誘電体の層、および電解液または溶融物を選択することを含み、基板、誘電体層、および電解液または溶融物の組み合わせによって、基板から誘電体層を介して電解液または溶融物へと電気化学電流を流すことができる。また、誘電体貫通電流を用いて誘電体の電気化学的な変更を行うための方法も提供する。 (もっと読む)


501 - 520 / 620