【課題】逆方向耐圧を向上可能な構造を有するIII族窒化物半導体素子を提供する。
【解決手段】ショットキダイオード１１では、ｐ型の窒化ガリウム支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０^１７ｃｍ^−３を超えるキャリア濃度を示す。ｐ型の窒化ガリウムエピタキシャル層１５は、第１の面１３ａ上に設けられている。オーミック電極１７は、第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５に設けられている。窒化ガリウムエピタキシャル層１５の厚さＤ１は５マイクロメートル以上１０００マイクロメートル以下である。また、窒化ガリウムエピタキシャル層１５のキャリア濃度は、１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。 （もっと読む）

【課題】
本発明は、アルミ二ウム配線で発生するヒールロックを減少させる、薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】
本発明による薄膜トランジスタ基板は、下部アルミ二ウム層と、前記下部アルミ二ウム層の上に形成されている窒化アルミ二ウム層と、前記窒化アルミ二ウム層の上に形成されている上部アルミ二ウム層を含むことを特徴とする。 （もっと読む）

【課題】
高誘電率のＳｉＯ_２ゲート積層体上に熱的に安定したｐ型金属炭化物としてＴｉＣを製造する方法を提供する。
【解決手段】
本発明の金属化合物は、ＴｉＣを含み、約４.７５乃至約５.３ｅＶ、望ましくは、約５ｅＶの仕事関数を有し且つ高誘電率の誘電体および界面層を含むゲート積層体上で熱的に安定する。更に、そのＴｉＣ金属化合物は、非常に意欲的な等価酸化膜厚（ＥＯＴ）およびｐ型金属酸化物半導体（ｐＭＯＳ）装置における１４Åよりも小さい反転層厚へのスケーリングを可能にする１０００℃においても非常に効率的な酸素拡散バリアである。 （もっと読む）

【課題】 ＣＭＯＳデバイスの自己形成金属シリサイド化ゲートを提供すること。
【解決手段】 シリサイドが自己形成され（すなわち、別個の金属／シリコン反応ステップを必要とせずに形成され）、シリコン材料のＣＭＰ又はエッチ・バックを必要としない、金属シリサイド・ゲートをＦＥＴデバイスに形成するためのプロセス。第１のシリコン材料層（３）（ポリシリコン又はアモルファス・シリコン）が、ゲート誘電体（２）の上に形成され、次いで、金属層（４）が第１のシリコン材料層（３）の上に形成され、金属層（４）の上に第２のシリコン材料層（５）が形成される。その後、ソース／ドレイン活性化アニールのような高温（７００℃より高い）処理ステップが実施され、このステップは、金属層（４）の金属を第１のシリコン材料層（１３）におけるシリコン材料と反応させることにより、ゲート誘電体（２）の上にシリサイド層（３０）を形成するのに有効である。第２の高温処理ステップ（ソース／ドレインのシリサイド化のような）を実施することができ、これは第２のシリコン材料層（５）におけるシリコン材料から第２のシリサイド層（５０）を形成するのに有効である。シリサイド層の厚さは、高温処理において、第１のシリコン材料層の実質的にすべて及び第２のシリコン材料層の少なくとも一部が、シリサイド材料で置き換えられるような厚さである。従って、完全シリサイド化ゲート構造体を生成することができる。 （もっと読む）

【課題】 パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成できるようにする。
【解決手段】 不純物拡散層５ａ、５ｂの表面が覆われるようにして層間絶縁膜６上にバリアメタル膜８を形成し、フォトリソグラフィー技術を用いることにより、開口部７が覆われるようにしてパッド電極１６下に配置されるバリアメタル膜８の表面を露出させるレジストパターンＲを形成し、レジストパターンＲをマスクとして、バリアメタル膜８をエッチングすることにより、パッド電極１６下に配置される層間絶縁膜６上のバリアメタル膜８を除去し、バリアメタル膜８を介してゲート電極４および不純物拡散層５ａ、５ｂに接続された配線層９を層間絶縁膜６上に形成し、ゲート電極４および不純物拡散層５ａ、５ｂ上に配置されたパッド電極１６を形成する。 （もっと読む）

【課題】 微細な電極パターンを容易に実現し、かつ基材表面と電極パターン表面とが同一平面となるように形成することにより、電極の上部に積層する絶縁膜を薄膜化することができ、その結果トランジスタの駆動電圧を下げることが出来る薄膜トランジスタの製造方法を提供する。
【解決手段】 本発明の薄膜トランジスタの製造方法は、基材表面に電極のパターンと同一形状の溝である凹部を形成する工程と、該凹部に対して電極材料を埋め込み、基板表面と同一の高さの埋め込み電極を形成する工程とを有する。 （もっと読む）

【課題】 通常の製造工程に対して新たな工程を追加することなく、電子デバイスに固有の認識番号を信頼性高く付与できるようにする。
【解決手段】 半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域１と、活性領域１上に形成され且つワードラインとなるゲート電極２とから構成される複数のアクセストランジスタを有している。活性領域１はＯＤ細線１ａを有すると共に、ＯＤ細線１ａを含む活性領域１の表面はシリサイド化されている。製造工程時におけるＯＤ細線１ａのシリサイド化層の断線に起因する不連続な抵抗上昇に基づいて固有認識番号が設定される。 （もっと読む）

【課題】配線の低抵抗特性及び信頼性を同時に確保する。
【解決手段】導電性酸化物を含有する第１導電層及び銀を含有する第２導電層を有する表示装置用配線と、基板１１０、該基板１１０上に形成されているゲート線、ゲート線上に形成されているゲート絶縁膜１４０、ゲート絶縁膜１４０上に形成されているソース電極１７３を含むデータ線１７１及びソース電極１７３と対向しているドレイン電極１７５、及びドレイン電極１７５と接続されている画素電極１９０を有している。ゲート線とデータ線１７１及びドレイン電極１７５の少なくとも一方とは、導電性酸化物を含有する第１導電層及び銀を含有する第２導電層を有する。これにより、配線の密着性が向上するので剥離を防止することができ、信頼性が向上する。 （もっと読む）

【課題】ＰＡＤＯＸのような工程を用いず、トンネル障壁の高さ及び幅を人為的に調節することができる上、電流駆動能力をさらに向上させることができるショットキー障壁貫通単電子トランジスタ及びその製造方法の提供。
【解決手段】ショットキー障壁貫通単電子トランジスタは、基板１００上に形成された絶縁層１１０と、ソース／ドレイン領域１２０ａ／１２０ｂの少なくとも一部分はシリサイド化されてチャネル領域１２０ｂとショットキー接合される。また、ゲート絶縁膜１３０、ゲート電極１４０、側壁絶縁膜１５０、層間絶縁膜パターン１６０、及び露出した前記ゲート電極１４０及び前記ソース／ドレイン電極１２０ａ／１２０ｂ上に形成された金属配線１７０を備える。 （もっと読む）

【課題】 高誘電率絶縁膜を用いて、閾値電圧の変動を低減することのできる半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板５の上に形成されたゲート絶縁膜９は、高誘電率絶縁膜を含む絶縁膜である。ＭＯＳＦＥＴのうちで、ゲート長およびゲート絶縁膜が同一であるものは、チャネル幅がＷである単一のチャネルまたはチャネル幅がＷであるチャネルを複数並列した構造を有する。また、チャネル幅の異なるＭＯＳＦＥＴの素子分離領域６の端部における曲率が異なる。この場合、素子分離領域６の表面は実質的に同一面をなし、且つ、素子分離領域６の表面から底面までの深さが異なっていることが好ましい。 （もっと読む）

【課題】繰り返し折り曲げても断線不良の起きない、接続信頼性が高いフレキシブル基板及びその製造方法、さらにその基板を用いた表示装置を提供する。
【解決手段】フレキシブル性を有するデバイスであって、基板に形成される金属配線12の少なくとも一部が導電性高分子により覆われている。具体的には、基板11上に金属の配線12を形成し、その配線上を覆うように導電性高分子の配線13を形成し、金属配線12と導電性高分子配線13とを多層構造にする。 （もっと読む）

半導体デバイスを作成する方法に関する。該方法は、基板上で二酸化ケイ素層に窒素を加えて窒化二酸化ケイ素層を形成することを含む。窒化二酸化ケイ素層の上に犠牲層を形成したのち、犠牲層が除去されて溝が生成される。窒化二酸化ケイ素層の上で溝の中に高誘電率ゲート誘電体層が形成され、該高誘電率ゲート誘電体層の上に金属ゲート電極が形成される。

（もっと読む）

【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）

【課題】ＡｌＧａＮ層の表面を平坦とし、かつ、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガスにダメージを与えない半導体装置の製造方法を提供する。
【解決手段】先ず、サファイア又は炭化珪素で形成される支持基板１２を用意して、支持基板上にバッファ層１４を堆積させる。次に、支持基板及びバッファ層を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、バッファ層上に、ＧａＮ層１６及びＡｌＧａＮ層２０を順次に積層してＧａＮ半導体基板１０を形成する。ＧａＮ半導体基板を形成する工程に引き続いて、ＧａＮ半導体基板を５００℃以上成長温度以下の温度に保持した状態で、ＡｌＧａＮ層の上側表面２８上に、表面保護膜としてＡｌＮ層３０を形成する。 （もっと読む）

【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）

【課題】 半導体措置で発生した熱を放熱しやすくすることによってＥＳＤ耐圧に優れた半導体装置およびその製造方法を提供する。
【解決手段】 拡散層領域３に形成されたチャネル１１の上には、ゲート絶縁膜７を介してゲート電極８が設けられている。また、ゲート電極８の側壁部には、サイドウォール９が形成されている。そして、ゲート電極８上とソース・ドレイン領域５上の一部とに、ゲート電極８およびサイドウォール９を被覆するようにしてシリサイドプロテクション膜１０が形成されている。シリサイドプロテクション膜１０が設けられていないソース・ドレイン領域の上には、シリサイドプロテクション膜１０に隣接して金属シリサイド膜６が形成されている。ここで、シリサイドプロテクション膜１０は、ＳｉＣ膜およびＳｉＯＣ膜の少なくとも一方からなるものとする。 （もっと読む）

【課題】 より簡便に比較的厚さが大きく、インクの着弾径より小さな線幅でも着弾痕のない導電性パターンを得る形成方法を提供することにある。
【解決手段】 撥液剤８０は、前述したようにバンク上面１２ｅにおいて、水に対して１１０°以上の高い接触角を備えているため、導電性液状材料１１に対しても接触角θは大きい。一方、バンク溝部２０は前述したように親水性となっているために、基板１０に到達した導電性液状材料１１は、バンク上面１２ｅに配設されている撥液剤８０から圧縮力を受け、逆にバンク溝部２０からは張力を受ける。このために、導電性液状材料１１はバンク溝部２０の溝に沿って、同図紙面の垂直方向の前後に広がっていくことができる。また、バンク溝幅Ｂが液滴の大きさＤより大きい場合は、より安定して導電性液状材料１１をバンク溝部２０の中へ収容することができる。 （もっと読む）

【課題】生産性を向上するＴＦＴ基板の提供。
【解決手段】ゲート電極上でゲートパッドを露出の絶縁膜パターン、ゲート電極及び絶縁膜パターン上に形成の半導体膜パターン、ゲート電極上の半導体膜パターンと接触の不純物注入半導体膜パターン、半導体膜パターン上に形成のソース及びドレイン電極とデータライン、ソース及びドレイン電極上且つゲートパッド領域で絶縁膜パターン上に形成の保護膜パターン、保護膜パターン上でドレイン電極に連結の第１画素電極パターンと、ゲートパッドに連結の第２画素電極パターンを備え、絶縁膜及び保護膜パターンはゲートパッド領域で重なり、ゲート電極、パッド及びラインは第１金属膜パターンと第１金属膜パターン上の第２金属膜パターンを含み、第２金属膜パターンの厚さは第１金属膜パターンに対し同じ又は薄く、第１金属膜パターンの幅は第１金属膜パターンの底から狭くなる。 （もっと読む）

【課題】少ない工程数で大面積基板に微細な形状を有する配線を形成する方法を提供する。また、少ない工程数及び原料の削減により、コスト削減及びスループットの向上が可能であり、かつ微細構造の半導体素子を有する半導体装置の作製方法を提供する。
【解決手段】金属粒子と有機樹脂とで形成される液状物質にレーザ光を照射し、金属粒子の一部を溶融した後、レーザ光が照射されない液状物質を除去して、配線、電極等に代表される導電層を基板上に形成することを特徴とする。また、本発明は、上記焼結された導電層を配線又は電極として有する半導体装置を形成することを特徴とする。 （もっと読む）

【課題】液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けること。
【解決手段】基板１０Ａの表面Ｓにヘキサメチルシラザンを基板１０Ａの表面Ｓに塗布し、ＨＭＤＳ層１２を形成するヘキサメチルシラザン層形成工程と、ＨＭＤＳ層１２上に、有機感光性材料層を形成する有機感光性材料層形成工程と、前記有機感光性材料層をパターニングしてバンクパターン１８を形成する工程と、バンクパターン１８によって縁取られた領域に、インクジェット法を用いて、導電性材料を付与する導電性材料付与工程と、を含んでいる。 （もっと読む）