【課題】針などを用いた物理的なコンタクトホールの形成において導通不良の生じ難いコンタクトホールの形成方法、この方法を使用した回路基板、半導体装置の製造方法を提供する。
【解決手段】基板上に電極又は配線としてパターン化された第１の導電層を形成する第１工程と、基板及び第１の導電層上に絶縁層を形成する第２工程と、電極又は配線上の絶縁層に対して当該絶縁層の面から上方に５度乃至８０度の範囲内の角度で切削具を挿入する第３工程と、切削具を上記絶縁層から引き抜いて当該絶縁層に電極又は配線に至る傾斜した開口部を形成する第４工程と、を含む。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】ＭＩＳ構造ＧａＮ系半導体ＦＥＴにおいて、リーク電流を抑制すること。
【解決手段】本発明は、基板（１０）上に設けられたＧａＮ電子走行層（１２）と、電子走行層（１２）上に設けられ２次元電子ガス（１３）を電子走行層（１２）に生成するＡｌＧａＮ電子供給層（１４）と、電子供給層（１４）上に設けられた絶縁膜（２２）と、絶縁膜（２２）上に設けられたゲート電極（３４）と、を具備し、ゲート電極（３４９の中央部下の絶縁膜（２２）の膜厚は、ゲート電極（３４）の端部（３５）下の絶縁膜（２４）の膜厚よりも薄い半導体装置である。 （もっと読む）

【課題】 ノーマリオフで動作するとともにオン抵抗の小さなHEMTを実現すること。
【解決手段】 HEMT１０は、第１半導体層２４と、その第１半導体層２４上に形成されているとともに第１半導体層２４よりもバンドギャップの幅が広い第２半導体層２６と、その第２半導体層２６上に形成されているゲート絶縁膜３４と、そのゲート絶縁膜３４上に形成されているゲート電極３６を備えている。HEMT１０では、ゲート電極３６に電圧を印加していないときは、第１半導体層２４と第２半導体層２６の界面２５に２次元電子ガス層（2DEG）が発生していない。HEMT１０では、ゲート電極３６に印加する正の電圧を増加していくと、第２半導体層２６とゲート絶縁膜３４の界面２７に反転層が発生するのに先立って、第１半導体層２４と第２半導体層２６の界面２５に２次元電子ガス層（2DEG）が発生する。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に、チタン膜上に窒化チタン膜が形成された積層構造のバリアメタル膜を介して金属膜を埋め込んだ接続部における不具合を回避する。
【解決手段】接続孔２０の底部にＴｉＣｌ_４ガスを用いた熱反応により熱反応Ｔｉ膜２１ａを形成し、ＴｉＣｌ_４ガスを用いたプラズマ反応によりプラズマ反応Ｔｉ膜２１ｂを形成した後、Ｈ_２ガスを用いたプラズマ処理及びＮＨ_３ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの表面に窒素リッチＴｉＮ膜２１ｃを形成する。続いてＷＦ_６ガスを用いたＣＶＤ法による成膜とＳｉＨ_４ガスまたはＢ_２Ｈ_６ガスを用いた還元とを複数回繰り返して、窒素リッチＴｉＮ膜２１ｃ上に多層構造のタングステン核膜２２ａを形成した後、ＷＦ_６ガス及びＨ_２ガスを用いたＣＶＤ法により４００℃以下の温度でタングステン核膜２２ａ上にブランケット・タングステン膜２２ｂを形成する。 （もっと読む）

【課題】閾値電圧を容易に制御することができると共に低いオン抵抗を有する窒化物系半導体装置を歩留まりよく提供する。
【解決手段】ノンドープのＡｌ_XＧａ_1-XＮ（０≦Ｘ＜１）からなる第１窒化物系半導体層１と、第１窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる第２窒化物系半導体層２と、第１窒化物系半導体層と格子定数の等しいノンドープまたはｎ型の第３窒化物系半導体層３と、Ｉｎ_ＷＡｌ_ＺＧａ_{１−Ｗ−Ｚ}Ｎ（０＜Ｗ≦１、０＜Ｚ＜１）からなる第４窒化物系半導体層４と、ゲート電極形成領域において前記第３窒化物系半導体層に到達している底面を有するリセス構造３０中に形成されたゲート電極５と、ゲート電極を挟んだ第２窒化物系半導体層、第３窒化物系半導体層および第４窒化物系半導体層のいずれかの位置に形成されるソース電極６、ドレイン電極７と、を備える。 （もっと読む）

【課題】電子供給層と絶縁層との間の界面準位を低減させ、リーク電流やドレイン電流のコラプス等の抑制を可能とすること。
【解決手段】本発明は、基板（１０）上に設けられたＧａＮ電子走行層（１２）と、電子走行層（１２）上に設けられ２次元電子ガス（１３）を電子走行層（１２）に生成するＡｌＧａＮ電子供給層（１４）と、電子供給層（１４）上に設けられたＧａＮ層（２０）と、ＧａＮ層（２０）との間に絶縁膜（３２）を介し設けられたゲート電極（３４）と、を具備する半導体装置である。 （もっと読む）

【課題】基板上に供給後の機能液を基板上で良好に濡れ拡がらせることができる膜パターンの形成方法を提供する。
【解決手段】形成方法は、基板に第１の幅を有する第１領域、及び第１の幅よりも大きい第２の幅を有する第２領域を区画するバンクを形成するバンク形成工程と、吐出ヘッドから機能液を第１領域に吐出し、第１領域から第２領域へ濡れ広がらせる機能液供給工程と、を有し、吐出ヘッドから吐出する機能液の基板に到達する前の直径は、第１の幅より小さい。 （もっと読む）

【課題】カーボンナノチューブFETの電流―電圧特性の変動を解消するカーボンナノチューブ構造体の製造方法及びその構造体からなるカーボンナノチューブFETを提供すること。
【解決手段】カーボンナノチューブ３と、前記カーボンナノチューブの表面を被覆する絶縁膜とからなるカーボンナノチューブ構造体の形成方法において、前記カーボンナノチューブを成長装置内で成長する第１の工程と、前記カーボンナノチューブを前記成長装置から取り出す前に、前記カーボンナノチューブの表面を絶縁膜で被覆する第２の工程とからなる。 （もっと読む）

【課題】半導体装置の製造工程において、フォトレジストを用いたリソグラフィー工程の回数を削減・簡略化する製造技術を提供し、スループットを向上させる。
【解決手段】導電層、半導体層等の被加工層をパターン形成するためのエッチングマスクを、フォトレジストを用いたリソグラフィー技術を用いることなく作製する。エッチングマスクは、レーザビームを吸収する材料からなる光吸収層からなる。光吸収層に、フォトマスクを介して、レーザビームを照射し、光吸収層に吸収されたレーザビームのエネルギーによるレーザアブレーションを利用して、マスクを形成する。 （もっと読む）

【課題】少なくとも一方がＦＵＳＩ構造である２つの導電体を備えた半導体装置において導電体同士の接続箇所での金属拡散に起因する中間相領域の発生を抑制する。
【解決手段】Ｎ型ＦＥＴのゲート電極となる第１の導電体１１６とＰ型ＦＥＴのゲート電極となる第２の導電体１１７とが互いに同電位となるように電気的に接続されている。第１の導電体１１６及び第２の導電体１１７のうちの少なくとも一方はＦＵＳＩ構造を有している。第１の導電体１１６と第２の導電体１１７との境界の少なくとも一部分に、庇１１８を有する段差が形成されている。 （もっと読む）

【課題】ソース／ドレイン電極と有機半導体層との間に、高い反応性を維持しながらもより安定した自己組織化単分子膜を形成し、電荷移動度の面で向上した電気的特性を示す有機薄膜トランジスタの提供。
【解決手段】基板１、ゲート電極２、ゲート絶縁層３、ソース／ドレイン電極４／５、有機半導体層７、の有機薄膜トランジスタにおいて、ソース／ドレイン電極４／５と有機半導体層７との間に、分子間の架橋結合を形成しない単結合型リン酸エステル系自己組織化単分子膜６を形成する。 （もっと読む）

【課題】ＦＵＳＩゲート電極を有し且つソース・ドレイン領域上にシリサイド膜を有する半導体装置において、ＦＵＳＩゲート電極及びシリサイド膜を制御性よく形成する。
【解決手段】フルシリサイド化された第１のゲート電極１１７を有する第１のＭＩＳトランジスタを備えた半導体装置において、第１のＭＩＳトランジスタは、半導体基板１００からなる第１の活性領域１００ａと、第１の活性領域上に形成された第１の金属シリサイド膜からなる第１のゲート電極１１７と、第１の活性領域における第１のゲート電極１１７の側方下に位置する領域に形成された第１のソース・ドレイン領域１１０と、第１のソース・ドレイン領域１１０上に形成された第１のシリサイド膜１１９と、第１の活性領域上に、第１のゲート電極１１７及び第１のシリサイド膜１１９に接するように形成された下地絶縁膜１２１と、下地絶縁膜１２１上に形成された層間絶縁膜１２２とを備えている。 （もっと読む）

【課題】ウエハにクラックが生じても、ゲート電極が切断されにくいＧａＮ系半導体素子を提供する。
【解決手段】サファイア基板１上にＧａＮバッファ層２、アンドープＧａＮ層３、ｎ^＋型ＧａＮドレイン層４、ｎ⁻型ＧａＮ層５、ｐ型ＧａＮ系チャネル層６が積層されており、ｐ型ＧａＮ系チャネル層６の上には、リッジ部Ａとリッジ部Ｂと２つのリッジ部を有するｎ型ＧａＮソース層８が形成されている。絶縁膜の上に形成されたゲート電極９の長手方向が、ｐ型ＧａＮ系チャネル層６のｍ面に沿って形成されている。 （もっと読む）

【課題】従来の半導体装置よりもさらに薄型、好ましくはトータルの厚さが３０μｍ程度以下であり、かつ湾曲させたり、折り曲げたりしても特性が変化せず、もとの形状を回復することが可能な半導体装置およびその製造方法を提供する。
【解決手段】高分子からなる厚さ２０μｍ以下、好ましくは１０μｍ以下の支持層２０３と、前記支持層２０３上に形成された素子とを含むことを特徴とする半導体装置、ならびに、基板２０１上にアルミニウムから構成される剥離層２０２、高分子からなる支持層２０３、素子を順に形成し、アルカリ溶液を用いて該剥離層２０２を溶解して該基板２０１を剥離する半導体装置の製造方法、および基板２０１上に高分子からなる支持層２０３、素子を順に形成し、機械的力を加えることにより該基板２０１を剥離する半導体装置の製造方法である。 （もっと読む）

【課題】フォトリソ工程を簡便に削減できるパター形成方法を考案し、液晶表示装置の製造工程を大幅に削減できるＴＦＴの新しい製造方法を提供する。
【解決手段】ＴＦＴを構成する材料膜を絶縁膜基板上に積層して成膜してから、膜厚が互いに異なる複数の領域を有するレジストマスクを上記材料膜の最上層にパターニングして形成する。そして、このレジストマスクを用いたリフトオフの方法で導電体膜のパターン形成を行う。あるいは、別に形成した膜厚が互いに異なる複数の領域を有するレジストマスクをエッチングマスクにして積層した材料膜のうち複数の材料膜を順次に加工する。このような新規なパターン形成方法および加工方法により、従来の技術で５回のフォトリソ工程で製造していた液晶表示装置を２回あるいは３回のフォトリソ工程で製造する。 （もっと読む）

【課題】特性に優れ、かつ、特性が経時的に劣化するのを防止し得る電子デバイス、および、かかる電子デバイスを備える電子機器を提供すること。
【解決手段】薄膜トランジスタ１は、互いに分離して設けられたソース電極２０ａおよびドレイン電極２０ｂと、ソース電極２０ａおよびドレイン電極２０ｂの表面に形成された中間層６０と、ソース電極２０ａおよびドレイン電極２０ｂを覆い、かつ、中間層６０と接触するように設けられた有機半導体層３０と、有機半導体層３０上に設けられたゲート絶縁層４０と、ゲート絶縁層４０上に設けられたゲート電極５０とを有する。中間層６０は、親水部と、該親水部よりも疎水性を示す疎水部とが連結した重合物を主材料として構成され、前記重合物は、中間層６０中において、前記親水部をソース電極２０ａおよびドレイン電極２０ｂ側に、前記疎水部を有機半導体層３０側にして配向している （もっと読む）

【課題】新規なナノワイヤ構造を提供し、電子デバイスに応用する。
【解決方法】本発明のナノワイヤ１０１は、第１の材料から形成された結晶性半導体のナノワイヤ本体１０４と、前記半導体を構成する元素を一部に含む第２の材料から形成され、ナノワイヤ本体１０４の表面の少なくとも一部に位置する複数の微粒子１０３とを備え、ナノワイヤ本体１０４の表面が平滑である。 （もっと読む）

【課題】基板上で相異なる２種以上の領域が画定されており、各領域毎に絶縁膜を作り分けるに際して、High-k絶縁材料からなる第２の絶縁膜を用いるにも係わらず、シリコン酸化膜等である第１の絶縁膜の機能を損なうことなく、極めて信頼性の高い電子デバイスを実現する。
【解決手段】Ｉ／Ｏ用膜形成領域のゲート絶縁膜となるシリコン酸化膜４上にシリコン窒化膜５を形成しておき、この状態で低リーク用膜形成領域のゲート絶縁膜となるHigh-k絶縁材料、ここではＨｆＳｉＯ膜７を形成する。ここで、シリコン酸化膜４とＨｆＳｉＯ膜７とはシリコン窒化膜５を介して積層される。 （もっと読む）

【課題】半導体ナノワイヤを用い良好なトランジスタ特性を有する新規な電界効果トランジスタの構造を提供する。
【解決手段】本発明の一例である電界効果トランジスタは、基板４０、ゲート電極４１、ゲート絶縁膜４２がこの順に配置され、ゲート絶縁膜４２の上に半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４が設けられている。半導体ナノワイヤ４５とソース電極４３・ドレイン電極４４とのコンタクト領域において、半導体ナノワイヤ４５の表面をソース電極４３・ドレイン電極４４の構成材料が覆っている。 （もっと読む）