【課題】メモリセルアレイと周辺回路との電気的接続を容易にする。
【解決手段】半導体記憶装置は、メモリセルアレイ領域と周辺回路領域とを有する基板１３と、メモリセルアレイ領域に設けられ、かつ垂直方向に積層された複数のメモリセルを有するメモリセルアレイ１１と、周辺回路領域に設けられ、かつメモリセルアレイ１１に電気信号を供給する周辺回路１２と、メモリセルアレイ１１の上面に設けられ、かつ周辺回路１２に電気的に接続されたコンタクト３４と、メモリセルアレイ１１とコンタクト３４とを電気的に接続する複数の配線層１７とを具備する。そして、メモリセルアレイ１１の底面は、周辺回路１２の底面より低く設定される。 （もっと読む）

【課題】相分離誘電体構造を備える電子デバイスの製造方法を提供する。
【解決手段】本製造方法は、半導体層を堆積し、低誘電率材料、高誘電率材料及び液体を含む誘電体組成物を低誘電率材料及び高誘電率材料を相分離させずに液相堆積し、低誘電率材料および高誘電率材料の相分離を生成することを含む。低誘電率材料は半導体層に最も近い誘電体構造の領域内の高誘電率材料の濃度に比べて高濃度であり、半導体層の堆積は、誘電体組成物を液相堆積する前、または相分離を生成した後になされる。 （もっと読む）

【課題】液組成物塗膜の状態を安定させて、微細で精密なパターンを再現性よく安定して形成することが可能なパターン形成方法および電子素子の製造方法を提供する。
【解決手段】第１版１０上に液組成物を塗布することで、導電性膜Ｄを形成するとともに、第１版１０を加熱する第１工程と、表面側に凹凸パターン形状を有する第２版２０を、第１版１０の導電性膜Ｄの形成面側に押圧し、第２版２０の凸部２０ａの頂面に、導電性膜Ｄの不要なパターンを転写して除去することで、第１版１０上に導電性パターンＤ’を形成する第２工程と、第１版１０の導電性パターンＤ’の形成面側を、被転写基板の表面に押圧することで、被転写基板の表面に導電性パターンＤ’を転写する第３工程とを有し、上記液組成物は、加熱された第１版１０の表面温度において１３３Ｐａ以下の蒸気圧を示す溶媒を含有してなることを特徴とするパターン形成方法および電子素子の製造方法。 （もっと読む）

【課題】焼成を必要とする液滴吐出法をはじめとする塗布法において、配線や導電膜の作製時における焼成温度を低減することを課題とする。
【解決手段】液滴吐出法等の塗布法を用いて導電性材料よりなるナノ粒子が分散された組成物を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、配線もしくは導電膜を作製する。このように、焼成前に活性酸素による前処理を行うことで、作製時における焼成温度を低減することが可能となる。 （もっと読む）

【要 約】
【課題】ガラス基板から剥離しないゲート電極を形成する。
【解決手段】本発明では、酸素を含有する銅又は銅を主成分とした薄膜である第一の層３２をガラス基板１１の表面に形成し、第一の層３２の表面に、酸素を含有しない銅又は銅を主成分とした薄膜をから成る第二の層３３を形成し、第一の層３２と第二の層３３の二層構造の銅を主成分とする配線膜１３を形成しており、銅を主成分とする配線膜１３を窒素プラズマで処理した後、その表面に窒化ケイ素薄膜（例えばゲート絶縁膜１４）を形成している。窒化ケイ素薄膜を形成する際のシランガスの影響が、ガラス基板１１の界面に及ばないので、銅を主成分とする配線膜１３から成るゲート電極１５や蓄積容量電極１２がガラス基板１１から剥離しない。 （もっと読む）

【課題】絶縁破壊を起さない半導体特性に優れた半導体装置、かかる半導体装置を確実に製造する方法、当該半導体装置を備える高性能な半導体回路、電気光学装置および信頼性の高い電子機器を提供すること。
【解決手段】半導体装置１の製造方法は、基板２上にソース電極４およびドレイン電極５を形成する工程と、少なくともソース電極４およびドレイン電極５との間に、π共役系の有機化合物を含む有機半導体層７を形成する工程と、有機半導体層７上に、芳香族性をもたない炭素環式化合物である脂環式化合物の高分子がパラフィン炭化水素溶媒に溶解した塗布液を塗布した後、当該塗布液を脱溶媒処理することにより、前記脂環式化合物の高分子含むゲート絶縁層６を形成する工程と、ゲート絶縁層６上にゲート電極３を形成する工程とを有する。 （もっと読む）

【課題】窒化物系化合物半導体層の上に絶縁膜を介してフィールドプレート電極を有し、それと電気的に接続され且つ窒化物系化合物半導体層とショットキー接触した電極を有する半導体装置において、高電圧動作時の抵抗値および漏れ電流を低減化する。
【解決手段】窒化物系化合物半導体層４上において、徐々に厚くなる傾斜部を有する絶縁膜８と、窒化物系化合物半導体層上から絶縁膜８の傾斜部上を延伸するように設けられ、窒化物系化合物半導体層４にショットキー接触する電極９とを有し、絶縁膜８の底面における電極９が設けられた側の端点Ａと、絶縁膜８の傾斜部上に形成された電極９の底面における端点Ｂとを結ぶ仮想線と窒化物系化合物半導体層４の上面との間の角度α１が１度以上４０度以下である半導体装置。
（もっと読む）

【課題】複雑な構造を採用することなくオンオフ比を向上することのできる有機トランジスタを提供する。
【解決手段】本発明の有機トランジスタ１は、ソース電極１１（及びドレイン電極）と有機半導体層１３との界面に導電体１８と有機半導体１９との混合体からなる中間層１６を備えている。導電体１８は、表面に多数の細孔Ｈを備えた多孔質導電層であり、有機半導体１９は該多孔質導電層１８の細孔Ｈ内に充填されている。 （もっと読む）

【課題】有機半導体層の形成に印刷法を適用しても高スループットでアライメント精度良く、高いオンオフ比を有し、素子間でのばらつきが小さい薄膜トランジスタアレイを提供する。
【解決手段】薄膜トランジスタアレイの配置を（１）半導体層１２の電流が流れる方向をソース配線２８の方向と同じにする、（２）ソース・ドレイン電極２７、２６をクシ型形状の電極とする、等の最適化を行い、印刷法による有機半導体層１２をストライプ形状とする。 （もっと読む）

【課題】信頼性の向上した半導体装置及びその作製方法を提供する。
【解決手段】ゲート電極と重畳し、該重畳領域の外側に不純物領域が形成された半導体層と、半導体層のゲート電極が設けられた側と同じ側の面に設けられ、不純物領域と一部が接する第１導電層と、ゲート電極及び第１導電層の上に設けられた絶縁層と、該絶縁層に形成され、第１導電層と少なくとも一部が重畳する開口を介して第１導電層と接する第２導電層と、を有する。 （もっと読む）

【課題】電子と正孔いずれがキャリアの場合でも接触抵抗が低減された電極を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１００上にｎ型拡散層１０２とｐ型拡散層１０４を備え、ｎ型拡散層１０２およびｐ型拡散層１０４と絶縁層１０６を介して形成された第１の金属配線１０８、第２の金属配線１１０と、ｎ型拡散層１０２と第１の金属配線１０８を電気的に接続するための第１のコンタクト電極１１２と、ｐ型拡散層１０４と第２の金属配線１１０を電気的に接続するための第２のコンタクト電極１１３とを有し、第１のコンタクト電極１１２のｎ型拡散層１０２と接合する部分と、第２のコンタクト電極１１３のｐ型拡散層１０４と接合する部分とが、第１の金属含有導電体１１４と、希土類金属を含む第２の金属含有導電体１１６とによって形成されている半導体装置およびその製造方法。 （もっと読む）

【課題】安定し、再現可能な、新しい低仕事関数材料を提供し、さらに再現可能で実行し易い低仕事関数材料の製造方法を提供する。
【解決手段】本発明のシリサイド化されたゲート電極の仕事関数の調節方法は、少なくとも１つのランタニドと、Ｓｉ、Ｇ、またはＳｉＧｅを含む半導体材料と、金属を含む層をゲート誘電体上に設けるステップと、前記層をシリサイド化されたゲート電極に変換するステップとを含む。 （もっと読む）

【課題】 上層配線が半導体層に接続された薄膜トランジスタにおいて、コンタクトホール形成部の層間絶縁膜の厚さを薄くし、均一なコンタクトホールの形成を可能とする。
【解決手段】 多結晶半導体層３を活性層とし、層間絶縁膜６に形成されたコンタクトホール７を介して配線が多結晶半導体層３に接続されている。多結晶半導体層３に接続される配線は、複層配線のうちの２層目以上の上層配線（第２配線８）である。コンタクトホール７に対応する位置に所定の厚さを有する下地パターン１０が形成され、この下地パターン１０上に多結晶半導体層３の第２配線８との接続部分（ソース領域３ａ及びドレイン領域３ｂ）が形成されている。 （もっと読む）

【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。
【解決手段】半導体装置の製造方法は、（Ａ）炭化珪素層１１の上に絶縁層１３を形成する工程と、（Ｂ）絶縁層１３に、炭化珪素層１１の表面の一部を露出するコンタクトホール１３ａを形成する工程と、（Ｃ）コンタクトホール内において露出された炭化珪素層１１の表面およびコンタクトホール１３ａの側壁に接するように第１の導電膜１５を形成する工程と、（Ｄ）第１の導電膜１５の上に第２の導電膜１７を形成する工程と（Ｅ）第１の導電膜１５および第２の導電膜１７が形成された炭化珪素層１１に対して熱処理を行うことにより、第２の導電膜１７を構成する材料の少なくとも一部を炭化珪素層１１の珪素と反応させて、第１の導電膜１５を構成する元素および第２の導電膜１７を構成する元素を含むシリサイドを形成する工程とを包含する。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層（チャネル層）に対してコンタクト電極を良好にオーミック接触させることができる窒化物半導体素子の製造方法を提供すること。
【解決手段】III族窒化物半導体からなる電界効果トランジスタの製造工程において、まず、基板１２の上にｎ型ＧａＮ層２およびｐ型ＧａＮ層３が形成される。次いで、このｐ型ＧａＮ層３の上に、コンタクト電極１５が形成される。コンタクト電極１５が形成された後には、ｐ型ＧａＮ層３からコンタクト電極１５上に至る領域にｎ型ＧａＮ層４が形成され、このｎ型ＧａＮ層４の表面からコンタクト電極１５に至るコンタクトホール１４が形成される。そして、このコンタクトホール１４にソース電極１１が埋め込まれる。 （もっと読む）

【課題】素子形成された複数の半導体層を積層し、集積可能な素子数を飛躍的に高めることができる積層型半導体集積装置を提供する。
【解決手段】本発明に係る積層型半導体集積装置は、基板上に直接、または緩衝層を介して積層されたＧａＮ層と、前記ＧａＮ層の表面近傍に形成された複数のトランジスタと、前記トランジスタの表面及び側面を被覆する酸化膜または窒化膜と、前記酸化膜または窒化膜を含む前記ＧａＮ層上に、ＥＬＯによって積層されたＡｌＧａＮ層と、を集積すべきトランジスタの数量に応じて繰り返し積層して形成される。 （もっと読む）

【課題】同一基板上に複数の半導体素子を有する半導体装置を少ない工程で簡単に製造する。
【解決手段】アナログ回路素子領域２５におけるシリコン酸化膜２６の表面への窒素導入と、デジタル回路素子領域２４におけるシリコン窒化膜２７の形成とを、プラズマ窒化法によって同一の工程で行う。そのため、デジタル回路素子領域２４のゲート電極パターンとアナログ回路素子領域２５のゲート電極パターンとを、同一のフォトリソグラフィ工程によって形成することが可能になる。したがって、互いに異なる組成を有する２つのゲート絶縁膜上の夫々にゲート電極パターンを形成して成る２つのＭＯＳ半導体素子を、少ない工程で簡単に形成することができる。また、工程が少ない分だけ加工精度を高めることができる。 （もっと読む）

【課題】有機トランジスタの有機層とソース、ドレイン電極との密着性が悪く、接触抵抗が高いことを課題とする。
【解決手段】基板と、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成された絶縁層と、前記絶縁層表面と片末端が共有結合した有機分子層と、前記分子層の他末端が共有結合した触媒層と、前記触媒層上に形成されたソース、ドレイン電極から構成されることを特徴とする有機トランジスタを提供することにより上記課題を解決する。 （もっと読む）

【課題】プラスチック基板やガラス基板などに低温工程で形成するものの、数nmの厚みでゲート絶縁膜を形成することにより、低電圧動作、且つ商用化が容易な有機薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板上に金属をパターニングし、蒸着してゲート電極１２を形成した後、常温乃至100℃以下でO₂プラズマ工程によりゲート電極１２を直接酸化して10nm以下の厚みで金属酸化膜を成長させることで、ゲート電極の表面に沿ってゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３の上に有機半導体膜１４を蒸着し、有機半導体膜１４上にソース／ドレイン電極１５／１６を互いに一定の距離をもって離隔するように形成する。二重ゲート絶縁膜とする場合には、有機絶縁膜を、自己組立工程またはスピンコーティング工程で金属酸化膜の上に形成する。 （もっと読む）

【課題】また、従来のＣＡＤツールによる半導体装置の設計図を用いる場合、インクジェット装置で形成できるパターンが限られるため、半導体装置の回路の中には、そのまま転用することができない回路も生じる恐れがある。
【解決手段】インクジェット装置で吐出して描くことの可能な基本パターンを複数用意し、それらを組み合わせて所望の集積回路のレイアウトを行う。得られたレイアウトを基にして露光マスクを形成する。露光マスクを用いて露光を行った後、現像して液滴の径よりも幅の細い露光領域にレジスト膜を残存させる。そして、被処理表面の露呈部分に対して撥液処理を行った後、レジスト膜上に材料液滴を滴下する。液滴吐出法により選択的に吐出を行い、ドット径よりも幅の細い配線を形成する。 （もっと読む）