【課題】ＳＰＥ方式及び後続熱処理を用いてコンタクト物質をエピタキシャルシリコンとして形成する場合に発生する後続ＣＭＰ工程でのディッシング現象を最小化させること。
【解決手段】 接合層が形成された半導体基板の上部に層間絶縁膜を形成するステップと、前記層間絶縁膜をエッチングして前記接合層を露出させるコンタクトホールを形成するステップと、前記コンタクトホールの底面の自然酸化膜を除去するための表面洗浄ステップと、固相エピタキシー方式を用いて前記コンタクトホールを埋めるコンタクト層を形成するが、前記接合層とのコンタクト領域ではエピタキシャル層に成長させ、前記コンタクトホールの残りの領域及び前記層間絶縁膜の表面では非晶質層に成長させるステップと、前記コンタクト層の非晶質層を選択的に平坦化させ、セルランディングプラグコンタクトを形成するステップとを含む。 （もっと読む）

【課題】 ＭＩＳＦＥＴのゲート電極の側壁部に形成されるサイドウォールと、隣接するＭＩＳＦＥＴのサイドウォールとの間隔が狭くても、層間絶縁膜の形成時にボイド等の不良を低減させるためのサイドウォールの構造を有する半導体装置及びその製造方法を提供する。
【解決手段】 隣り合う第１のゲート電極と第２のゲート電極とを有する半導体基板の全面に、絶縁膜を形成する絶縁膜形成工程と、絶縁膜を加工して、第１のゲート電極のゲート側壁部に形成される第１のサイドウォールと、第２のゲート電極のゲート側壁部に形成される第２のサイドウォールとを形成し、第１のサイドウォールと第２のサイドウォールとの間の形状を、第１のゲート電極及び第２のゲート電極の表面から半導体基板の表面に近くなるに伴い狭くなるような階段形状に形成するサイドウォール形成工程と、半導体基板の全面に、層間絶縁膜を形成する層間絶縁膜形成工程とを有する。 （もっと読む）

【課題】ゲート絶縁膜に高誘電体膜を用いても短チャネル効果の抑制を図る。
【解決手段】シリコン基板１０１と、このシリコン基板１０１上に形成されたゲート絶縁膜１０８と、このゲート絶縁膜１０８上に形成されたゲート電極１０９，１１０と、このゲート電極１０９，１１０を挟むようにシリコン基板１０１から形成され、シリサイド１１５，２０２からなるソース及びドレインとをそれぞれ具備したＮＭＩＳＦＥＴとＰＭＩＳＦＥＴとを具備する半導体装置であって、ゲート絶縁膜１０８の材料は高誘電体膜であること、及びゲート電極の材料は金属であることの少なくとも一方の条件を満たし、且つＮＭＩＳＦＥＴ及びＰＭＩＳＦＥＴを構成するシリサイドの材料は、それぞれ異なる。 （もっと読む）

【課題】 半導体装置の耐圧を低下させないで、半導体装置の温度上昇を抑制する。
【解決手段】 半導体装置１０は、ｎ⁻型のドリフト領域２６と、ｐ⁻型のボディ領域２８と、ｎ^＋型のエミッタ領域３６と、エミッタ電極５２と、ゲート電極３４を備えている。さらに、半導体装置１０は、ボディ領域２８のエミッタ領域３６側の表面からドリフト領域２６側に向けて伸びているとともに、トレンチ絶縁膜４２で被覆されている熱伝導性部材４４が充填されている放熱用トレンチ４０を備えている。熱伝導性部材４４の熱伝導度が、各半導体領域及びゲート電極３４を形成している材料の熱伝導度よりも大きいことを特徴としている。 （もっと読む）

【課題】 様々なパターンを有するゲート電極をフルシリサイド化することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１０上にゲート絶縁膜３０を形成し、ゲート絶縁膜上にゲート電極４０、４２を形成し、ゲート電極上に金属膜１００を堆積し、第１の熱処理を施すことによってゲート電極の上部をシリサイド化し、第１の熱処理においてシリサイド化しなかった金属膜を除去し、第２の熱処理を施すことによってゲート電極の下部までシリサイド化する。 （もっと読む）

【課題】薄膜トランジスタを用いた液晶表示装置及びその製造方法において、生産工程を簡素化すると共に、ソース配線とゲート配線の配線抵抗の増加を防ぐ。
【解決手段】絶縁基板１１上に形成された第１の光透過型感光性樹脂１２の開口部に、ゲート電極１３とソース配線２０１’と画素コンタクト層２１’とを形成する。これらの上にゲート絶縁膜１４と半導体層１５とオーミックコンタクト層（ｎ＋半導体層）１６と保護膜１７を形成する。さらに、第２の光透過型感光性樹脂１２’の開口部に、ソース電極１９とドレイン電極１９’と画素電極２１とを形成する。また、第２の光透過型感光性樹脂の開口部に形成されるクロス部接続配線は、ソース配線又はゲート配線と同じく、インクジェット塗布された銀微粒子を含有するインクが焼成されてできた焼成銀である。 （もっと読む）

【課題】液体で処理することができるゲート誘電体材料により得られる薄膜トランジスタを提供する。
【解決手段】重合された１種または複数のモノマを含む放射線架橋ポリマを含有するゲート誘電体を備える薄膜トランジスタであって、前記１種または複数のモノマは、置換されていてもよいビニルアリールアルコールを含む薄膜トランジスタである。 （もっと読む）

【課題】ＬＤＤ構造を有し、ソース／ドレイン領域に自己整合的に金属シリサイド層が形成されているＭＯＳＦＥＴの製造方法において、ソース／ドレイン領域上のシリサイド層がＬＤＤ層と接触しないようにする。
【解決手段】サイドウォール５１形成時のエッチングをＲＩＥとウエットエッチングの二段階で行い、ＲＩＥでシリコン基板１のＬＤＤ層４上に酸化シリコン膜５Ａを残存させ、ウエットエッチングでこの酸化シリコン膜５Ａを除去する。 （もっと読む）

【課題】製造工程数を低減し、素子特性のばらつきの少ない半導体装置の製造方
法を提供する。
【解決手段】多結晶シリコン層を構成要素として備え、この多結晶シリコン層が
Ｐ型多結晶シリコン層５とＮ型多結晶シリコン層６とを有する半導体装置の製造
方法であって、Ｐ型多結晶シリコン層５を形成する工程と、Ｐ型多結晶シリコン
層５と一部分が重なるようにＮ型となる不純物を導入してＮ型多結晶シリコン層
６を形成する工程とを有する。 （もっと読む）

【課題】ＬＤＤ領域を有する微細ＴＦＴを、工程数の少ないプロセスで作製し、各回路に応じた構造のＴＦＴを作り分けることを課題とする。また、ＬＤＤ領域を有する微細ＴＦＴであってもオン電流を確保することを課題とする。
【解決手段】ゲート電極を２層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。 （もっと読む）

【課題】 蒸着リフトオフという高価な工程を使用せずに、ゲート電極、ソース電極およびドレイン電極の位置合わせ精度を向上させ、ゲート電極に対するソース電極およびドレイン電極の重なりを小さい薄膜トランジスタ製造方法の提供。
【解決手段】本発明の薄膜トランジスタの製造方法は、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含む。 （もっと読む）

【課題】 ゲート空乏化が抑制され、より簡易な工程で製造することができる半導体装置を提供する
【解決手段】 本発明の半導体装置は、
半導体層１０と、
前記半導体層１０に設けられた絶縁ゲート電界効果型トランジスタ２０と、を含み、
前記絶縁ゲート電界効果型トランジスタ２０は、
前記半導体層１０の上方に設けられたゲート絶縁層２２と、
前記ゲート絶縁層２２の上方に設けられ、ゲート電極となる電極層２４と、
前記半導体層１０に設けられ、ソース領域またはドレイン領域となる不純物領域２８と、を含み、
前記電極層２４の平均結晶粒径は、３０ｎｍ以上、５００ｎｍ以下であり、該電極層２４の全体に不純物が分散している （もっと読む）

【課題】 Ａｌを主成分とする主導体層をより低抵抗に維持すると同時に、一括のウェットエッチングでパターニングでき、主導体層の耐熱性、特にヒロック耐性が確保される新規の薄膜配線層を提供する。
【解決手段】 基板上にＮｉを主成分とする面心立方格子構造を有する下地層を、該下地層上に主成分が９９原子％以上のＡｌからなる主導体層を形成した薄膜配線層である。また、前記Ｎｉを主成分とする下地層の層厚が５ｎｍ以上１００ｎｍ以下である薄膜配線層である。また、前記Ｎｉを主成分とする下地層は、添加元素として（Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃｕ、Ｓｉ、Ｇｅ）から選択される１種または２種以上の元素を７〜３０原子％含有し、残部が不可避的不純物およびＮｉからなる薄膜配線層である。 （もっと読む）

【課題】ゲート絶縁膜の信頼性低下、及び電流駆動能力低下の問題のない、ショットキーソース・ドレインを備える半導体装置を提供する。
【解決手段】ゲート電極７を挟むように、ショットキーソース・ドレイン１２を形成する。ショットキーソース・ドレイン１２は、半導体基板１とショットキー接合を形成する。ショットキーソース・ドレイン１２からゲート絶縁膜４下端部まで不純物拡散によりエクステンション層２を形成する。ゲート絶縁膜４の下端部が不純物拡散層上に形成されているので、ゲート絶縁膜４の信頼性が低下することがない。また、ＰＮ接合を介してチャネルへキャリア注入が行われるので、電流駆動能力の低下を回避することができる。 （もっと読む）

【課題】熱伝導性に優れた半導体材料を使用可能で、生産性に優れた半導体デバイスの製造方法を提供する。
【解決手段】リン化インジウム材料に高濃度のシリコンをドーピングしたサブコレクタ層１２上にパッシベーション層１４が形成される。パッシベーション層１４の一部をエッチングにより除去して接触領域を露出させる。露出させた接触領域にエネルギー照射を行い、エネルギー照射を行った部分に低抵抗のオーム接触金属５１を堆積する。その後、フォトレジスト２１、２２を、フォトレジスト２２上に堆積した金属５１と共に除去する。エネルギー照射としては、不活性材料を使用したスパッタリング処理、化学的に活性を有するイオンを使用したスパッタリング処理、イオンミリング、及びプラズマエッチングのうちのいずれかを利用できる。 （もっと読む）

【課題】ＬＤＤ構造を有し、ソース／ドレイン領域に自己整合的に金属シリサイド層が形成されているＭＯＳＦＥＴの製造方法において、ソース／ドレイン領域上のシリサイド層がＬＤＤ層と接触しないようにする。
【解決手段】ソース／ドレイン領域６形成後のシリコン基板１に保護膜用の酸化シリコン膜７を形成した後、チタン膜８を形成する部分の上から酸化シリコン膜７を除去し、第１のサイドウォール５１の両側に第２のサイドウォール７１を形成するパターニングを行う。次に、シリコン基板１上にチタン膜８を形成した後、所定の熱処理を行って、シリコン基板１およびゲート電極３とチタン膜８を反応させて、ソース／ドレイン領域６上およびゲート電極３上にシリサイド層９を形成する。 （もっと読む）

【課題】隔壁により区画領域を設けて液滴塗出法により液滴を配置する際に、区画領域端部で液滴が十分に塗れ広がらず空隙が残ったり、局所的に膜厚が薄くなったりしてしまう、という課題を解決することを目的とする。
【解決手段】本発明の膜パターンの形成方法は、機能液の液滴を基板上に配置することにより膜パターンを形成する膜パターンの形成方法であって、前記基板上に前記膜パターンに応じた隔壁を形成する工程と、前記隔壁によって区画された領域に前記機能液の液滴を配置する工程とを有し、前記区画領域の端部は曲率を持たせて形成し、液滴が塗れ広がる距離を短くして機能液の充填性を向上させる。 （もっと読む）

【課題】絶縁性の基板２０上に少なくとも下部電極２１、ゲート絶縁膜２２、上部電極２３、半導体膜２４を積層させた薄膜トランジスタの製造方法において、薄膜トランジスタにおける電極の微細パターンを形成し、且つゲート電極とソース・ドレイン電極の重なりを無くすことにより高速動作を可能であって、且つ電極の厚さを薄くすることが可能な薄膜トランジスタの製造方法を提供する。
【解決手段】電極材料１４を予め基材と異なるベースフィルム１１上に形成した転写フィルム１０とし、前記基板２０上若しくは前記基板上に形成された半導体膜上に所定のパターンにて下部電極を前記転写フィルムから転写し、前記基板と転写フィルムとを再アライメントが可能なように剥離し、ゲート絶縁膜形成後に前記再アライメントが可能なように剥離した転写フィルムを基板上に密着させ、上部電極を転写することを特徴とする。 （もっと読む）

【課題】高分解能のパターニング工程を用いることなく、微細構造体を形成することが可能なパターニング方法を提供する。
【解決手段】材料１２の層を基板１０上にプリパターニングする工程と、膜形成物質溶液１６をプリパターニングされた基板上にスピンコートする工程と、膜形成物質の膜１６を乾燥させる工程と、プリパターニングされた材料の側面にのみ乾燥された膜が残るように、当該膜をエッチングする工程と、プリパターニングされた物質の輪郭に対応した形状を有する隆起部２０が基板上に残るように、プリパターニングされた材料を取り除く工程と、を有することを特徴とする。 パターニングされた基板上に、金属層を蒸着して隆起部を取り除く。そして、半導体、絶縁体及び導電体、ソース及びドレイン電極の組にそれぞれ設けられ後の工程で形成されるゲート電極の領域に選択的に蒸着することによって、薄膜トランジスタのアレイを形成する。 （もっと読む）

【課題】 低コストかつ簡易な工程でサブミクロンオーダのチャネル長を有する半導体装置を製造することができる半導体装置の製造技術を提供する。
【解決手段】 基板２１０の上に第１絶縁膜２２０を形成した後（図３（ａ）参照）、該基板２１０の全面に、絶縁性材料を塗布し、ベーク・アニール処理を施すことにより、第２絶縁膜２４０を形成する。ここで、第１絶縁膜２２０の端部ｅを覆う第２絶縁膜２４０の膜厚Ｄ２は、他の部分の膜厚Ｄ３に較べて薄い。この膜厚差（Ｄ３−Ｄ２）によって生じる膜の収縮度合いの違いにより、第１絶縁膜２２０の端部ｅの直上に位置する第２絶縁膜２４０にスリットＳＴが形成される（図３（ｂ）参照）。このスリットＳＴを利用することで、スリットＳＴの幅に応じたサブミクロンオーダのゲート電極２５０を形成し（図３（ｃ）参照）、その後、ゲート電極２５０を挟んで対向配置されたソース領域及びドレイン領域を形成する。 （もっと読む）