【課題】半導体装置の形成および半導体装置の電気的接点形成について安価な方法を提供する。
【解決手段】インクジェット印刷による印刷マスク２１２を用いてビアおよびピラーを形成する。印刷マスクは懸濁金属ナノ粒子を含む液滴２０８により形成される。マスク形成およびその後の導電性構造の形成の両方において同じ金属ナノ粒子を利用することにより製造プロセスが簡素化される。また金属ナノ粒子を用いることにより、印刷液滴の大きさよりかなり小さい構造を形成できる。 （もっと読む）

【課題】材料費、工程数を低減しその結果歩留まりを向上させ、コストを低減する。
【解決手段】薄膜トランジスタと、薄膜トランジスタと電気的に接続される電極１０４を有する光制御素子と、を備えた光制御装置であって、薄膜トランジスタの半導体領域１０２と画素電極１０４とが同一の半導体層からなり、同一の半導体層はＩｎ，Ｇａ，Ｚｎから選択される元素の少なくとも一つを含む酸化物からなる非晶質層である。半導体層の画素電極となる部分は、半導体領域よりも抵抗率が低い。また、保持電荷蓄積容量部にも抵抗率の低い領域を用いることができる。加えて、電極を延設し配線として用いることもできる。光制御素子はエレクトロルミネッセンス素子、液晶セル、電気泳動型粒子セル等を用いることができる。 （もっと読む）

【課題】空乏化を生じず、また、製造工程における酸化、薬液による腐食、含有する金属による熱処理装置の汚染を抑えることのできるゲート電極を有し、且つトランジスタのオン電流の低下を抑えることのできる半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された金属含有層、並びに前記金属含有層の上面および側面を覆う不純物イオンを含んだ多結晶シリコン層からなるゲート電極と、を有する。 （もっと読む）

【課題】絶縁膜を形成する際の界面欠陥の生成を抑制するとともに、生成された欠陥を低減させることを可能にする。
【解決手段】半導体基板の表面を窒化する第１窒化ガスと、半導体基板と実質的に反応しない第１希釈ガスとを含み、第１希釈ガスの分圧と第１窒化ガスの分圧の和と、第１窒化ガスの分圧との比が５以上でかつ全圧が４０Ｔｏｒｒ以下である第１雰囲気中に半導体基板を置き、半導体基板の表面に窒化膜を形成する工程と、表面に窒化膜が形成された半導体基板を、酸素原子の結合エネルギーが１ｅＶ〜４ｅＶの範囲の酸化ガスと、半導体基板と実質的に反応しない第２希釈ガスとを含む第２雰囲気中に置き、半導体基板と窒化膜との間に第１酸窒化層を形成するとともに窒化膜の表面に第２酸窒化層を形成する工程と、を備えたことを特徴とする。 （もっと読む）

【課題】半導体層内部に発生する電界を低減し、耐圧を向上できる窒化物半導体装置を提供する。
【解決手段】チャネル層を形成する第１の窒化物半導体層３、及びそれより禁制帯幅が広く窒化物半導体層３に対し障壁層となる層を含む第２の窒化物半導体層４を含む半導体層と、この半導体層３，４上に互いに間隔を隔てて形成されたソース電極５及びドレイン電極６と、半導体層３，４上のソース電極５とドレイン電極６との間の領域に形成されたゲート電極７とを備え、少なくともゲート電極７とドレイン電極６との間に存在する半導体層３，４にはフッ素を含む少なくとも１つのフッ素導入領域９が備えられている。 （もっと読む）

【課題】ＳＯＩ基板を用いて作製した半導体装置において、島状に設けられたシリコン層の端部に起因する不良を防止し、信頼性の向上した半導体装置及びその作製方法を提供する。
【解決手段】支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、ゲート絶縁層を介して島状のシリコン層上に設けられたゲート電極と、を有する構造とする。このとき、ゲート絶縁層は、島状のシリコン層の一表面上と比較して、島状のシリコン層の側面と接する領域の誘電率を小さくする。 （もっと読む）

【課題】島状に設けられた半導体層の端部に起因する不良を防止し、信頼性の向上した半導体装置及びその作製方法を提供する。
【解決手段】基板上に設けられた島状の半導体層と、島状の半導体層の一表面上及び側面に設けられた絶縁層と、絶縁層を介して島状の半導体層上に設けられたゲート電極と、を有する構造とする。このとき、島状の半導体層に接して設けた絶縁層において、島状の半導体層の一表面上と比較して、島状の半導体層の側面と接する領域の誘電率を小さくする。 （もっと読む）

【課題】直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できるようにする。
【解決手段】双方向スイッチは、第１のＦＥＴ１１と、第２のＦＥＴ１２と、ドレイン端子同士の間に電気的に接続された双方向電源からの電流が双方向に流れる導通状態と電流が流れない遮断状態とを制御するスイッチ制御部２１とを備えている。スイッチ制御部２１は、導通状態においては第１のＦＥＴ１１及び第２のＦＥＴ１２のゲート端子に、第１のＦＥＴ１１のソース端子と第２のＦＥＴ１２のソース端子とが接続されたノード１３の電位を基準として閾値電圧よりも高い電圧を印加し、遮断状態においては双方向電源と各ゲート端子とを電気的に絶縁された状態とし且つノード１３の電位を基準として閾値電圧以下の電圧を印加する。 （もっと読む）

【課題】 印刷法にて、導電性の有機電荷移動錯体単結晶と同等の電気伝導性を備えた導電性薄膜の作製を可能にする。
【解決手段】 電子供与性分子を有機溶媒へ溶解した第１の溶液及び電子受容性分子を有機溶媒へ溶解した第２の溶液のうちの少なくとも１方の溶液にさらに有機高分子を溶解した、第１の溶液及び第２の溶液を用意する工程と、上記第１の溶液及び第２の溶液を基板上の同位置において混合する工程とを含む有機導電性薄膜の製造方法である。 （もっと読む）

【課題】金属膜と絶縁膜との反応物の生成を抑制し、良好な電気的特性を備える半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０は、基板１１と、半導体層１２と、絶縁膜１３と、保護膜１５と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、を備える。半導体装置１０は絶縁膜１３の少なくとも上面を覆うように形成された保護膜１５を備えることによって、ソース電極２１とドレイン電極２２とに含まれるアルミニウムと絶縁膜１３とが反応することを抑制することができ、電極の抵抗増加、電流コラプスの増加を抑え、良好な電気的特性を備える。 （もっと読む）

【課題】リセス構造を有する半導体装置における絶縁膜の後退量を制御し、リセスエッジ形状のばらつきを抑え、安定した特性、信頼性を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明の一態様によれば、基板１上に第1の絶縁膜３を形成し、第1の絶縁３膜の所定位置に、この第１の絶縁膜３を貫通する開口部４を形成し、第1の絶縁膜３および開口部４上に第２の絶縁膜５を形成し、異方性エッチングにより、第２の絶縁膜５を選択的に除去して、開口部４壁面に第２の絶縁膜５からなる側壁６を形成し、第１の絶縁膜３および側壁６をマスクとして、等方性エッチングによりリセス７を形成し、側壁６を選択的に除去する。 （もっと読む）

【課題】 外部電荷の影響を軽減した半導体装置を提供すること。
【解決手段】 半導体装置１０は、n型MOSFETが作り込まれている中心領域１０Ａとその中心領域１０Ａの周囲に形成されている終端領域１０Ｂを半導体基板２１内に有している。終端領域１０Ｂは、中心領域１０Ａと終端領域１０Ｂを連続して形成されているｎ⁻型のドリフト領域２６と、ｐ型のガードリング４２と、隣接するガードリング４２の間であってドリフト領域２６の表面の少なくとも一部に形成されている絶縁体領域４４を備えている。 （もっと読む）

【課題】高移動度かつ高オン／オフ比を有する薄膜トランジスタ及び有機薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタであって、ソース電極と、ドレイン電極と、半導体層とを含み、前記ソース電極と前記ドレイン電極とはそれぞれ第１層と第２層とを含み、前記ソース電極の第１層の仕事関数と前記半導体層のエネルギレベルとの差は、最低０．５ｅＶであり、前記ソース電極の第２層の仕事関数と前記半導体層のエネルギレベルとの差は、最大０．２ｅＶであり、前記半導体層のチャネル長は２０マイクロメートル以下である。 （もっと読む）

【課題】高い拡散防止効果を備えながら応力の少ない電極を有する半導体素子及び、その半導体素子の製造方法を提供することを目的とする。
【解決手段】半導体素子５１に形成する電極４４を、熱処理を施してオーミック特性を付与する第１電極層３０と、熱処理を施さない第２電極層３６とに分けて形成することで、熱処理時に生じる応力を低減することができる。また、バリア層を第１バリア層２６と第２バリア層２８とに分けることで薄層化して、応力を低減するとともに、半田接合時には第１バリア層２６と第２バリア層２８との間に設けた中間層２７を拡散消失させて、あたかも厚い１層のバリア層２３として機能させることで、高い拡散防止効果を得ることができる。 （もっと読む）

【課題】導電性ナノチューブをゲートとする製作が容易な高集積度のトランジスタ及びその製造方法を提供する。
【解決手段】本発明によるトランジスタは、ナノチューブをゲートとして利用し、製造方法は、ナノチューブをチャンネルパターン時にマスクとして利用する。これにより、５０ｎｍ以下の線幅を有するトランジスタが得られる。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】半導体装置は、主電極（４）と主電極（４）に接触した誘電体（３）を含み、主電極（４）は、所定の仕事関数を有する材料と、主電極（４）の材料の仕事関数を予め決められた値に向かって変調する仕事関数変調元素（６）とを含み、更に、主電極（４）は、仕事関数変調元素（６）が誘電体（３）に向かっておよび／または誘電体（３）中に拡散するのを防止する拡散防止ドーパント元素（５）を含む。 （もっと読む）

【課題】針などを用いた物理的なコンタクトホールの形成において導通不良の生じ難いコンタクトホールの形成方法、この方法を使用した回路基板、半導体装置の製造方法を提供する。
【解決手段】基板上に電極又は配線としてパターン化された第１の導電層を形成する第１工程と、基板及び第１の導電層上に絶縁層を形成する第２工程と、電極又は配線上の絶縁層に対して当該絶縁層の面から上方に５度乃至８０度の範囲内の角度で切削具を挿入する第３工程と、切削具を上記絶縁層から引き抜いて当該絶縁層に電極又は配線に至る傾斜した開口部を形成する第４工程と、を含む。 （もっと読む）

【課題】 ダマシンゲート技術等を用いてゲート電極が作製される半導体装置において、半導体装置の微細化等を可能にする。
【解決手段】 Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタそれぞれのゲート電極が半導体基板に形成された凹部内にゲート絶縁膜を介して形成されている半導体装置であって、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタの一方のゲート電極は第１の金属含有膜Ｆ１及び第１の金属含有膜上の第２の金属含有膜Ｆ２の積層構造によって構成され、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタの他方のゲート電極は第３の金属含有膜Ｆ３及び第３の金属含有膜上の第２の金属含有膜Ｆ２の積層構造によって構成されている。 （もっと読む）

【課題】良好なコンタクト抵抗を有し良好な電気的特性を備える薄膜半導体装置及びその製造方法を提供する。
【解決手段】ガラス基板、樹脂基板等を用いた基板１１上にＳｉ_ｘＧｅ_１−ｘからなる半導体層１３を形成する。半導体層１３の表面領域に第１ソース領域１４と第１ドレイン領域１６とを形成した上で、この領域を覆うようにニッケル薄膜を形成し、５００℃以下で熱処理を施す。続いて、未反応のニッケル薄膜をエッチングによって除去することによって、第１ソース領域１４と第１ドレイン領域１６に対して自己整合的にソースコンタクト層１８とドレインコンタクト層１９とを形成することができる。 （もっと読む）

【課題】シェアードコンタクト領域での過剰なエッチングを防止する。
【解決手段】ＤＳＬで使用するＳｉＮライナをシェアードコンタクト領域において順次に堆積させて積層体として残す。 （もっと読む）