【課題】、接合型電界効果トランジスタ（ＪＦＥＴ）の高温動作時のオン抵抗を低減して、高温時の動作特性を改善すること。
【解決手段】出力切替回路３４は、温度検出装置３３によって検出された温度が所定の閾値温度以上であるとき、第２の駆動回路３２に出力切替指示を与える。これにより、第２の駆動回路は、ＭＯＳＦＥＴ３５を駆動して、ＪＦＥＴ１０に立ち上がり電圧（順方向降下電圧）Ｖ_Ｆ以上のゲート電圧Ｖ_ＧＳが印加され、ＪＦＥＴはバイポーラ動作される。これにより、高温時のＪＦＥＴ１０のオン抵抗の増加を抑制できる。 （もっと読む）

【課題】電流コラプスの小さな窒化物半導体デバイス用のショットキ電極を提供する。
【解決手段】窒素を含む３−５族化合物の半導体層と、前記半導体層に接して前記半導体層より上層に形成された導電体層と、を備えた半導体装置であって、前記導電体層は、２種以上の金属層が積層された積層金属層が合金化されて形成された合金であり、前記合金の仕事関数は、合金化前に前記半導体層に接していた金属の仕事関数より大きい半導体装置が提供される。 （もっと読む）

【課題】窒化ガリウム系化合物半導体からなる半導体素子における電極の半導体動作層とのオーミックコンタクト抵抗を飛躍的に低下させることにより、高耐圧大電流であって、且つ低損失の電力用の半導体素子を提供する。
【解決手段】
基板上１４に少なくとも電子走行層１５及び電子供給層１８を有するヘテロ接合構造体を有する窒化ガリウム系化合物半導体からなる半導体動作層と、当該半導体動作層上に形成された少なくとも一つの電極と、を備えた半導体素子において、前記電極は、電子供給層１８を通って電子走行層１５に達するリセス部２０に形成され、当該リセス部２０は、その長手方向が前記半導体動作層１５、１８を流れる電流の方向に沿って形成される。 （もっと読む）

【課題】ＧａＮ系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む３−５族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層であって前記チャネル層に対向する面の反対面に溝部を有する電子供給層と、前記電子供給層の前記溝部に形成されたｐ形半導体層と、前記ｐ形半導体層と接して形成された、または、前記ｐ形半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】ＧａＮ系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む３−５族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層と、前記電子供給層の前記チャネル層に対向する面の反対面に形成された、窒素を含む３−５族化合物の真性またはｎ形の半導体層と、前記半導体層と接して形成された、または、前記半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】側面放電が起こることを防止できる縦型パワー素子を備えた炭化珪素半導体装置とする。
【解決手段】パッシベーション膜６の表面を凹凸面６ｄとすることで、パッシベーション膜６の表面を経路とした開口部６ａの開口端から半導体チップの端面までの距離Ｌ２を凹凸面６ｄが形成されていない場合と比べて長くする。これにより、側面放電が発生し難くなるようにでき、側面放電による素子破壊を抑制することが可能となる。 （もっと読む）

【課題】側面放電が起こることを防止できる縦型パワー素子を備えた炭化珪素半導体装置とする。
【解決手段】半導体チップの端面を覆うように、すなわち裏面電極７と接し、ｎ⁺型基板１およびｎ^-型ドリフト層２の端面を全面覆い、かつ、パッシベーション膜６に至るように導体層９を形成する。これにより、高電圧がショットキー電極４に印加されて半導体チップの外周部で電位の偏りが生じそうになったとしても、導体層９により瞬時に同電位にすることが可能になる。したがって、側面放電が起こり難くなるようにでき、側面放電に起因する素子破壊を抑制することができる。 （もっと読む）

【課題】側面放電が起こることを防止できる縦型パワー素子を備えた炭化珪素半導体装置とする。
【解決手段】ｎ^-型ドリフト層２よりも上方、例えばパッシベーション膜６の表面に、アノード電極を囲むように導体層９を備える。これにより、高電圧がアノード電極に印加されてアノード電極から半導体チップの端面に至るまでの間で電位の偏りが生じそうになったとしても、導体層９により瞬時に同電位にすることが可能になる。したがって、側面放電が起こり難くなるようにでき、側面放電に起因する素子破壊を抑制することができる。 （もっと読む）

【課題】ドライエッチングで加工したｐ型の窒化物半導体の表面に低コンタクト抵抗のオーミック電極を形成する。
【解決手段】 半導体装置の製造方法は、窒化物半導体のｐ型領域をドライエッチングによって露出させる工程と、ドライエッチングで露出させたｐ型領域の表面にマグネシウムを含む被覆層を形成する被覆層形成工程と、被覆層が形成されている窒化物半導体を加熱処理するアニール工程と、被覆層を形成したｐ型領域の表面に、オーミック電極を形成する電極形成工程を備える。 （もっと読む）

【課題】コンパクト化が可能な半導体装置および当該半導体装置を用いた電子機器を提供する。
【解決手段】半導体装置１は、基板５と、基板５の主表面上に形成され、基板５の表面に沿った方向に電流を流すためのソースおよびドレイン領域９、１０と、ソースおよびドレイン領域９、１０の少なくともいずれか一方に電気的に接続されたソース電極２またはドレイン電極４とを備える。ソース電極２またはドレイン電極４はソースおよびドレイン領域９、１０のいずれか一方上から基板５の端面上にまで延在している。 （もっと読む）

【課題】信頼性を向上できる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、以下の工程を備えている。まず、主面１１０ａを含む炭化珪素半導体層１１０が準備される。そして、炭化珪素半導体層１１０の主面１１０ａにシリコンをドーピングして、炭化珪素半導体層に１１０おいてシリコンがドーピングされていない領域よりもシリコン濃度の高い高濃度領域１１５が形成される。そして、高濃度領域１１５と接する位置に、シリコンと化合物を生成する材料を含む金属層１４３、１４４が形成される。そして、金属層１４３、１４４を熱処理して、化合物を含む電極が形成される。 （もっと読む）

【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置１００ａの製造方法は、以下の工程を備えている。まず、炭化珪素半導体層１１０が準備される。そして、炭化珪素半導体層１１０の表面に、金属層が形成される。そして、金属層を熱処理することにより電極１５０が形成される。そして、電極１５０の表面の炭素を除去するためのエッチングが行なわれる。金属層を形成する工程では、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い金属層を形成する。 （もっと読む）

【課題】強度の低下を抑制しつつ、オン抵抗を低減することが可能な半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ１は、ＳｉＣ基板１０と、ＳｉＣ基板１０の一方の主面１０Ａ上に形成されたｎ−ＳｉＣ層２０とを備えている。ＳｉＣ基板１０の、一方の主面１０Ａとは反対側の主面である他方の主面１０Ｂには複数の凹部１１が形成されている。そして、凹部１１には、ＳｉＣ基板１０を構成するＳｉＣよりも電気伝導率の高い高伝導率材料が充填されている。 （もっと読む）

【課題】ソース／ドレイン電極の下側のポテンシャル障壁を低くして、ソース／ドレイン電極下側の寄生抵抗を低減することを目的とする。
【解決手段】本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０とを備える。バリア層５０上に形成されたゲート電極８０と、バリア層５０上に、ゲート電極８０を挟んで形成されるソース／ドレイン電極７０とを備える。そして、ソース／ドレイン電極７０下側の少なくとも一部の領域、例えば、バリア層５０、スペーサ層４０、チャネル層３０のに形成されるｎ型不純物領域９０を備える。 （もっと読む）

【課題】空乏層を用いて電流の流れを制御する半導体装置において、当該半導体装置の抵抗値の温度依存性を小さくすること。
【解決手段】ＪＦＥＴ１０は、空乏層を用いて電流の流れが制御される領域であるチャネル領域の厚みであるチャネル厚ｔ_ｃｈが、チャネル領域を構成する材料であるＳｉＣの誘電率ε_ｓ、素電荷ｑ、チャネル領域の不純物濃度であるｎ型ＳｉＣ層１７の不純物濃度Ｎ_ｃｈ、ｐ^＋イオン注入領域２１ｂの不純物濃度Ｎ_ｇ、ＪＦＥＴ１０の動作時におけるチャネル領域の温度Ｔ、ｐｎ接合のビルトインポテンシャルφ_ｂｉ（Ｔ）、基準温度Ｔ_ｒｅｆ、チャネル領域のキャリアの移動度に関する温度係数α_ｃｈ、チャネル領域の抵抗に関する温度係数α、ドレイン電極３１に印加される電圧をＶ_ｄ、０．８未満の任意の数値をｋ、としたときにＴ_ｒｅｆ＜Ｔかつｔ_{ｃｈ−ｍｉｎ}≦ｔ_ｃｈ≦ｔ_{ｃｈ−ｍａｘ}を満足する。 （もっと読む）

【課題】簡単な構成で、大きな電流を供給できる有機接合型トランジスタを提供する。
【解決手段】対向する第１の電極と第２の電極とに接するように配置された有機分子を含む半導体薄膜をもち、前記第１の電極と前記第２の電極とに挟まれない位置に配置された第３の電極が前記半導体薄膜に接触する構造のトランジスタであって、前記第１の電極、前記第２の電極および前記第３の電極の導電帯準位が前記半導体薄膜のＬＵＭＯ準位よりＨＯＭＯ準位に近い有機接合型トランジスタ。 （もっと読む）

【課題】 ｐ型の窒化物半導体層と、窒化物半導体層の表面を覆っているとともに貫通孔が形成されている絶縁膜と、貫通孔の底面に露出している窒化物半導体層の表面に接している金属膜を備えている窒化物半導体装置の製造方法において、良好なオーミック特性を実現できる製造方法を提供する。
【解決手段】 ｐ型の窒化ガリウム層２の表面に酸化シリコン膜４を形成する。次に、酸化シリコン膜４の一部をエッチングし、窒化ガリウム層２の表面に達する貫通孔６を形成する。次に、窒化ガリウム層２の表面に付着したシリコン８を除去する。次に、窒化ガリウム層２の表面に接する金属膜を形成する。次に、窒化ガリウム層２と酸化シリコン膜４と金属膜を熱処理する。シリコン８を除去する工程と金属膜を形成する工程は、シリコンを含まない雰囲気下で行う。 （もっと読む）

【課題】Ｊ−ＦＥＴでは、ゲート−ソース間電圧およびドレイン−ソース間電圧の関係による空乏層幅の違いから、ストライプ状の場合にソース領域−ゲート領域間の距離よりドレイン領域−ゲート領域間の距離を大きくしている。しかし、順伝達アドミタンスｇｍを向上させるため、ゲート領域を格子状に配置した場合、これらは等距離となってしまい、耐圧を維持する場合にボックス面積が増大する問題があった。
【解決手段】ゲート領域を第１の多角形状とこれより小さい第２の多角形状を有する網状パターンとし、その内側にソース領域およびドレイン領域を配置する。これによりゲート領域ストライプ状に配置した構造と比較して、順伝達アドミタンスｇｍを増加させることができる。またゲート領域を格子状に配置した場合と比較して、所定の耐圧を維持しつつ、入力容量Ｃｉｓｓの増加による順伝達特性（増幅特性）の劣化を最小限に抑えることができる。 （もっと読む）

常時オフのＶＪＦＥＴ集積電力スイッチを有するワイドバンドギャップ半導体デバイスが説明される。電力スイッチはモノリシック又はハイブリッドに実行され、シングル又はマルチチップワイドバンドギャップ電力半導体モジュール内に組み立てられた制御回路網と一体化される。デバイスは、高電力、耐高温および／または耐放射線性の電子工学の要素に用いられる。デバイスの作成方法もまた説明される。 （もっと読む）

【課題】大電流容量を有する半導体装置を提供する。
【解決手段】半導体装置は、エピウエハ１１０と、絶縁膜と、第１の電極と、導電層と、第２の電極１６０とを備えている。エピウエハ１１０は、高欠陥領域１１１と、高欠陥領域１１１よりも欠陥密度の低い低欠陥領域１１２とを含み、主表面１１３と、主表面１１３と反対側の裏面１１４とを有する。絶縁膜は、エピウエハ１１０の主表面１１３における高欠陥領域１１１を覆うように形成される。第１の電極は、低欠陥領域の上に形成され、絶縁膜を介して隣り合う。導電層は、絶縁膜を介して隣り合う第１の電極を電気的に接続する。第２の電極１６０は、エピウエハ１１０の裏面１１４上に形成されている。 （もっと読む）