実施例によれば、半導体集積デバイスが、ソースとこのソースの各々の側部に配置されたゲートを有する第１の垂直接合電界効果トランジスター(Vertical Junction Field Effect Transistor: VJFET)と、ソースとこのソースの各々の側部に配置されたゲートを有する第２の垂直接合電界効果トランジスターを含む。第１の垂直接合電界効果トランジスター(ＶＪＦＥＴ)の少なくとも１つのゲートは、第２のＶＪＦＥＴの少なくとも１つのゲートから、チャンネルにより分離される。半導体集積デバイスは、更に、第１と第２のＶＪＦＥＴの間に配置された接合バリアーショトキー(Junction Barrier Schottky：ＪＢＳ)ダイオードを含む。このＪＢＳダイオードは、このチャンネルに対する整流コンタクトを構成し、かつ、第１と第２のＶＪＦＥＴの少なくとも１つのゲートに対する非整流コンタクトを構成する金属コンタクトを備え、この金属コンタクトが、このＪＢＳダイオードのアノードである。第１の電気接続手段が、第１のＶＪＦＥＴのゲート、第２のＶＪＦＥＴのゲート、及び、ＪＢＳダイオードのアノードを、共通ゲート電極に連結し、及び、第２の電気接続手段が、第１のＶＪＦＥＴのソースと第２のＶＪＦＥＴのソースを、共通ソース電極に連結する。
（もっと読む）

炭化ケイ素パワーデバイスが、ｎ型炭化ケイ素基板上でｐ型炭化ケイ素エピタキシャル層を形成すること、および、そのｐ型炭化ケイ素エピタキシャル層上で炭化ケイ素パワーデバイス構造を形成することによって作製される。ｎ型炭化ケイ素基板は、ｐ型炭化ケイ素エピタキシャル層を露出するように、少なくとも部分的に除去される。オーミック接触部が、露出されているｐ型炭化ケイ素エピタキシャル層の少なくとも一部の上で形成される。ｎ型炭化ケイ素基板を少なくとも部分的に除去すること、および、ｐ型炭化ケイ素エピタキシャル層上でオーミック接触部を形成することによって、ｐ型基板を使用することの欠点を低減する、または解消することができる。関連の構造もまた述べられている。
（もっと読む）

【課題】 耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】 ＧａＮ系ショットキーダイオード（１０）のサファイア基板（１２）上にはＧａＮバッファ層（１４）とｎ⁺ 型ＧａＮ層（１６）と表面の一部が凸部形状をなすｎ型ＧａＮ層（１８）とが形成されている。凸部（１８ｂ）の上面にＴｉ電極（２６）がショットキー接合し、凸部側面にＡｌ_0.2Ｇａ_0.8Ｎ層（２２）を介してＰｔ電極（２８）がショットキー接合し、ｎ⁺ 型ＧａＮ層上にＴａＳｉ層からなるカソード電極（３４）がオーミック接合している。Ｔｉ電極とＰｔ電極は複合アノード電極（３０）を構成し、ショットキーダイオードの耐圧向上とオン電圧低減に寄与する。 （もっと読む）

【課題】オン抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板１の表面の全面には、エピタキシャル結晶成長層２が配置されている。エピタキシャル結晶成長層２内においては、表面付近の一部の領域に第２導電型領域３が配置されている。第２導電型領域３内においては、表面付近の一部の領域に第１導電型領域４が配置されている。エピタキシャル結晶成長層２において、ゲート電極７が配置されている領域の一部は、表面にバンチングステップが形成されない平滑な第１領域となっており、ゲート電極７が配置されていない領域の全部は、表面にバンチングステップが形成された第２領域となっている。 （もっと読む）

【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。
【解決手段】半導体装置の製造方法は、（Ａ）炭化珪素層１１の上に絶縁層１３を形成する工程と、（Ｂ）絶縁層１３に、炭化珪素層１１の表面の一部を露出するコンタクトホール１３ａを形成する工程と、（Ｃ）コンタクトホール内において露出された炭化珪素層１１の表面およびコンタクトホール１３ａの側壁に接するように第１の導電膜１５を形成する工程と、（Ｄ）第１の導電膜１５の上に第２の導電膜１７を形成する工程と（Ｅ）第１の導電膜１５および第２の導電膜１７が形成された炭化珪素層１１に対して熱処理を行うことにより、第２の導電膜１７を構成する材料の少なくとも一部を炭化珪素層１１の珪素と反応させて、第１の導電膜１５を構成する元素および第２の導電膜１７を構成する元素を含むシリサイドを形成する工程とを包含する。 （もっと読む）

【課題】耐圧特性を考慮して終端領域に基板を貫通する導電領域を設ける場合、終端領域の幅が必要以上に広く形成されており、動作領域の面積の拡大化あるいはチップの小型化を阻む問題があった。
【解決手段】半導体基板（チップ）のコーナー部に導電領域を設ける。終端領域はチップのコーナー部において所定の曲率を有するパターンに形成されるので、コーナー部はチップ辺に沿った領域よりその幅が広くなる。従って、終端領域の内側に導電領域を設ける場合に、チップのコーナー部を利用することにより、チップ上の面積を有効活用できる。また、基板の一主面側に設ける電極を多層構造として配線層を介して外部接続電極に接続する構成とすることにより、導電領域の面積（幅）が小さくても実装性が向上する。 （もっと読む）

【課題】オーミック電極および導電膜を容易に形成するとともに、高いオーミック特性および導電膜の低抵抗を維持する半導体装置の製造方法を提供する。
【解決手段】半導体層１２を準備する準備工程を実施する。そして、半導体層１２上に、オーミック電極材料からなる第１金属層を形成する第１金属層形成工程を実施する。そして、第１金属層上に、第２金属層１４を形成する第２金属層形成工程を実施する。そして、第１および第２金属層１４の一部分を半導体層１２上に残存させる一方、他の部分を半導体層１２上から除去する除去工程を実施する。除去工程後に、第１金属層１４の一部分を半導体層１２と合金化する合金化工程を実施する。第２金属層１４において第１金属層と接触する部分は、合金化工程での加熱温度より融点が高く、かつ第２金属層形成工程と合金化工程とを実施する環境下で第１金属層と反応しない金属からなる。 （もっと読む）

その底部孔口よりも幅が広い最上部孔口を有するゲートウェルを備えるパッシベーション体を含むＩＩＩ族窒化物ヘテロ接合パワー半導体素子、およびその製造方法。
（もっと読む）

【課題】 シリサイド膜を有する半導体装置の製造方法に関し、少ない工程数でマスクを形成でき、シリサイド反応の際に半導体素子の性能低下を招く危険性の低いシリサイド作り分け方法を提供する。
【解決手段】 少なくとも一部に露出したシリコン表面を有する半導体基板を準備する工程と、前記半導体基板上に、前記露出したシリコン表面を覆って高融点金属の窒化膜を形成する工程と、少なくとも前記シリコン表面上の窒化膜の一部を選択的に除去し、前記シリコン表面の一部を露出すると共に前記シリコン表面の他の部分を覆う窒化膜パターンを形成する工程と、前記窒化膜パターンを覆って半導体基板上に高融点金属膜を形成する工程と、熱処理を行って、前記シリコン表面の一部とその上の高融点金属膜との間でシリサイド反応を生じさせる工程と、未反応の高融点金属膜およびその下の窒化膜パターンを除去する工程とを含む。 （もっと読む）

【課題】オフ動作時におけるリーク電流の発生を抑制できる横型接合型電界効果トランジスタを提供する。
【解決手段】ｐ^-エピタキシャル層３上に、ｎ型エピタキシャル層４とゲート領域５とが順に形成されている。ゲート電極１２ａはゲート領域５に電気的に接続され、ソース電極１２ｂおよびドレイン電極１２ｃは、ゲート電極１２ａを挟むように互いに間隔を置いて配されている。制御電極１２ｄは、オフ動作時においてｐ^-エピタキシャル層３とｎ型エピタキシャル層４とが逆バイアス状態となるような電圧をｐ^-エピタキシャル層３に印加するためのものである。 （もっと読む）

【課題】直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できるようにする。
【解決手段】双方向スイッチは、第１のＦＥＴ１１と、第２のＦＥＴ１２と、ドレイン端子同士の間に電気的に接続された双方向電源からの電流が双方向に流れる導通状態と電流が流れない遮断状態とを制御するスイッチ制御部２１とを備えている。スイッチ制御部２１は、導通状態においては第１のＦＥＴ１１及び第２のＦＥＴ１２のゲート端子に、第１のＦＥＴ１１のソース端子と第２のＦＥＴ１２のソース端子とが接続されたノード１３の電位を基準として閾値電圧よりも高い電圧を印加し、遮断状態においては双方向電源と各ゲート端子とを電気的に絶縁された状態とし且つノード１３の電位を基準として閾値電圧以下の電圧を印加する。 （もっと読む）

【課題】ソース抵抗やドレイン電流の劣化を伴わない、埋め込みゲート型エンハンスモードのＨＥＭＴを提供する。
【解決手段】ＧａＮ−ＨＥＭＴは、ＧａＮチャネル層２２と、ＧａＮチャネル層２２上にヘテロ接合されたＡｌＧａＮバリア層２４と、ＡｌＧａＮバリア層２４の上面のゲート領域に形成された所定の深さのリセス部２６と、リセス部２６に対して選択的に再成長されてリセス部２６の内壁面に被着されたｉ−ＧａＮ選択再成長層２７と、ｉ−ＧａＮ選択再成長層２７を介してリセス部２６を埋め込むゲート電極４０と、ゲート電極の両側に所定距離隔てて形成されたソース電極４１及びドレイン電極４２とを有している。 （もっと読む）

【課題】電極形成工程を複雑化することなく、ＢｅＯ膜を除去し優れた接合性を有するｐ側電極を形成することが可能な半導体素子の製造方法を提供することを目的とする。
【解決手段】本発明の半導体素子の製造方法によれば、ＡｕＢｅ層５を有するｐ側電極１８、１８ａ、１８ｂの表面にオーミック特性付与時の熱により生成されるＢｅＯをエッチングにより除去するため、電極形成工程を複雑化することなく、優れた接合性を有するｐ側電極１８、１８ａ、１８ｂを形成することができる。 （もっと読む）

【課題】埋込選択成長を利用して製造コストを削減しつつ、高耐圧特性を有するワイドバンドギャップ半導体装置およびその製造方法を提供する。
【解決手段】４Ｈ−ＳｉＣ基板１０の上にｎ型のドリフト層１１を成長させた後、マスク部材Ｍ１の開口部をエッチングして、凹部Ｒｓを形成する。マスク部材Ｍ１を付けたままで、埋込選択エピタキシャル成長法により、第１の埋込選択成長層であるパッド膜１２を形成し、引き続き、第２の埋込選択成長層であるｐ型のアノード側領域１３形成する。大電界が生じるｐｎ接合界面であるパッド膜１２とアノード側領域１３との界面領域には、ほとんどエッチングダメージがないので、高耐圧特性が得られる。 （もっと読む）

半導体デバイスを製作する方法は、第１のドーパント濃度を有する第１の伝導型の第１の半導体層を形成すること、および第１の半導体層上に第２の半導体層を形成することを含む。第２の半導体層は、第１のドーパント濃度よりも低い第２のドーパント濃度を有する。第２の半導体層を貫通して延びて第１の半導体層に接触する第１の伝導型の打込み領域を形成するように、第２の半導体層中にイオンが打ち込まれる。第１の電極が第２の半導体層の打込み領域上に形成され、第２の電極が、第２の半導体層の非打込み領域上に形成される。関連したデバイスも述べられる。
（もっと読む）

【課題】 従来よりも電流駆動力の大きな窒化物半導体装置を提供する。
【解決手段】 半導体装置は、サファイア基板１１と、サファイア基板１１上に設けられたＧａＮからなる半導体層１２と、半導体層１２上に設けられた多層膜１３と、多層膜１３にオーミックコンタクトする電極１４とを備えている。多層膜１３は、ピエゾ分極量あるいは自発分極量が互いに異なり、共にｎ型不純物を含む２つの半導体層を交互に積層することで形成されているので、２つの半導体層の界面に電子が誘起され、電極１４と多層膜１３との間のコンタクト抵抗や、電流伝達経路における寄生抵抗を従来よりも低減することができる。 （もっと読む）

半導体デバイスは、導電層から形成された少なくとも３つの導電配線（２０２、２０４、２０６）に結合された少なくとも１つのトランジスタ（Ｔ１）を有する第１の回路部分（２００Ａ）を含む。３つの導電配線のうちの１つ（２０４）は前記少なくとも１つのトランジスタの制御端子を形成する。また、第２の回路部分（２００Ｂ）は、少なくとも２つのトランジスタ（Ｔ３−Ｔ６）を含む。該少なくとも２つのトランジスタの各々は、同一の導電層から形成された導電配線（２３４、２３６、２３８、２４０）によって形成された制御端子を有する。第１の回路部分の前記３つの導電配線は、第２の回路部分の導電配線群と同一のピッチパターンを有する。
（もっと読む）

【課題】 リーク電流を低減して高耐圧化を実現し、また周波数分散の制御を可能とし、さらにまた閾値電圧の制御が容易な窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上に積層したIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、第１の窒化物半導体層上に第１の窒化物半導体層の成膜温度より低い温度で積層したIII−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層と、制御電極形成領域の第２の窒化物半導体層上に積層したIII−Ｖ族窒化物半導体層からなり、ｐ型の導電性を有する第３の窒化物半導体層と、第３の窒化物半導体層にオーミック接触する制御電極とを備える。 （もっと読む）

【課題】安定性、再現性に優れたｐ型のIII 族窒化物半導体の製造方法。
【解決手段】ｎ^- −ＧａＮ層１１の表面に、フォトレジストマスク１２を形成する（図１ａ）。次に、ｎ^- −ＧａＮ層１１およびフォトレジストマスク１２を覆うようにＭｇ膜１３を形成し、さらにＭｇ膜１３上にＮｉ／Ｐｔからなる金属膜１４を形成する（図１ｂ）。その後、フォトレジストマスク１２を除去すると、ｎ^- −ＧａＮ層１１のｐ型化させたい部分にのみ、Ｍｇ膜１３と金属膜１４が残る（図１ｃ）。次に、アンモニア雰囲気中で９００℃、３時間、熱処理を行うと、Ｍｇがｎ^- −ＧａＮ層１１中に拡散し、同時に活性化する。したがって、ｐ型領域１５が形成される（図１ｄ）。その後、王水によりＭｇ膜１３、金属膜１４を除去する（図１ｅ）。 （もっと読む）

【課題】 本発明が解決しようとする課題は、ヘテロ接合に形成されたチャンネルを用いる窒化物半導体デバイスにおいて、低抵抗の電極を形成することである。
【解決手段】 窒化物半導体デバイスにおいて、窒化物半導体表面より小さな穴を通してヘテロ接合に形成されるチャンネルに接する電極構造を形成することによって解決される。また上記電極構造は、電子ビーム蒸着法により粒子状の金属をチャンネルに至るまで導入することにより形成される。 （もっと読む）