【課題】還流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタと抵抗を有する半導体スナバ回路２００と、から構成され、半導体スナバ回路中２００のキャパシタが、還流ダイオードＤの遮断状態において、還流ダイオードＤにより空乏層が形成される前記半導体基体中の領域とは異なる位置に形成されるので、還流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】並列接続された還流ダイオードと半導体スナバ回路が隣接して配置されるので、小型化され且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置を提供する。
【解決手段】ユニポーラ動作する還流ダイオード１００と、少なくともキャパシタ２１０及び抵抗２２０を有し、還流ダイオード１００と並列接続されて還流ダイオード１００に隣接して配置された半導体スナバ回路２００とを備える。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００と還流ダイオード１００とが積層されている。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】、環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００は、キャパシタ２１０または抵抗２２０と接続される第１電極１３と、第１電極１３と絶縁されつつ、第１電極１３と同一主面上に形成されて、キャパシタ２１０または抵抗２２０と接続される第２電極１４とを有する。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】ＳｉＣを素材として採用することで本来得られる特性をより確実に得ることが可能な半導体装置およびその製造方法を提供する。
【解決手段】ＪＦＥＴ１は、少なくとも上部表面１４Ａが炭化珪素からなるウェハ１０と、上部表面１４Ａ上に形成されたゲートコンタクト電極２１とを備える。ウェハ１０は、上部表面１４Ａを含むように形成されたイオン注入領域である第１のｐ型領域１６を含む。第１のｐ型領域１６は、上部表面１４Ａを含むように配置されるベース領域１６Ａと、突出領域１６Ｂとを含む。ベース領域１６Ａは、上部表面１４Ａに沿った方向における幅ｗ_１が、突出領域１６Ｂの幅ｗ_２よりも広い。ゲートコンタクト電極２１は、平面的に見てその全体が第１のｐ型領域１６に重なるように、第１のｐ型領域１６に接触して配置されている。 （もっと読む）

【課題】ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上したオーミック電極を有する炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】
ＳｉＣ半導体装置においてオーミック電極を形成する際に、ＳｉＣ層１１の一方の主表面上には、１種の第１の金属元素からなる、第１の金属層１２を形成する。また、第１の金属層の、ＳｉＣ層１１と対向する表面とは反対側の表面上（図１における上側）に、ＳｉからなるＳｉ層１３を形成する。このようにして形成した積層構造１０Ａに対して熱処理を行なう。以上により、電極の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー接触の形成が抑制された、配線との良好な密着性を示すオーミック電極を有する炭化珪素半導体装置を得ることができる。 （もっと読む）

【課題】オーミック電極の接触抵抗を低減するとともに高い耐圧特性を実現することが可能な炭化珪素半導体装置を提供する。
【解決手段】半導体装置１は、基板２と不純物層としてのｐ⁺領域２５とを備える。基板２は炭化珪素からなり、転位密度が５×１０^３ｃｍ^−２以下であって、導電型は第１導電型（ｎ型）である。ｐ^＋領域２５は、基板上に形成され、前記第１導電型とは異なる第２導電型の導電性不純物濃度が１×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下である。 （もっと読む）

【課題】剥離を十分に抑制することができ、さらには低抵抗でもあって特性に優れた半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法を提供する。
【解決手段】半導体上のニッケルシリコン合金層またはニッケル層とシリコン層との積層体を加熱して形成されたニッケルシリサイド層と、ニッケルシリサイド層上に設置されたチタン層と、チタン層上に設置された金属層とを含み、金属層は、ニッケル層、白金層、銀層、金層、ニッケル層と銀層との積層体、およびニッケル層と金層との積層体からなる群から選択される少なくとも１種である、半導体デバイス用裏面電極、その半導体デバイス用裏面電極を含む半導体デバイスおよびその半導体デバイス用裏面電極の製造方法である。 （もっと読む）

半導体素子用のガードリング構造。ガードリング構造は、第１層および第１層の上面に第２層を有する半導体積層体と、第１層内に形成されたゲート構造と、第１層内に形成されたガードリングとを有する。第２層は、第１層のドーパント濃度よりも高いドーパント濃度を有する。ゲートおよびガードリングは、単一のマスクを用いて同時に形成される。
（もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】SiC基板１１と、このSiC基板１１上に形成されたAlGaN層１３と、このAlGaN層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する絶縁膜１７と、この絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８のドレイン電極１４側にゲート電極１８と一体形成され、ドレイン電極１４側端部１９１が絶縁膜１７と離間したドレイン側フィールドプレート電極１９とを具備する半導体装置。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１と、このＳｉＣ基板１１上に形成されたＡｌＧａＮ層１３と、このＡｌＧａＮ層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する第１の絶縁膜１７と、この第１の絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８が形成された第１の絶縁膜１７上に形成された第２の絶縁膜１９と、この第２の絶縁膜１９及びソース電極１５上に形成され、ドレイン電極１４側の端部２０１が、第２の絶縁膜１９と離間したソースフィールドプレート電極２０と、を具備する半導体装置。 （もっと読む）

【課題】高出力を得やすい半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体装置は、基板１００と、基板１００上に形成された化合物半導体層１１０と、化合物半導体層１１０を用いて作製されたトランジスタ１２０と、基板１００の裏面から化合物半導体層１１０の厚さ方向の途中まで除去された除去領域１３０と、除去領域１３０に埋め込まれ、前記基板より高い熱伝導度を有する高熱伝導性絶縁体１３１とを備えるものである。 （もっと読む）

【課題】耐湿性を向上することのできる化合物半導体装置およびその製造方法を提供する。
【解決手段】化合物半導体装置は、オーミック電極ＯＭＥａ〜ＯＭＥｄと、絶縁膜ＩＬと、金を含む配線ＩＣ１ａ〜ＩＣ１ｄと、金を含む配線ＩＣ２ａ〜ＩＣ２ｄとを備えている。絶縁膜ＩＬはオーミック電極ＯＭＥａ〜ＯＭＥｄの一部上に形成されている。配線ＩＣ１ａ〜ＩＣ１ｄは、オーミック電極ＯＭＥａ〜ＯＭＥｄ上で絶縁膜ＩＬが形成されていない部分であって、絶縁膜ＩＬの側面に接触する位置に形成されている。配線ＩＣ２ａ〜ＩＣ２ｄは、絶縁膜ＩＬ上および配線ＩＣ１ａ〜ＩＣ１ｄ上に形成されている。 （もっと読む）

【課題】ｐ型コンタクト抵抗を低減でき、素子のスイッチングスピードを下げないようにすることができる炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】半導体基板６のうち第１〜第３コンタクトホール１２〜１４から露出した部位に、炭化珪素とＡｌとＮｉとが反応してそれぞれ形成された合金層１５が設けられている。この合金層１５におけるＡｌとＮｉとの元素組成比は１：４．６〜１：１０．６であり、合金層１５の厚さは２０ｎｍ以上１００ｎｍ以下になっている。これにより、合金層１５と半導体基板６とがオーミック接触となり、低いコンタクト抵抗率を得ることが可能となる。 （もっと読む）

【課題】窒化物半導体を用いたＭＩＳ構造ＨＦＥＴにおいて、ゲートリーク電流をより効果的に低減し、また、大きなゲート電圧の印加に際してのデバイス信頼性の向上も可能とする、ＭＩＳ構造ＨＦＥＴを実現すること。
【解決手段】窒化物半導体１とゲート電極３との間にゲート絶縁膜を有するヘテロ構造電界効果トランジスタにおいて、前記ゲート絶縁膜は、窒化物半導体１に近い側の第１の絶縁膜６と、ゲート電極３に近い側の第２の絶縁膜７とを構成要素とし、第１の絶縁膜６が、ＨｆＯ_２、ＨｆＡｌＯ、ＨｆＯＮ、ＺｒＯ_２を例とする、誘電率が２０以上の絶縁物からなる厚さ４ｎｍ以上２００ｎｍ以下の絶縁膜であり、第２の絶縁膜７が、ＳｉＯ_２またはＡｌ_２Ｏ_３からなる厚さ２ｎｍ以上かつ第１の絶縁膜６の膜厚以下の絶縁膜であることを特徴とするヘテロ構造電界効果トランジスタを構成する。 （もっと読む）

【課題】コンパクトで製造コストの低い半導体装置を提供する。
【解決手段】半導体装置１は、基板５と、ＪＦＥＴと、裏面電極２８と、整流素子構造(裏面コンタクト電極２７とｎ型層１２との接合部に形成されるＳＢＤ）とを備える。ＪＦＥＴは、基板５の表面側に形成され、ソースおよびドレイン領域９、１０の間で基板５の表面に沿った方向に電流を流す。ＪＦＥＴは、ソースおよびドレイン領域９、１０のいずれか一方と接続されたソース電極２またはドレイン電極４を含む。裏面電極２８は基板５の表面と反対側の裏面側に形成される。ＳＢＤは、ソース電極２またはドレイン電極４と裏面電極２８との間に形成される。 （もっと読む）

【課題】電界集中を緩和し耐圧を向上しつつ、電流コラプスを低減しかつリーク電流を減少することができる半導体装置を提供する。
【解決手段】半導体装置１において、窒化物系半導体２上に互いに離間して配設された制御電極５及び第２の主電極４と、窒化物系半導体２上の制御電極５と第２の主電極４との間に配設された第１の絶縁体６と、制御電極５に一端が電気的に接続され、他端が第１の絶縁体６上において制御電極５と第２の主電極４との間に配設された第１のフィールドプレート５ＦＰと、第１の絶縁体６上において一端が第１のフィールドプレート５ＦＰに接続され、他端が第２の主電極４に向かって延伸され、第１のフィールドプレート５ＦＰに比べて高いシート抵抗を有する抵抗性フィールドプレート７とを備える。 （もっと読む）

【課題】Ａｌを含む窒化物半導体に対して、より低いコンタクト抵抗が得られる半導体装置及びその製造方法を提供する。
【解決手段】基板と、前記基板の上に設けられた窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられ、前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、前記第２の半導体層の上に設けられた電極と、を備え、前記第２の半導体層に複数の孔が形成され、前記複数の孔のそれぞれは、前記電極と同種の材料により充填されてなることを特徴とする半導体装置を提供する。 （もっと読む）