化合物半導体装置およびその製造方法
【課題】耐湿性を向上することのできる化合物半導体装置およびその製造方法を提供する。
【解決手段】化合物半導体装置は、オーミック電極OMEa〜OMEdと、絶縁膜ILと、金を含む配線IC1a〜IC1dと、金を含む配線IC2a〜IC2dとを備えている。絶縁膜ILはオーミック電極OMEa〜OMEdの一部上に形成されている。配線IC1a〜IC1dは、オーミック電極OMEa〜OMEd上で絶縁膜ILが形成されていない部分であって、絶縁膜ILの側面に接触する位置に形成されている。配線IC2a〜IC2dは、絶縁膜IL上および配線IC1a〜IC1d上に形成されている。
【解決手段】化合物半導体装置は、オーミック電極OMEa〜OMEdと、絶縁膜ILと、金を含む配線IC1a〜IC1dと、金を含む配線IC2a〜IC2dとを備えている。絶縁膜ILはオーミック電極OMEa〜OMEdの一部上に形成されている。配線IC1a〜IC1dは、オーミック電極OMEa〜OMEd上で絶縁膜ILが形成されていない部分であって、絶縁膜ILの側面に接触する位置に形成されている。配線IC2a〜IC2dは、絶縁膜IL上および配線IC1a〜IC1d上に形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は化合物半導体装置およびその製造方法に関し、より特定的には、耐湿性を向上することのできる化合物半導体装置およびその製造方法に関する。
【背景技術】
【0002】
化合物半導体は2つの元素を組み合わせた半導体であり、元素の組合せを変えることによって、所望の特性(バンドギャップや電子移動度など)の半導体を得ることができる。化合物半導体は、たとえばHEMT(High Electron Mobility Transistor)などに用いられている。
【0003】
化合物半導体を用いた化合物半導体装置の配線としては、電気伝導性、耐酸化性、および耐薬品性の観点から、Au(金)が好適である。Au配線を形成する際には、通常、Au配線を形成する部分以外をレジストで覆った状態で、Au膜を蒸着法にて形成し、その後レジスト上の余分なAu膜をリフトオフすることによって形成される。この方法によれば、スパッタ法と比較してレジストへのダメージが少なく、かつAu膜をエッチングする方法に比べて配線のパターニング精度が良好である。
【0004】
なお、従来のHEMTの構造は、たとえば特開2005−159157号公報(特許文献1)に開示されている。
【特許文献1】特開2005−159157号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
蒸着法にて形成されたAu膜は段差部の側壁に付着しにくい。このため、段差部を有する下地層上にAu配線を形成する場合、段差部の真上においてAu配線に低密度部分が生じやすい。特に化合物半導体装置においては、シリコンを用いた半導体装置と比較して表面の段差が大きいため、化合物半導体装置におけるAu配線には低密度部分が特に生じやすい。加えて、下地層の凹凸はAu配線の上面にも引き継がれるため、Au配線上を覆うパッシベーション膜などの上層にも低密度部分が生じやすい。Au配線の上層に低密度部分が生じると、低密度部分を通じてAu配線の下層へ水分が浸入し、耐湿性が劣化する。特にAuは他の導電材料と比較して電気化学反応が起こりにくいので、上層の低密度部分から侵入した水分はAu配線と反応しなくとも、Au配線の低密度部分を通じてさらに下層に侵入するおそれがある。なお、上述の問題は、Au配線に限定されるものではなく、Auを含む膜を形成する場合に共通する問題である。
【0006】
したがって、本発明の目的は、耐湿性を向上することのできる化合物半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0007】
本発明の一実施例における化合物半導体装置は、第1下地層と、第2下地層と、金を含む第1導電層と、金を含む第2導電層とを備えている。第2下地層は第1下地層の一部上に形成されている。第1導電層は、第1下地層上で第2下地層が形成されていない部分であって、第2下地層の側面に接触する位置に形成されている。第2導電層は、第2下地層上および第1導電層上に形成されている。
【発明の効果】
【0008】
本発明の一実施例における化合物半導体装置によれば、耐湿性を向上することができる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施の形態について、図面に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における化合物半導体装置の構成を示す断面図である。図1を参照して、本発明の化合物半導体装置は、タングステン窒化シリコン膜TSNが形成された高抵抗素子領域1と、HEMTが形成されたHEMT領域2とを主に有している。
【0010】
図1中左側の高抵抗素子領域1を参照して、たとえばGaAsなどよりなる化合物半導体基板CSS上には、不活性領域IARが形成されている。不活性領域IARの一部上にはタングステン窒化シリコン膜TSNが形成されている。タングステン窒化シリコン膜TSNは、後述する配線よりも高い電気抵抗を有しており、高抵抗素子として機能する。タングステン窒化シリコン膜TSNの両端部上には、オーミック電極OMEaおよびOMEbが形成されており、タングステン窒化シリコン膜TSNとオーミック接触している。
【0011】
図1中右側のHEMT領域2を参照して、化合物半導体基板CSS上には、チャネルCNおよびショットキー層SLがこの順序で積層されて形成されている。チャネルCNおよびショットキー層SLは不活性領域IARで囲われている。チャネルCNはHEMTの電子走行層として機能し、たとえばノンドープのGaAsよりなっている。ショットキー層SLは、HEMTの電子供給層として機能し、たとえばn型AlGaAsよりなっている。ショットキー層は積層膜よりなっていてもよい。ショットキー層SLの中央部には窪みREC1が形成されており、窪みREC1の底部にはゲート電極GEが形成されている。ゲート電極GEはショットキー層SLとの間でショットキー接合を形成している。窪みREC1の両側にはオーミック電極OMEcおよびOMEdが形成されている。オーミック電極OMEcおよびOMEdの各々はショットキー層SLとオーミック接触している。オーミック電極OMEcおよびOMEdの各々は、HEMTのソースおよび/またはドレインとして機能する。
【0012】
図1全体を参照して、タングステン窒化シリコン膜TSN、オーミック電極OMEa〜OMEd、およびゲート電極GEを覆うように、絶縁膜ILが不活性領域IARおよびショットキー層SL上に形成されている。絶縁膜ILには、各オーミック電極OMEa〜OMEdに達するコンタクトホールCHa〜CHdがそれぞれ形成されている。言い換えれば、各オーミック電極OMEa〜OMEd(第1下地層)の一部上に、絶縁膜IL(第2下地層)が形成されている。各コンタクトホールCHa〜CHdの内部には、それぞれ配線IC1a〜IC1dが形成されている。言い換えれば、各オーミック電極OMEa〜OMEd(第1下地層)の上で絶縁膜ILが形成されていない部分には、それぞれ配線IC1a〜IC1d(第1導電層)が形成されている。配線IC1a〜IC1dはそれぞれコンタクトホールCHa〜CHdの側面に接触している。各コンタクトホールCHa〜CHdの内部は、配線IC1a〜IC1dによって完全に埋められていてもよいし、一部のみを埋められていてもよい。
【0013】
絶縁膜ILおよび配線IC1a〜IC1dの上には、それぞれ配線IC2a〜IC2d(第2導電層)が形成されている。配線IC1a〜IC1dの各々と配線IC2a〜IC2dの各々とは、互いに電気的に接続されている。特に図1中左側の配線IC2aは、絶縁膜IL上において図中左方に延在している(図2)。配線IC1a〜IC1dおよび配線IC2a〜IC2dは、金を含んでおり、好ましくは金よりなっている。配線IC1a〜IC1dと配線IC2a〜IC2dとは、同じ材料よりなっていてもよいし、互いに異なる材料よりなっていてもよい。同じ材料よりなっている場合であっても、配線IC1a〜IC1dと配線IC2a〜IC2dとは別工程で形成されるため、これらの境界線によって互いに区別することができる。
【0014】
絶縁膜ILおよび配線IC2a〜IC2dの上には、パッシベーション膜PLが形成されている。パッシベーション膜PLはたとえば窒化シリコンよりなっており、パッシベーション膜PLの下に存在する層を水分の浸入や外的な損傷から保護する機能を有している。
【0015】
図2は図1のII部の拡大図である。図2を参照して、A1部には、オーミック電極OMEaと絶縁膜ILとによって段差部(第1段差部)が形成されている。この段差部は、コンタクトホールCHaの深さに対応する高さh1を有している。一方、A1部の真上のB1部の配線IC2aの上面には、高さh3の段差部が存在している。B1部の段差部の高さh3は、高さ(厚さ)h2を有する配線IC1aの存在により、A1部に存在する段差部の高さh1よりも小さくなっている。つまり、高さh1、h2、およびh3の間には、実質的にh3=h1−h2の関係が成り立っている。
【0016】
なお、図1に示す各部材の代表的な寸法を示すと、タングステン窒化シリコン膜TSNの厚さは50〜300nmであり、オーミック電極OMEa〜OMEdの厚さは100〜500nmであり、絶縁膜ILの厚さは200〜1000nmである。また、コンタクトホールCHa〜CHdの直径は1〜10μmであり、配線IC2a〜IC2dの膜厚は0.5〜5μmであり、パッシベーション膜PLの膜厚は0.1〜1μmである。
【0017】
続いて、本実施の形態における化合物半導体装置の製造方法について、図3〜図10を用いて説明する。
【0018】
始めに図3を参照して、エピタキシャル法などを用いて、化合物半導体基板CSS上に、チャネルCNとなる層を形成し、さらに、チャネルCNとなる層の上にショットキー層SLとなる層を形成する。
【0019】
次に図4を参照して、不活性領域IARを形成する領域以外を覆うレジストR1をショットキー層SLとなる層上に形成する。そして、レジストR1をマスクとして、ショットキー層SLとなる層に不純物イオンINIを注入する。不純物イオンINIは化合物半導体基板CSSにまで達する。不純物イオンINIとしては、水素やヘリウムなどの不活性な物質が選ばれる。その後、レジストR1を除去する。その後の熱処理を経て、化合物半導体基板CSS表面に不活性領域IARが形成される。
【0020】
次に図5を参照して、タングステン窒化シリコン膜TSNとなる層を不活性領域IARおよびショットキー層SLの上に形成する。そして、タングステン窒化シリコン膜TSNを形成する領域上にレジストR2を形成し、レジストR2をマスクとして、タングステン窒化シリコン膜TSNとなる層をエッチングする。その結果、不活性領域IARの一部の上にTSNが形成される。その後、レジストR2を除去する。
【0021】
次に図6を参照して、タングステン窒化シリコン膜TSN上の所望の位置にオーミック電極OMEaおよびOMEbを形成し、ショットキー層SL上の所望の位置にオーミック電極OMEcおよびOMEdを形成する。オーミック電極OMEa〜OMEdは、通常の写真製版技術およびエッチング技術を用いて形成される。
【0022】
次に図7を参照して、オーミック電極OMEcとオーミック電極OMEdとの間に窪みREC1を形成し、窪みRECの底部にゲート電極GEをたとえば蒸着法にて形成する。続いて、タングステン窒化シリコン膜TSN、オーミック電極OMEa〜OMEd、およびゲート電極GEを覆うように、不活性領域IARおよびショットキー層SL上に絶縁膜ILを形成する。
【0023】
次に図8を参照して、コンタクトホールCHa〜CHdを形成する領域以外を覆うレジストR3を絶縁膜IL上に形成する。そして、レジストR3をマスクとして絶縁膜ILをエッチングし、オーミック電極OMEa〜OMEdの各々に達するコンタクトホールCHa〜CHdの各々を形成する。その結果、オーミック電極OMEa〜OMEd各々の一部上に絶縁膜ILが形成される。
【0024】
次に図9を参照して、蒸着法を用いて、配線IC1a〜IC1dとなる膜IC1をオーミック電極OMEa〜OMEdおよびレジストR3上に堆積する。そして、リフトオフにより、レジストR3上の余分な膜IC1をレジストR3とともに除去する。
【0025】
図10を参照して、レジストR3を除去した結果、配線IC1a〜IC1dの各々が、コンタクトホールCHa〜CHdの内部に露出したオーミック電極OMEa〜OMEdの各々の上に形成される。配線IC1a〜IC1dは、それぞれオーミック電極OMEa〜OMEdにおける絶縁膜ILが形成されていない部分の上であって、各コンタクトホールCHa〜CHdの側面に接触する位置に形成される。なお、コンタクトホールCHa〜CHdの内部を完全に埋めるような厚さで膜IC1を形成してもよい。
【0026】
ここで、上述のように絶縁膜ILのエッチングに用いるレジストR3と同じレジストを用いて、膜IC1のリフトオフを行うことで、重ね合せマージンが不要となり、製造工程の簡略化を図ることができる。
【0027】
次に、配線IC2a〜IC2dを形成する領域以外を覆うレジストR4を、絶縁膜IL上に形成する。そして、配線IC2a〜IC2dとなる膜IC2を、配線IC1a〜IC1d、絶縁膜IL、およびレジストR4の上に蒸着する。その後、リフトオフにより、レジストR4上の余分な膜IC2をレジストR4とともに除去する。
【0028】
図1を参照して、レジストR4を除去した結果、配線IC2a〜IC2dが配線IC1a〜IC1dおよび絶縁膜IL上に形成される。続いて、たとえばプラズマCVD(Chemical Vapor Deposition)法を用いて、配線IC2a〜IC2dおよび絶縁膜IL上にパッシベーション膜PLを形成する。以上の工程により、本実施の形態における化合物半導体装置が完成する。
【0029】
本実施の形態における化合物半導体装置およびその製造方法によれば、耐湿性を向上することができる。これについて以下に説明する。
【0030】
図11は、配線を一層で形成した場合の図2に対応する断面図である。図11を参照して、蒸着法を用いて一層で配線が形成される場合には、下地層であるオーミック電極OMEaおよび絶縁膜ILの上面の凹凸は、配線IC101の上面にも引き継がれる。このため、配線IC101には、高さh103を有する段差部がA1部の真上に存在するB101部に生じる。高さh103はA1部に存在する段差部の高さh1と実質的に等しくなっている。
【0031】
ここで、配線IC101を形成する際には、高さh1という大きな段差を有する段差部(A1部)を、Auを含む膜で覆う必要がある。しかし、蒸着法で形成されたAuを含む膜は段差部の側壁に付着しにくいので、A1部の段差部の側壁にはAuを含む膜は付着しにくい。その結果、配線IC101には、A1部の真上のB101部において低密度部分が生じやすい。加えて、配線IC101の上面にも高さh103という大きな段差を有する段差部(B101部)が生じるため、配線IC101上にCVDで形成されるパッシベーション膜PL101の堆積特性によりG101部において低密度部分が生じやすい。配線IC101のB101部およびパッシベーション膜PL101のG101部に低密度部分が生じると、低密度部分を通じて配線IC101の下層へ水分が浸入し、耐湿性が劣化する。
【0032】
図2を参照して、一方、本実施の形態のように複数の層で配線が形成される場合には、配線IC2aを形成する際に、配線IC1aがコンタクトホールCHa内に既に形成されているため、A1部の段差部が高さ(h1−h2)に緩和されている。このため、図11の場合に比べてA1部の段差部が被覆されやすくなっている。その結果、配線IC2aには、A1部の真上のB1部に低密度部分が生じにくくなる。加えて、B1部の配線IC2aの段差部も高さh3(<h103)となるため、配線IC2a上に形成されるパッシベーション膜PLにもG1部において低密度部分が生じにくくなる。その結果、配線IC1a、配線IC2a、およびパッシベーション膜PLを通じて下層へ水分が浸入しにくくなり、耐湿性が向上する。配線IC2b〜IC2dの部分においても同様の効果が得られる。
【0033】
また、絶縁膜ILがオーミック電極OMEa〜OMEdの各々に達するコンタクトホールCHa〜CHdを有しており、配線IC1a〜IC1dの各々がコンタクトホールCHa〜CHdの内部に形成されているので、コンタクトホールCHa〜CHdによって生じるA1部の段差部の真上のB1部の配線IC2aに低密度部分が生じにくくなり、耐湿性が向上する。
【0034】
さらに、配線IC2a〜IC2d上にパッシベーション膜PLが形成されるので、パッシベーション膜PLにより耐湿性を向上することができる。また、オーミック電極OMEa〜OMEdの各々と絶縁膜ILとの段差による凹凸が配線IC2a〜IC2dでは緩和されているので、パッシベーション膜PLには低密度部分が生じにくくなる。
【0035】
(実施の形態2)
図12は、本発明の実施の形態2における化合物半導体装置の構成を示す断面図である。図12を参照して、本実施の形態における化合物半導体装置は、基板に窪みが形成されている点において、図1に示す実施の形態1における化合物半導体装置と異なっている。具体的には、図12中左側の高抵抗素子領域1における化合物半導体基板CSSの表面に、窪みREC2が形成されている。タングステン窒化シリコン膜TSNは窪みREC2の底部に形成されており、それによってオーミック電極OMEaおよびOMEbの各々は窪みREC2内に形成されている。窪みREC2の深さは、タングステン窒化シリコン膜TSNの厚さ程度になっている。絶縁膜ILは、窪みREC2を埋めるように不活性領域IAR上に形成されている。
【0036】
図13は図12のXIII部の拡大図である。図13を参照して、オーミック電極OMEaの図中左端面を覆う絶縁膜ILは窪みREC2の分だけその表面が下がっている。その結果、図11におけるC101部およびE101部の絶縁膜ILの段差部の形状が、図13においてはE2部およびC2部の形状となっており、段差部の高さが緩和されている。また、配線IC2a〜IC2dおよびパッシベーション膜PLにおけるD2部およびF2部の上面が、図11に示す配線IC1a〜IC1dおよびパッシベーション膜PLにおけるD101部およびF101部の上面に比べて平坦化されている。
【0037】
オーミック電極OMEaの図中左端面を覆う絶縁膜ILが窪みREC2の分だけその表面が下がっているために、絶縁膜ILの厚さや、窪みREC2の側面とオーミック電極OMEaの図中左端面との距離が調節される。
【0038】
なお、本実施の形態における化合物半導体装置の上記以外の構成は、図1に示す実施の形態1における化合物半導体装置の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
【0039】
続いて、本実施の形態における化合物半導体装置の製造方法について説明する。
始めに、図3に示す実施の形態1の製造方法と同様の方法を用いて、チャネルCNとなる層およびショットキー層SLとなる層を化合物半導体基板CSS上に形成する。
【0040】
次に図14を参照して、窪みREC2を形成する領域以外を覆うレジストR5を、ショットキー層SLとなる層上に形成する。そして、レジストR5をマスクとして、チャネルCNとなる層およびショットキー層SLをエッチングする。その結果、化合物半導体基板CSSの表面に窪みREC2が形成される。その後レジストR5を除去する。
【0041】
なお、露光の際のレチクルの位置合わせのためのマークを化合物半導体基板に形成する場合には、このマークの形成工程と同一の工程において窪みREC2を形成してもよい。これにより、製造工程の増加を防ぐことができる。
【0042】
次に図15を参照して、不活性領域IARを形成する領域以外を覆うレジストR6をショットキー層SLとなる層上に形成する。そして、レジストR6をマスクとしてショットキー層SLとなる層および化合物半導体基板CSSの表面に不純物イオンINIを注入する。不純物イオンINIとしては、水素やヘリウムなどの不活性な物質が選ばれる。その結果、化合物半導体基板CSS表面に不活性領域IARが形成される。このとき、不活性領域IARの不純物濃度分布は、窪みREC2の形状に沿った分布となる。その後、レジストR6を除去する。
【0043】
その後、図5〜図10に示す実施の形態1に製造方法と同様の方法を経て、本実施の形態における化合物半導体装置が完成する。
【0044】
本実施の形態における化合物半導体装置およびその製造方法によれば、耐湿性を一層向上することができる。これについて以下に説明する。
【0045】
図11を参照して、窪みが形成されていない場合には、オーミック電極OMEaとタングステン窒化シリコン膜TSNとによって構成される段差部の形状を絶縁膜ILは引き継いで、絶縁膜ILのC101部に段差部が生じる。また、タングステン窒化シリコン膜TSNと不活性領域IARとによって構成される段差部の形状を絶縁膜ILは引き継いで、絶縁膜ILのE101部に段差部が生じる。蒸着法で形成されたAuを含む膜は段差部の側壁に付着しにくいので、C101部の段差部の側壁およびE101部の段差部の側壁にはAuを含む膜は付着しにくい。その結果、配線IC101およびパッシベーション膜PLには、C101部の上のD101部およびE101部の上のF101部において低密度部分が生じやすい。
【0046】
図13を参照して、一方、本実施の形態においては、オーミック電極OMEaの図中左端面を覆う絶縁膜ILは窪みREC2の分だけその表面が下がっている。このため、図11におけるC101部およびE101部の絶縁膜ILの段差部の形状が、図13においてはE2部およびC2部の形状となっており、段差部の高さが緩和されている。その結果、C2部の上のD2部およびE2部の上のF2部において、配線IC2aおよびパッシベーション膜PLには低密度部分が生じにくくなり、耐湿性が一層向上する。配線IC2bの部分においても同様の効果が得られる。
【0047】
なお、本発明は、実施の形態1および2に記載された構造および製造方法に限定されるものではなく、第1下地層と、第1下地層の一部上に形成された第2下地層とにより構成される段差部であれば適用可能である。
【0048】
(実施の形態3)
図16は、本発明の実施の形態3における化合物半導体装置の構成を示す断面図である。図16を参照して、本実施の形態における化合物半導体装置は、配線およびパッシベーション膜の構成において、実施の形態1における化合物半導体装置と異なっている。具体的には、配線が一層のみの配線ICa〜ICd(導電層)で形成されている。配線ICa〜ICdは金を含んでおり、好ましくは金よりなっている。また、パッシベーション膜が二層のパッシベーション膜PL1およびPL2で形成されている。パッシベーション膜PL1上にパッシベーション膜PL2が形成されている。配線ICa〜ICdの各々の一部はパッシベーション膜PL2と接触している。
【0049】
図17は図16のXVII部の拡大図である。図18は、図17における配線ICa〜ICdの上面と、パッシベーション膜PL1の上面との関係を示す図である。図17および図18を参照して、本実施の形態においては、配線ICaが一層で形成されているので、下地層であるオーミック電極OMEaおよび絶縁膜ILの上面の凹凸は、配線ICaの上面にも引き継がれる。その結果、配線ICaの上面における凹凸は大きくなっており、配線ICaの上面における最大の高低差は差ΔH1となっている。一方、パッシベーション膜PL1の上面は平坦化されており、パッシベーション膜PL1の上面における最大の高低差ΔH2は、差ΔH1よりも小さくなっている。つまり、パッシベーション膜PL1の上面は配線ICaの上面に比べて平坦化されている。
【0050】
なお、本実施の形態における化合物半導体装置の上記以外の構成は、図1に示す実施の形態1における化合物半導体装置の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
【0051】
続いて、本実施の形態における化合物半導体装置の製造方法について説明する。
始めに図3〜図8に示す実施の形態1の製造方法と同様の方法を用いて、図8に示す構造を作成し、レジストR3を除去する。
【0052】
次に図19を参照して、蒸着法を用いて、配線ICa〜ICdとなる膜IC3を絶縁膜IL、オーミック電極OMEa〜OMEd、およびレジストR7上に堆積する。その後、リフトオフによりレジストR7上の余分な膜IC3をレジストR7とともに除去する。
【0053】
図20を参照して、レジストR7を除去した結果、コンタクトホールCHa〜CHdの内部を埋めるように、絶縁膜ILおよびオーミック電極OMEa〜OMEdの上に配線ICa〜ICdの各々が形成される。続いて、たとえばプラズマCVD法などを用いて、パッシベーション膜PL1を形成する。パッシベーション膜PL1は、通常のパッシベーション膜の厚さよりも2〜3割厚く堆積されることが好ましい。下地層であるオーミック電極OMEaおよび絶縁膜ILの上面の凹凸は、配線ICa〜ICdの上面、およびパッシベーション膜PL1の上面にも引き継がれる。
【0054】
次に図21を参照して、たとえばCMP(Chemical Mechanical Polish)法を用いて、パッシベーション膜PL1の上面を平坦化する。このとき、除去するパッシベーション膜PLの厚さは任意であるが、配線ICa〜ICdの一部が露出するまでパッシベーション膜PLを除去することが好ましい。その結果、パッシベーション膜PL1の上面は配線ICa〜ICdの各々の上面よりも平坦化される。
【0055】
図16を参照して、その後、たとえばプラズマCVD法を用いて、露出した配線ICa〜ICdおよびパッシベーション膜PL1上にパッシベーション膜PL2を形成する。以上の工程により、本実施の形態における化合物半導体装置が完成する。
【0056】
本実施の形態における化合物半導体装置およびその製造方法によれば、耐湿性を向上することができる。これについて以下に説明する。
【0057】
図17を参照して、パッシベーション膜PL1の上面は平坦化されているので、A1部の段差部に起因する低密度部分が、B3部のパッシベーション膜PL2には生じにくくなる。同様に、C101部およびE101部の各々の段差部に起因する低密度部分が、D3部およびF3部におけるパッシベーション膜PL2には生じにくくなる。その結果、パッシベーション膜PL2を通じて下層へ水分が浸入しにくくなり、耐湿性が向上する。配線IC2b〜IC2dの部分においても同様の効果が得られる。
【0058】
(実施の形態4)
本実施の形態においては、図16に示す実施の形態3における化合物半導体装置の製造方法の変形例について説明する。
【0059】
始めに実施の形態3の製造方法と同様の方法を用いて、図20に示す構造を作製する。
次に図22を参照して、パッシベーション膜PL1上にレジストR8を形成する。レジストR8はパッシベーション膜PL1を完全に覆うような厚さで、かつ上面が平坦になるように形成されることが好ましい。
【0060】
次に図23を参照して、レジストR8およびパッシベーション膜PL1をエッチングする。このエッチングは、レジストR8のエッチングレートとパッシベーション膜PL1のエッチングレートとが実質的に等しくなるようなエッチング方法、特に異方性ドライエッチング法を用いて行なわれる。エッチングにより除去するレジストR8およびパッシベーション膜PL1の厚さは任意であるが、配線ICa〜ICdの一部が露出するまでレジストR8およびパッシベーション膜PL1を除去することが好ましい。その結果、パッシベーション膜PL1の上面は配線ICa〜ICdの各々の上面よりも平坦化される。その後、残ったレジストR8を除去する。その結果、図21に示す構造が得られる。
【0061】
その後、実施の形態3の製造方法と同様の方法を用いて、図16に示す化合物半導体装置が完成する。
【0062】
本実施の形態における化合物半導体装置の製造方法によれば、エッチング法を用いてパッシベーション膜PL1の平坦化を行うことができる。
【0063】
なお、本発明は、実施の形態3および4に記載された構造および製造方法に限定されるものではなく、段差部を含む金を含む導電膜上にパッシベーション膜が形成される構成であれば適用可能である。
【0064】
また、実施の形態3および4と実施の形態1および2とを適宜組み合わせて、実施の形態1および2のように配線を二層で形成した構成に対して、実施の形態3および4のように二層のパッシベーション膜を形成してもよい。
【0065】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【産業上の利用可能性】
【0066】
本発明は特にHEMTを含む化合物半導体装置に適している。また、HBT(ヘテロ接合バイポーラトランジスタ)を含む化合物半導体装置や、MMIC(Microwave Monolithic Integral Circuit)を含む化合物半導体装置にも適用可能である。
【図面の簡単な説明】
【0067】
【図1】本発明の実施の形態1における化合物半導体装置の構成を示す断面図である。
【図2】図1のII部の拡大図である。
【図3】本発明の実施の形態1における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図4】本発明の実施の形態1における化合物半導体装置の製造方法の第2工程を示す断面図である。
【図5】本発明の実施の形態1における化合物半導体装置の製造方法の第3工程を示す断面図である。
【図6】本発明の実施の形態1における化合物半導体装置の製造方法の第4工程を示す断面図である。
【図7】本発明の実施の形態1における化合物半導体装置の製造方法の第5工程を示す断面図である。
【図8】本発明の実施の形態1における化合物半導体装置の製造方法の第6工程を示す断面図である。
【図9】本発明の実施の形態1における化合物半導体装置の製造方法の第7工程を示す断面図である。
【図10】本発明の実施の形態1における化合物半導体装置の製造方法の第8工程を示す断面図である。
【図11】配線を一層で形成した場合の図2に対応する断面図である。
【図12】本発明の実施の形態2における化合物半導体装置の構成を示す断面図である。
【図13】図12のXIII部の拡大図である。
【図14】本発明の実施の形態2における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図15】本発明の実施の形態2における化合物半導体装置の製造方法の第2工程を示す断面図である。
【図16】本発明の実施の形態3における化合物半導体装置の構成を示す断面図である。
【図17】図16のXVII部の拡大図である。
【図18】図17における配線ICa〜ICdの上面と、パッシベーション膜PL1の上面との関係を示す図である。
【図19】本発明の実施の形態3における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図20】本発明の実施の形態3における化合物半導体装置の製造方法の第2工程を示す断面図である。
【図21】本発明の実施の形態3における化合物半導体装置の製造方法の第3工程を示す断面図である。
【図22】本発明の実施の形態4における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図23】本発明の実施の形態4における化合物半導体装置の製造方法の第2工程を示す断面図である。
【符号の説明】
【0068】
1 高抵抗素子領域、2 HEMT領域、CHa〜CHd コンタクトホール、CN チャネル、CSS 化合物半導体基板、GE ゲート電極、IAR 不活性領域、IC1,IC2,IC3 配線となる膜、ICa〜ICd,IC1a〜IC1d,IC2a〜IC2d,IC101 配線、IL 絶縁膜、INI 不純物イオン、OMEa〜OMEd オーミック電極、PL,PL1,PL2,PL101 パッシベーション膜、R1〜R8 レジスト、REC1,REC2 窪み、SL ショットキー層、TSN タングステン窒化シリコン膜。
【技術分野】
【0001】
本発明は化合物半導体装置およびその製造方法に関し、より特定的には、耐湿性を向上することのできる化合物半導体装置およびその製造方法に関する。
【背景技術】
【0002】
化合物半導体は2つの元素を組み合わせた半導体であり、元素の組合せを変えることによって、所望の特性(バンドギャップや電子移動度など)の半導体を得ることができる。化合物半導体は、たとえばHEMT(High Electron Mobility Transistor)などに用いられている。
【0003】
化合物半導体を用いた化合物半導体装置の配線としては、電気伝導性、耐酸化性、および耐薬品性の観点から、Au(金)が好適である。Au配線を形成する際には、通常、Au配線を形成する部分以外をレジストで覆った状態で、Au膜を蒸着法にて形成し、その後レジスト上の余分なAu膜をリフトオフすることによって形成される。この方法によれば、スパッタ法と比較してレジストへのダメージが少なく、かつAu膜をエッチングする方法に比べて配線のパターニング精度が良好である。
【0004】
なお、従来のHEMTの構造は、たとえば特開2005−159157号公報(特許文献1)に開示されている。
【特許文献1】特開2005−159157号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
蒸着法にて形成されたAu膜は段差部の側壁に付着しにくい。このため、段差部を有する下地層上にAu配線を形成する場合、段差部の真上においてAu配線に低密度部分が生じやすい。特に化合物半導体装置においては、シリコンを用いた半導体装置と比較して表面の段差が大きいため、化合物半導体装置におけるAu配線には低密度部分が特に生じやすい。加えて、下地層の凹凸はAu配線の上面にも引き継がれるため、Au配線上を覆うパッシベーション膜などの上層にも低密度部分が生じやすい。Au配線の上層に低密度部分が生じると、低密度部分を通じてAu配線の下層へ水分が浸入し、耐湿性が劣化する。特にAuは他の導電材料と比較して電気化学反応が起こりにくいので、上層の低密度部分から侵入した水分はAu配線と反応しなくとも、Au配線の低密度部分を通じてさらに下層に侵入するおそれがある。なお、上述の問題は、Au配線に限定されるものではなく、Auを含む膜を形成する場合に共通する問題である。
【0006】
したがって、本発明の目的は、耐湿性を向上することのできる化合物半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0007】
本発明の一実施例における化合物半導体装置は、第1下地層と、第2下地層と、金を含む第1導電層と、金を含む第2導電層とを備えている。第2下地層は第1下地層の一部上に形成されている。第1導電層は、第1下地層上で第2下地層が形成されていない部分であって、第2下地層の側面に接触する位置に形成されている。第2導電層は、第2下地層上および第1導電層上に形成されている。
【発明の効果】
【0008】
本発明の一実施例における化合物半導体装置によれば、耐湿性を向上することができる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施の形態について、図面に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における化合物半導体装置の構成を示す断面図である。図1を参照して、本発明の化合物半導体装置は、タングステン窒化シリコン膜TSNが形成された高抵抗素子領域1と、HEMTが形成されたHEMT領域2とを主に有している。
【0010】
図1中左側の高抵抗素子領域1を参照して、たとえばGaAsなどよりなる化合物半導体基板CSS上には、不活性領域IARが形成されている。不活性領域IARの一部上にはタングステン窒化シリコン膜TSNが形成されている。タングステン窒化シリコン膜TSNは、後述する配線よりも高い電気抵抗を有しており、高抵抗素子として機能する。タングステン窒化シリコン膜TSNの両端部上には、オーミック電極OMEaおよびOMEbが形成されており、タングステン窒化シリコン膜TSNとオーミック接触している。
【0011】
図1中右側のHEMT領域2を参照して、化合物半導体基板CSS上には、チャネルCNおよびショットキー層SLがこの順序で積層されて形成されている。チャネルCNおよびショットキー層SLは不活性領域IARで囲われている。チャネルCNはHEMTの電子走行層として機能し、たとえばノンドープのGaAsよりなっている。ショットキー層SLは、HEMTの電子供給層として機能し、たとえばn型AlGaAsよりなっている。ショットキー層は積層膜よりなっていてもよい。ショットキー層SLの中央部には窪みREC1が形成されており、窪みREC1の底部にはゲート電極GEが形成されている。ゲート電極GEはショットキー層SLとの間でショットキー接合を形成している。窪みREC1の両側にはオーミック電極OMEcおよびOMEdが形成されている。オーミック電極OMEcおよびOMEdの各々はショットキー層SLとオーミック接触している。オーミック電極OMEcおよびOMEdの各々は、HEMTのソースおよび/またはドレインとして機能する。
【0012】
図1全体を参照して、タングステン窒化シリコン膜TSN、オーミック電極OMEa〜OMEd、およびゲート電極GEを覆うように、絶縁膜ILが不活性領域IARおよびショットキー層SL上に形成されている。絶縁膜ILには、各オーミック電極OMEa〜OMEdに達するコンタクトホールCHa〜CHdがそれぞれ形成されている。言い換えれば、各オーミック電極OMEa〜OMEd(第1下地層)の一部上に、絶縁膜IL(第2下地層)が形成されている。各コンタクトホールCHa〜CHdの内部には、それぞれ配線IC1a〜IC1dが形成されている。言い換えれば、各オーミック電極OMEa〜OMEd(第1下地層)の上で絶縁膜ILが形成されていない部分には、それぞれ配線IC1a〜IC1d(第1導電層)が形成されている。配線IC1a〜IC1dはそれぞれコンタクトホールCHa〜CHdの側面に接触している。各コンタクトホールCHa〜CHdの内部は、配線IC1a〜IC1dによって完全に埋められていてもよいし、一部のみを埋められていてもよい。
【0013】
絶縁膜ILおよび配線IC1a〜IC1dの上には、それぞれ配線IC2a〜IC2d(第2導電層)が形成されている。配線IC1a〜IC1dの各々と配線IC2a〜IC2dの各々とは、互いに電気的に接続されている。特に図1中左側の配線IC2aは、絶縁膜IL上において図中左方に延在している(図2)。配線IC1a〜IC1dおよび配線IC2a〜IC2dは、金を含んでおり、好ましくは金よりなっている。配線IC1a〜IC1dと配線IC2a〜IC2dとは、同じ材料よりなっていてもよいし、互いに異なる材料よりなっていてもよい。同じ材料よりなっている場合であっても、配線IC1a〜IC1dと配線IC2a〜IC2dとは別工程で形成されるため、これらの境界線によって互いに区別することができる。
【0014】
絶縁膜ILおよび配線IC2a〜IC2dの上には、パッシベーション膜PLが形成されている。パッシベーション膜PLはたとえば窒化シリコンよりなっており、パッシベーション膜PLの下に存在する層を水分の浸入や外的な損傷から保護する機能を有している。
【0015】
図2は図1のII部の拡大図である。図2を参照して、A1部には、オーミック電極OMEaと絶縁膜ILとによって段差部(第1段差部)が形成されている。この段差部は、コンタクトホールCHaの深さに対応する高さh1を有している。一方、A1部の真上のB1部の配線IC2aの上面には、高さh3の段差部が存在している。B1部の段差部の高さh3は、高さ(厚さ)h2を有する配線IC1aの存在により、A1部に存在する段差部の高さh1よりも小さくなっている。つまり、高さh1、h2、およびh3の間には、実質的にh3=h1−h2の関係が成り立っている。
【0016】
なお、図1に示す各部材の代表的な寸法を示すと、タングステン窒化シリコン膜TSNの厚さは50〜300nmであり、オーミック電極OMEa〜OMEdの厚さは100〜500nmであり、絶縁膜ILの厚さは200〜1000nmである。また、コンタクトホールCHa〜CHdの直径は1〜10μmであり、配線IC2a〜IC2dの膜厚は0.5〜5μmであり、パッシベーション膜PLの膜厚は0.1〜1μmである。
【0017】
続いて、本実施の形態における化合物半導体装置の製造方法について、図3〜図10を用いて説明する。
【0018】
始めに図3を参照して、エピタキシャル法などを用いて、化合物半導体基板CSS上に、チャネルCNとなる層を形成し、さらに、チャネルCNとなる層の上にショットキー層SLとなる層を形成する。
【0019】
次に図4を参照して、不活性領域IARを形成する領域以外を覆うレジストR1をショットキー層SLとなる層上に形成する。そして、レジストR1をマスクとして、ショットキー層SLとなる層に不純物イオンINIを注入する。不純物イオンINIは化合物半導体基板CSSにまで達する。不純物イオンINIとしては、水素やヘリウムなどの不活性な物質が選ばれる。その後、レジストR1を除去する。その後の熱処理を経て、化合物半導体基板CSS表面に不活性領域IARが形成される。
【0020】
次に図5を参照して、タングステン窒化シリコン膜TSNとなる層を不活性領域IARおよびショットキー層SLの上に形成する。そして、タングステン窒化シリコン膜TSNを形成する領域上にレジストR2を形成し、レジストR2をマスクとして、タングステン窒化シリコン膜TSNとなる層をエッチングする。その結果、不活性領域IARの一部の上にTSNが形成される。その後、レジストR2を除去する。
【0021】
次に図6を参照して、タングステン窒化シリコン膜TSN上の所望の位置にオーミック電極OMEaおよびOMEbを形成し、ショットキー層SL上の所望の位置にオーミック電極OMEcおよびOMEdを形成する。オーミック電極OMEa〜OMEdは、通常の写真製版技術およびエッチング技術を用いて形成される。
【0022】
次に図7を参照して、オーミック電極OMEcとオーミック電極OMEdとの間に窪みREC1を形成し、窪みRECの底部にゲート電極GEをたとえば蒸着法にて形成する。続いて、タングステン窒化シリコン膜TSN、オーミック電極OMEa〜OMEd、およびゲート電極GEを覆うように、不活性領域IARおよびショットキー層SL上に絶縁膜ILを形成する。
【0023】
次に図8を参照して、コンタクトホールCHa〜CHdを形成する領域以外を覆うレジストR3を絶縁膜IL上に形成する。そして、レジストR3をマスクとして絶縁膜ILをエッチングし、オーミック電極OMEa〜OMEdの各々に達するコンタクトホールCHa〜CHdの各々を形成する。その結果、オーミック電極OMEa〜OMEd各々の一部上に絶縁膜ILが形成される。
【0024】
次に図9を参照して、蒸着法を用いて、配線IC1a〜IC1dとなる膜IC1をオーミック電極OMEa〜OMEdおよびレジストR3上に堆積する。そして、リフトオフにより、レジストR3上の余分な膜IC1をレジストR3とともに除去する。
【0025】
図10を参照して、レジストR3を除去した結果、配線IC1a〜IC1dの各々が、コンタクトホールCHa〜CHdの内部に露出したオーミック電極OMEa〜OMEdの各々の上に形成される。配線IC1a〜IC1dは、それぞれオーミック電極OMEa〜OMEdにおける絶縁膜ILが形成されていない部分の上であって、各コンタクトホールCHa〜CHdの側面に接触する位置に形成される。なお、コンタクトホールCHa〜CHdの内部を完全に埋めるような厚さで膜IC1を形成してもよい。
【0026】
ここで、上述のように絶縁膜ILのエッチングに用いるレジストR3と同じレジストを用いて、膜IC1のリフトオフを行うことで、重ね合せマージンが不要となり、製造工程の簡略化を図ることができる。
【0027】
次に、配線IC2a〜IC2dを形成する領域以外を覆うレジストR4を、絶縁膜IL上に形成する。そして、配線IC2a〜IC2dとなる膜IC2を、配線IC1a〜IC1d、絶縁膜IL、およびレジストR4の上に蒸着する。その後、リフトオフにより、レジストR4上の余分な膜IC2をレジストR4とともに除去する。
【0028】
図1を参照して、レジストR4を除去した結果、配線IC2a〜IC2dが配線IC1a〜IC1dおよび絶縁膜IL上に形成される。続いて、たとえばプラズマCVD(Chemical Vapor Deposition)法を用いて、配線IC2a〜IC2dおよび絶縁膜IL上にパッシベーション膜PLを形成する。以上の工程により、本実施の形態における化合物半導体装置が完成する。
【0029】
本実施の形態における化合物半導体装置およびその製造方法によれば、耐湿性を向上することができる。これについて以下に説明する。
【0030】
図11は、配線を一層で形成した場合の図2に対応する断面図である。図11を参照して、蒸着法を用いて一層で配線が形成される場合には、下地層であるオーミック電極OMEaおよび絶縁膜ILの上面の凹凸は、配線IC101の上面にも引き継がれる。このため、配線IC101には、高さh103を有する段差部がA1部の真上に存在するB101部に生じる。高さh103はA1部に存在する段差部の高さh1と実質的に等しくなっている。
【0031】
ここで、配線IC101を形成する際には、高さh1という大きな段差を有する段差部(A1部)を、Auを含む膜で覆う必要がある。しかし、蒸着法で形成されたAuを含む膜は段差部の側壁に付着しにくいので、A1部の段差部の側壁にはAuを含む膜は付着しにくい。その結果、配線IC101には、A1部の真上のB101部において低密度部分が生じやすい。加えて、配線IC101の上面にも高さh103という大きな段差を有する段差部(B101部)が生じるため、配線IC101上にCVDで形成されるパッシベーション膜PL101の堆積特性によりG101部において低密度部分が生じやすい。配線IC101のB101部およびパッシベーション膜PL101のG101部に低密度部分が生じると、低密度部分を通じて配線IC101の下層へ水分が浸入し、耐湿性が劣化する。
【0032】
図2を参照して、一方、本実施の形態のように複数の層で配線が形成される場合には、配線IC2aを形成する際に、配線IC1aがコンタクトホールCHa内に既に形成されているため、A1部の段差部が高さ(h1−h2)に緩和されている。このため、図11の場合に比べてA1部の段差部が被覆されやすくなっている。その結果、配線IC2aには、A1部の真上のB1部に低密度部分が生じにくくなる。加えて、B1部の配線IC2aの段差部も高さh3(<h103)となるため、配線IC2a上に形成されるパッシベーション膜PLにもG1部において低密度部分が生じにくくなる。その結果、配線IC1a、配線IC2a、およびパッシベーション膜PLを通じて下層へ水分が浸入しにくくなり、耐湿性が向上する。配線IC2b〜IC2dの部分においても同様の効果が得られる。
【0033】
また、絶縁膜ILがオーミック電極OMEa〜OMEdの各々に達するコンタクトホールCHa〜CHdを有しており、配線IC1a〜IC1dの各々がコンタクトホールCHa〜CHdの内部に形成されているので、コンタクトホールCHa〜CHdによって生じるA1部の段差部の真上のB1部の配線IC2aに低密度部分が生じにくくなり、耐湿性が向上する。
【0034】
さらに、配線IC2a〜IC2d上にパッシベーション膜PLが形成されるので、パッシベーション膜PLにより耐湿性を向上することができる。また、オーミック電極OMEa〜OMEdの各々と絶縁膜ILとの段差による凹凸が配線IC2a〜IC2dでは緩和されているので、パッシベーション膜PLには低密度部分が生じにくくなる。
【0035】
(実施の形態2)
図12は、本発明の実施の形態2における化合物半導体装置の構成を示す断面図である。図12を参照して、本実施の形態における化合物半導体装置は、基板に窪みが形成されている点において、図1に示す実施の形態1における化合物半導体装置と異なっている。具体的には、図12中左側の高抵抗素子領域1における化合物半導体基板CSSの表面に、窪みREC2が形成されている。タングステン窒化シリコン膜TSNは窪みREC2の底部に形成されており、それによってオーミック電極OMEaおよびOMEbの各々は窪みREC2内に形成されている。窪みREC2の深さは、タングステン窒化シリコン膜TSNの厚さ程度になっている。絶縁膜ILは、窪みREC2を埋めるように不活性領域IAR上に形成されている。
【0036】
図13は図12のXIII部の拡大図である。図13を参照して、オーミック電極OMEaの図中左端面を覆う絶縁膜ILは窪みREC2の分だけその表面が下がっている。その結果、図11におけるC101部およびE101部の絶縁膜ILの段差部の形状が、図13においてはE2部およびC2部の形状となっており、段差部の高さが緩和されている。また、配線IC2a〜IC2dおよびパッシベーション膜PLにおけるD2部およびF2部の上面が、図11に示す配線IC1a〜IC1dおよびパッシベーション膜PLにおけるD101部およびF101部の上面に比べて平坦化されている。
【0037】
オーミック電極OMEaの図中左端面を覆う絶縁膜ILが窪みREC2の分だけその表面が下がっているために、絶縁膜ILの厚さや、窪みREC2の側面とオーミック電極OMEaの図中左端面との距離が調節される。
【0038】
なお、本実施の形態における化合物半導体装置の上記以外の構成は、図1に示す実施の形態1における化合物半導体装置の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
【0039】
続いて、本実施の形態における化合物半導体装置の製造方法について説明する。
始めに、図3に示す実施の形態1の製造方法と同様の方法を用いて、チャネルCNとなる層およびショットキー層SLとなる層を化合物半導体基板CSS上に形成する。
【0040】
次に図14を参照して、窪みREC2を形成する領域以外を覆うレジストR5を、ショットキー層SLとなる層上に形成する。そして、レジストR5をマスクとして、チャネルCNとなる層およびショットキー層SLをエッチングする。その結果、化合物半導体基板CSSの表面に窪みREC2が形成される。その後レジストR5を除去する。
【0041】
なお、露光の際のレチクルの位置合わせのためのマークを化合物半導体基板に形成する場合には、このマークの形成工程と同一の工程において窪みREC2を形成してもよい。これにより、製造工程の増加を防ぐことができる。
【0042】
次に図15を参照して、不活性領域IARを形成する領域以外を覆うレジストR6をショットキー層SLとなる層上に形成する。そして、レジストR6をマスクとしてショットキー層SLとなる層および化合物半導体基板CSSの表面に不純物イオンINIを注入する。不純物イオンINIとしては、水素やヘリウムなどの不活性な物質が選ばれる。その結果、化合物半導体基板CSS表面に不活性領域IARが形成される。このとき、不活性領域IARの不純物濃度分布は、窪みREC2の形状に沿った分布となる。その後、レジストR6を除去する。
【0043】
その後、図5〜図10に示す実施の形態1に製造方法と同様の方法を経て、本実施の形態における化合物半導体装置が完成する。
【0044】
本実施の形態における化合物半導体装置およびその製造方法によれば、耐湿性を一層向上することができる。これについて以下に説明する。
【0045】
図11を参照して、窪みが形成されていない場合には、オーミック電極OMEaとタングステン窒化シリコン膜TSNとによって構成される段差部の形状を絶縁膜ILは引き継いで、絶縁膜ILのC101部に段差部が生じる。また、タングステン窒化シリコン膜TSNと不活性領域IARとによって構成される段差部の形状を絶縁膜ILは引き継いで、絶縁膜ILのE101部に段差部が生じる。蒸着法で形成されたAuを含む膜は段差部の側壁に付着しにくいので、C101部の段差部の側壁およびE101部の段差部の側壁にはAuを含む膜は付着しにくい。その結果、配線IC101およびパッシベーション膜PLには、C101部の上のD101部およびE101部の上のF101部において低密度部分が生じやすい。
【0046】
図13を参照して、一方、本実施の形態においては、オーミック電極OMEaの図中左端面を覆う絶縁膜ILは窪みREC2の分だけその表面が下がっている。このため、図11におけるC101部およびE101部の絶縁膜ILの段差部の形状が、図13においてはE2部およびC2部の形状となっており、段差部の高さが緩和されている。その結果、C2部の上のD2部およびE2部の上のF2部において、配線IC2aおよびパッシベーション膜PLには低密度部分が生じにくくなり、耐湿性が一層向上する。配線IC2bの部分においても同様の効果が得られる。
【0047】
なお、本発明は、実施の形態1および2に記載された構造および製造方法に限定されるものではなく、第1下地層と、第1下地層の一部上に形成された第2下地層とにより構成される段差部であれば適用可能である。
【0048】
(実施の形態3)
図16は、本発明の実施の形態3における化合物半導体装置の構成を示す断面図である。図16を参照して、本実施の形態における化合物半導体装置は、配線およびパッシベーション膜の構成において、実施の形態1における化合物半導体装置と異なっている。具体的には、配線が一層のみの配線ICa〜ICd(導電層)で形成されている。配線ICa〜ICdは金を含んでおり、好ましくは金よりなっている。また、パッシベーション膜が二層のパッシベーション膜PL1およびPL2で形成されている。パッシベーション膜PL1上にパッシベーション膜PL2が形成されている。配線ICa〜ICdの各々の一部はパッシベーション膜PL2と接触している。
【0049】
図17は図16のXVII部の拡大図である。図18は、図17における配線ICa〜ICdの上面と、パッシベーション膜PL1の上面との関係を示す図である。図17および図18を参照して、本実施の形態においては、配線ICaが一層で形成されているので、下地層であるオーミック電極OMEaおよび絶縁膜ILの上面の凹凸は、配線ICaの上面にも引き継がれる。その結果、配線ICaの上面における凹凸は大きくなっており、配線ICaの上面における最大の高低差は差ΔH1となっている。一方、パッシベーション膜PL1の上面は平坦化されており、パッシベーション膜PL1の上面における最大の高低差ΔH2は、差ΔH1よりも小さくなっている。つまり、パッシベーション膜PL1の上面は配線ICaの上面に比べて平坦化されている。
【0050】
なお、本実施の形態における化合物半導体装置の上記以外の構成は、図1に示す実施の形態1における化合物半導体装置の構成と同様であるため、同一の部材には同一の符号を付し、その説明は繰り返さない。
【0051】
続いて、本実施の形態における化合物半導体装置の製造方法について説明する。
始めに図3〜図8に示す実施の形態1の製造方法と同様の方法を用いて、図8に示す構造を作成し、レジストR3を除去する。
【0052】
次に図19を参照して、蒸着法を用いて、配線ICa〜ICdとなる膜IC3を絶縁膜IL、オーミック電極OMEa〜OMEd、およびレジストR7上に堆積する。その後、リフトオフによりレジストR7上の余分な膜IC3をレジストR7とともに除去する。
【0053】
図20を参照して、レジストR7を除去した結果、コンタクトホールCHa〜CHdの内部を埋めるように、絶縁膜ILおよびオーミック電極OMEa〜OMEdの上に配線ICa〜ICdの各々が形成される。続いて、たとえばプラズマCVD法などを用いて、パッシベーション膜PL1を形成する。パッシベーション膜PL1は、通常のパッシベーション膜の厚さよりも2〜3割厚く堆積されることが好ましい。下地層であるオーミック電極OMEaおよび絶縁膜ILの上面の凹凸は、配線ICa〜ICdの上面、およびパッシベーション膜PL1の上面にも引き継がれる。
【0054】
次に図21を参照して、たとえばCMP(Chemical Mechanical Polish)法を用いて、パッシベーション膜PL1の上面を平坦化する。このとき、除去するパッシベーション膜PLの厚さは任意であるが、配線ICa〜ICdの一部が露出するまでパッシベーション膜PLを除去することが好ましい。その結果、パッシベーション膜PL1の上面は配線ICa〜ICdの各々の上面よりも平坦化される。
【0055】
図16を参照して、その後、たとえばプラズマCVD法を用いて、露出した配線ICa〜ICdおよびパッシベーション膜PL1上にパッシベーション膜PL2を形成する。以上の工程により、本実施の形態における化合物半導体装置が完成する。
【0056】
本実施の形態における化合物半導体装置およびその製造方法によれば、耐湿性を向上することができる。これについて以下に説明する。
【0057】
図17を参照して、パッシベーション膜PL1の上面は平坦化されているので、A1部の段差部に起因する低密度部分が、B3部のパッシベーション膜PL2には生じにくくなる。同様に、C101部およびE101部の各々の段差部に起因する低密度部分が、D3部およびF3部におけるパッシベーション膜PL2には生じにくくなる。その結果、パッシベーション膜PL2を通じて下層へ水分が浸入しにくくなり、耐湿性が向上する。配線IC2b〜IC2dの部分においても同様の効果が得られる。
【0058】
(実施の形態4)
本実施の形態においては、図16に示す実施の形態3における化合物半導体装置の製造方法の変形例について説明する。
【0059】
始めに実施の形態3の製造方法と同様の方法を用いて、図20に示す構造を作製する。
次に図22を参照して、パッシベーション膜PL1上にレジストR8を形成する。レジストR8はパッシベーション膜PL1を完全に覆うような厚さで、かつ上面が平坦になるように形成されることが好ましい。
【0060】
次に図23を参照して、レジストR8およびパッシベーション膜PL1をエッチングする。このエッチングは、レジストR8のエッチングレートとパッシベーション膜PL1のエッチングレートとが実質的に等しくなるようなエッチング方法、特に異方性ドライエッチング法を用いて行なわれる。エッチングにより除去するレジストR8およびパッシベーション膜PL1の厚さは任意であるが、配線ICa〜ICdの一部が露出するまでレジストR8およびパッシベーション膜PL1を除去することが好ましい。その結果、パッシベーション膜PL1の上面は配線ICa〜ICdの各々の上面よりも平坦化される。その後、残ったレジストR8を除去する。その結果、図21に示す構造が得られる。
【0061】
その後、実施の形態3の製造方法と同様の方法を用いて、図16に示す化合物半導体装置が完成する。
【0062】
本実施の形態における化合物半導体装置の製造方法によれば、エッチング法を用いてパッシベーション膜PL1の平坦化を行うことができる。
【0063】
なお、本発明は、実施の形態3および4に記載された構造および製造方法に限定されるものではなく、段差部を含む金を含む導電膜上にパッシベーション膜が形成される構成であれば適用可能である。
【0064】
また、実施の形態3および4と実施の形態1および2とを適宜組み合わせて、実施の形態1および2のように配線を二層で形成した構成に対して、実施の形態3および4のように二層のパッシベーション膜を形成してもよい。
【0065】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【産業上の利用可能性】
【0066】
本発明は特にHEMTを含む化合物半導体装置に適している。また、HBT(ヘテロ接合バイポーラトランジスタ)を含む化合物半導体装置や、MMIC(Microwave Monolithic Integral Circuit)を含む化合物半導体装置にも適用可能である。
【図面の簡単な説明】
【0067】
【図1】本発明の実施の形態1における化合物半導体装置の構成を示す断面図である。
【図2】図1のII部の拡大図である。
【図3】本発明の実施の形態1における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図4】本発明の実施の形態1における化合物半導体装置の製造方法の第2工程を示す断面図である。
【図5】本発明の実施の形態1における化合物半導体装置の製造方法の第3工程を示す断面図である。
【図6】本発明の実施の形態1における化合物半導体装置の製造方法の第4工程を示す断面図である。
【図7】本発明の実施の形態1における化合物半導体装置の製造方法の第5工程を示す断面図である。
【図8】本発明の実施の形態1における化合物半導体装置の製造方法の第6工程を示す断面図である。
【図9】本発明の実施の形態1における化合物半導体装置の製造方法の第7工程を示す断面図である。
【図10】本発明の実施の形態1における化合物半導体装置の製造方法の第8工程を示す断面図である。
【図11】配線を一層で形成した場合の図2に対応する断面図である。
【図12】本発明の実施の形態2における化合物半導体装置の構成を示す断面図である。
【図13】図12のXIII部の拡大図である。
【図14】本発明の実施の形態2における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図15】本発明の実施の形態2における化合物半導体装置の製造方法の第2工程を示す断面図である。
【図16】本発明の実施の形態3における化合物半導体装置の構成を示す断面図である。
【図17】図16のXVII部の拡大図である。
【図18】図17における配線ICa〜ICdの上面と、パッシベーション膜PL1の上面との関係を示す図である。
【図19】本発明の実施の形態3における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図20】本発明の実施の形態3における化合物半導体装置の製造方法の第2工程を示す断面図である。
【図21】本発明の実施の形態3における化合物半導体装置の製造方法の第3工程を示す断面図である。
【図22】本発明の実施の形態4における化合物半導体装置の製造方法の第1工程を示す断面図である。
【図23】本発明の実施の形態4における化合物半導体装置の製造方法の第2工程を示す断面図である。
【符号の説明】
【0068】
1 高抵抗素子領域、2 HEMT領域、CHa〜CHd コンタクトホール、CN チャネル、CSS 化合物半導体基板、GE ゲート電極、IAR 不活性領域、IC1,IC2,IC3 配線となる膜、ICa〜ICd,IC1a〜IC1d,IC2a〜IC2d,IC101 配線、IL 絶縁膜、INI 不純物イオン、OMEa〜OMEd オーミック電極、PL,PL1,PL2,PL101 パッシベーション膜、R1〜R8 レジスト、REC1,REC2 窪み、SL ショットキー層、TSN タングステン窒化シリコン膜。
【特許請求の範囲】
【請求項1】
第1下地層と、
前記第1下地層の一部上に形成された第2下地層と、
前記第1下地層における前記第2下地層が形成されていない部分の上であって、前記第2下地層の側面に接触する位置に形成された、金を含む第1導電層と、
前記第2下地層上および前記第1導電層上に形成された、金を含む第2導電層とを備えた、化合物半導体装置。
【請求項2】
前記第1下地層と前記第2下地層の開口とによって構成される第1段差部の真上に存在する前記第2導電層の第2段差部の高さは、前記第1段差部の高さよりも小さい、請求項1に記載の化合物半導体装置。
【請求項3】
前記第2下地層は前記第1下地層に達する孔を有しており、前記第1導電層は前記孔内に形成されている、請求項1または2に記載の化合物半導体装置。
【請求項4】
前記第2導電層上に形成されたパッシベーション膜をさらに備える、請求項1〜3のいずれかに記載の化合物半導体装置。
【請求項5】
窪みを有する化合物半導体基板をさらに備え、
前記第1下地層および前記第1導電層は、前記窪みの内部に配置されており、かつ前記窪みの側面を覆う前記第2下地層は前記第1下地層の端面を覆っている、請求項1〜4のいずれかに記載の化合物半導体装置。
【請求項6】
金を含む導電膜と、
前記導電層上に形成された第1パッシベーション膜と、
前記第1パッシベーション膜上に形成された第2パッシベーション膜とを備え、
前記第1パッシベーション膜の上面は前記導電層の上面よりも平坦化されている、化合物半導体装置。
【請求項7】
前記導電膜の一部は前記第2パッシベーション膜と接触している、請求項6に記載の化合物半導体装置。
【請求項8】
第1下地層の一部上に第2下地層を形成する工程と、
前記第1下地層上の前記第2下地層が形成されていない部分であって、前記第2下地層の側面に接触する位置に金を含む第1導電層を形成する工程と、
前記第2下地層上および前記第1導電層上に金を含む第2導電層を形成する工程とを備えた、化合物半導体装置の製造方法。
【請求項9】
前記第2下地層を形成する工程は、前記第2下地層に孔を形成する工程を含み、
前記第1導電層を形成する工程において、前記第1導電層を前記孔内に形成する、請求項8に記載の化合物半導体装置の製造方法。
【請求項10】
前記孔を形成する工程は、前記第2下地層上にレジストを形成する工程と、前記レジストをマスクとして前記第2下地層をエッチングする工程とを含み、
前記第1導電層を形成する工程は、前記レジスト上および前記孔内に前記第1導電層を形成する工程と、前記レジスト上の前記第1導電層を前記レジストとともに除去する工程とを含む、請求項9に記載の化合物半導体装置の製造方法。
【請求項11】
前記第2導電層上にパッシベーション膜を形成する工程をさらに備える、請求項8〜10に記載の化合物半導体装置の製造方法。
【請求項12】
化合物半導体基板に窪みを形成する工程と、
前記窪み内における前記化合物半導体基板上に前記第1下地層を形成する工程とをさらに備え、
前記第2下地層を形成する工程において、前記窪みを埋めるように前記第2下地層を形成し、かつ前記窪みの側面を覆う前記第2下地層が前記第1下地層の端面を覆うように前記第2下地層を形成する、請求項8〜11のいずれかに記載の化合物半導体装置の製造方法。
【請求項13】
金を含む導電層を形成する工程と、
前記導電層上に第1パッシベーション膜を形成する工程と、
前記第1パッシベーション膜を平坦化する工程と、
前記第1パッシベーション膜を平坦化する工程の後で、前記第1パッシベーション膜上に第2パッシベーション膜を形成する工程とを備える、化合物半導体装置の製造方法。
【請求項14】
前記第1パッシベーション膜を平坦化する工程において、前記導電層の一部が露出するまで前記第1パッシベーション膜を除去し、
前記第2パッシベーション膜を形成する工程において、露出した前記導電層上にも前記第2パッシベーション膜を形成する、請求項13に記載の化合物半導体装置の製造方法。
【請求項15】
前記第1パッシベーション膜を平坦化する工程においてCMP法を用いる、請求項13または14に記載の化合物半導体装置の製造方法。
【請求項16】
前記第1パッシベーション膜を平坦化する工程は、前記第1パッシベーション膜上にレジストを形成する工程と、前記レジストおよび前記第1パッシベーション膜をエッチングする工程とを含む、請求項13または14に記載の化合物半導体装置の製造方法。
【請求項1】
第1下地層と、
前記第1下地層の一部上に形成された第2下地層と、
前記第1下地層における前記第2下地層が形成されていない部分の上であって、前記第2下地層の側面に接触する位置に形成された、金を含む第1導電層と、
前記第2下地層上および前記第1導電層上に形成された、金を含む第2導電層とを備えた、化合物半導体装置。
【請求項2】
前記第1下地層と前記第2下地層の開口とによって構成される第1段差部の真上に存在する前記第2導電層の第2段差部の高さは、前記第1段差部の高さよりも小さい、請求項1に記載の化合物半導体装置。
【請求項3】
前記第2下地層は前記第1下地層に達する孔を有しており、前記第1導電層は前記孔内に形成されている、請求項1または2に記載の化合物半導体装置。
【請求項4】
前記第2導電層上に形成されたパッシベーション膜をさらに備える、請求項1〜3のいずれかに記載の化合物半導体装置。
【請求項5】
窪みを有する化合物半導体基板をさらに備え、
前記第1下地層および前記第1導電層は、前記窪みの内部に配置されており、かつ前記窪みの側面を覆う前記第2下地層は前記第1下地層の端面を覆っている、請求項1〜4のいずれかに記載の化合物半導体装置。
【請求項6】
金を含む導電膜と、
前記導電層上に形成された第1パッシベーション膜と、
前記第1パッシベーション膜上に形成された第2パッシベーション膜とを備え、
前記第1パッシベーション膜の上面は前記導電層の上面よりも平坦化されている、化合物半導体装置。
【請求項7】
前記導電膜の一部は前記第2パッシベーション膜と接触している、請求項6に記載の化合物半導体装置。
【請求項8】
第1下地層の一部上に第2下地層を形成する工程と、
前記第1下地層上の前記第2下地層が形成されていない部分であって、前記第2下地層の側面に接触する位置に金を含む第1導電層を形成する工程と、
前記第2下地層上および前記第1導電層上に金を含む第2導電層を形成する工程とを備えた、化合物半導体装置の製造方法。
【請求項9】
前記第2下地層を形成する工程は、前記第2下地層に孔を形成する工程を含み、
前記第1導電層を形成する工程において、前記第1導電層を前記孔内に形成する、請求項8に記載の化合物半導体装置の製造方法。
【請求項10】
前記孔を形成する工程は、前記第2下地層上にレジストを形成する工程と、前記レジストをマスクとして前記第2下地層をエッチングする工程とを含み、
前記第1導電層を形成する工程は、前記レジスト上および前記孔内に前記第1導電層を形成する工程と、前記レジスト上の前記第1導電層を前記レジストとともに除去する工程とを含む、請求項9に記載の化合物半導体装置の製造方法。
【請求項11】
前記第2導電層上にパッシベーション膜を形成する工程をさらに備える、請求項8〜10に記載の化合物半導体装置の製造方法。
【請求項12】
化合物半導体基板に窪みを形成する工程と、
前記窪み内における前記化合物半導体基板上に前記第1下地層を形成する工程とをさらに備え、
前記第2下地層を形成する工程において、前記窪みを埋めるように前記第2下地層を形成し、かつ前記窪みの側面を覆う前記第2下地層が前記第1下地層の端面を覆うように前記第2下地層を形成する、請求項8〜11のいずれかに記載の化合物半導体装置の製造方法。
【請求項13】
金を含む導電層を形成する工程と、
前記導電層上に第1パッシベーション膜を形成する工程と、
前記第1パッシベーション膜を平坦化する工程と、
前記第1パッシベーション膜を平坦化する工程の後で、前記第1パッシベーション膜上に第2パッシベーション膜を形成する工程とを備える、化合物半導体装置の製造方法。
【請求項14】
前記第1パッシベーション膜を平坦化する工程において、前記導電層の一部が露出するまで前記第1パッシベーション膜を除去し、
前記第2パッシベーション膜を形成する工程において、露出した前記導電層上にも前記第2パッシベーション膜を形成する、請求項13に記載の化合物半導体装置の製造方法。
【請求項15】
前記第1パッシベーション膜を平坦化する工程においてCMP法を用いる、請求項13または14に記載の化合物半導体装置の製造方法。
【請求項16】
前記第1パッシベーション膜を平坦化する工程は、前記第1パッシベーション膜上にレジストを形成する工程と、前記レジストおよび前記第1パッシベーション膜をエッチングする工程とを含む、請求項13または14に記載の化合物半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【公開番号】特開2010−40559(P2010−40559A)
【公開日】平成22年2月18日(2010.2.18)
【国際特許分類】
【出願番号】特願2008−198280(P2008−198280)
【出願日】平成20年7月31日(2008.7.31)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年2月18日(2010.2.18)
【国際特許分類】
【出願日】平成20年7月31日(2008.7.31)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]