【課題】オン抵抗の低減を図ることができる電界効果トランジスタ（ＦＥＴ）を提供する。
【解決手段】ＦＥＴ１０１は、化合物半導体基板１と、化合物半導体基板１上に形成され、当該基板側から見て、ｎ型キャリアが蓄積するチャネル層５、ショットキー層８、及びキャップ層９を順次含む半導体積層構造１０と、ゲート電極２０、ソース電極２１、及びドレイン電極２２とを備えている。キャップ層９は、ショットキー層８側から見て、自然超格子構造を有するアンドープの又はｎ型キャリアが添加された第１のＩｎＧａＰ層９Ａと、自然超格子構造を有しないｎ型キャリアが添加された第２のＩｎＧａＰ層９Ｂとを順次含んでいる。 （もっと読む）

【課題】高いしきい値電圧と低いリーク電流のノーマリーオフの半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−Ｇａ２Ｏ３の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８及びソース電極３４はドレイン電極３６を囲み、ソース電極３４の上部に、ゲート電極３８の上方を通過してドレイン電極３６側に庇状に突き出したフィールドプレート１７０が形成され、ＧａＮ系エピタキシャル基板３２の表面層とフィールドプレート１７０との間に、誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート１７０の直下領域においてフィールドプレート終端面と面一状態となるように切れ込み、その下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びている。 （もっと読む）

【課題】２つのオーミック電極、及び、それらの間に配置されたゲート電極を備えた、ゲート電極形成用電子線の揺らぎに起因するゲート電極形成不良が生じない形で製造できる半導体装置を提供する。
【解決手段】半導体装置１の、ゲート電極２０により近い方のオーミック電極（ソース電極１４ｓ）として、ゲート電極２０と対向する側の少なくとも一方の隅（電子線の描画開始位置側の隅）がカットされた矩形形状のものを採用しておく。 （もっと読む）

【課題】 表面保護膜中へのホットキャリアの侵入に起因する半導体装置の出力低下を抑制すること。
【解決手段】 本半導体装置１００は、窒化ガリウム系半導体からなる電子走行層１２と、電子走行層１２上に設けられ、窒化ガリウム系半導体からなる電子供給層１６と、電子供給層１６上に設けられ、窒化ガリウムからなるキャップ層１８と、キャップ層１８上に設けられたゲート電極２４と、電子供給層１６上にゲート電極２４を挟んで設けられたソース電極２０及びドレイン電極２２と、キャップ層１８上に設けられた表面保護膜３０と、キャップ層１８と表面保護膜３０との間に介在し、少なくともゲート電極２４とドレイン電極２２との間の領域に設けられたＡｌ_ｘＧａ_１−ｘＮ（０．５≦ｘ≦１）からなるバリア層５０と、を備える。 （もっと読む）

【課題】高周波モジュール中におけるスイッチング素子として用いられるＨＥＭＴ素子を小型化する。
【解決手段】ＧａＡｓからなる基板１の主面上の素子分離部９で規定された活性領域内において、ゲート電極１７は、１本で形成し、ソース電極１３とドレイン電極１４との間では紙面上下方向に延在し、それ以外の部分では左右方向に延在するようにパターニングすることにより、活性領域外に配置されるゲート電極１７の割合を減じ、ゲートパッド１７Ａの面積を減じる。 （もっと読む）

【課題】高周波信号経路を切り替えるために半導体基板上に形成された、小型でかつ低歪特性を実現するスイッチング素子を提供する。
【解決手段】スイッチング素子の一例であるＦＥＴ１００は半導体基板１０９上に形成された櫛型の２つのソース・ドレイン電極１０１と、２つのソース・ドレイン電極１０１の間を這うように配置された少なくとも２本のゲート電極１０２と、隣り合うゲート電極１０２の間に挟まれ、かつ、隣り合うゲート電極１０２に沿って配置された導電層１０３とを備え、ゲート電極１０２の２つのソース・ドレイン電極１０１の指状部と平行な部分である直線部１０８の直下に位置する層が、ゲート電極１０２の隣り合う一対の直線部１０８をつなぐ部分である屈曲部１０７の直下に位置する層から、電気的に分離されている。 （もっと読む）

【課題】ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。
【解決手段】ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０２において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＴｉ_xＷ_1-xＮ層（０＜ｘ＜１）４３と、Ｔｉ_xＷ_1-xＮ層４３の上方に形成され、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２を設けるようにする。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８の上部に、ドレイン電極３６側及びソース電極３４側に庇状に突き出したフィールドプレート４０が形成され、基板３２の表面層とフィールドプレート４０との間に誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート４０のドレイン電極３６側及びソース電極３４側の終端面と面一状態となるように切れ込み、ドレイン電極３６側の下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びており、且つ、ソース電極３４側の下端からソース電極３４に接続するようにソース電極３４に向かって延びている。 （もっと読む）

【課題】ゲート電極とソース電極との間のゲート寄生容量成分Ｃｇｓを低減することができる半導体装置を提供する。
【解決手段】半導体基板１１上に形成された動作層１２と、この動作層１２の表面上に、互いに離間して形成されたドレイン電極１３およびソース電極１４と、動作層１２の表面上において、ドレイン電極１３とソース電極１４との間に形成されたゲート電極１５と、動作層１２の表面上において、ドレイン電極１３とソース電極１４との間に、ゲート電極１５を覆うように形成された表面保護膜１９と、表面保護膜１９の表面上であって、少なくともゲート電極１５のドレイン側端部上を含む位置に形成されたソースフィールドプレート電極２０と、ソースフィールドプレート電極２０に接続されるとともに、ソース電極１４に電気的に接続され、これらの電極２０、１４のよりも狭い幅で表面保護膜１９上に形成された複数の配線２１を具備する。 （もっと読む）

【課題】電流コラプスが小さく且つ良好な高周波特性を有する電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、基板１０１の上に形成された窒化物半導体積層体１０２と、ソース電極１０５、ドレイン電極１０６及びゲート電極１０７と、窒化物半導体積層体１０２の上に形成された絶縁膜１１０と、絶縁膜１１０の上に接して形成され、端部がゲート電極１０７とドレイン電極１０６との間に位置するフィールドプレート１１５とを備えている。絶縁膜１１０は、第１の膜１１１と、第１の膜１１１よりも絶縁耐圧が低い第２の膜１１２とを含み、ゲート電極１１７とドレイン電極１１６との間に形成された薄膜部１１０ａを有している。フィールドプレート１１５は、薄膜部１１０ａを覆い且つ開口部においてソース電極と接続されている。 （もっと読む）

【課題】ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。
【解決手段】ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０３において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＮｉ層４１と、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２と、Ｎｉ層４１と低抵抗金属層４２との間に形成されたＰｄ層４４を設けるようにする。 （もっと読む）

【課題】ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することを目的とする。
【解決手段】ドレイン電極２６とゲート電極２８との間に設けられたＳＢＤ金属電極３０がＡｌＧａＮ層２０とショットキー接合されている。また、ＳＢＤ金属電極３０とソース電極２４とが接続されており、電気的に短絡している。これにより、ゲート電極２８にオフ信号が入ると、ＭＯＳＦＥＴ部３２がオフ状態となり、ＭＯＳＦＥＴ部３２のドレイン側の電圧がドレイン電極２６の電圧値と近くなる。ドレイン電極２６の電圧が上昇すると、ＳＢＤ金属電極３０の電圧値が、ＭＯＳＦＥＴ部３２のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極３０によってＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断される。 （もっと読む）

【課題】Ｉｄ―ｍａｘ特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。
【解決手段】III族窒化物半導体電子デバイス１１では、チャネル層２１はＡｌＧａＮからなると共に、バリア層２３はチャネル層２１より大きなバンドギャップのＡｌＧａＮからなる。チャネル層２１が、ＧａＮではなく、ＡｌＧａＮからなるので、III族窒化物半導体電子デバイス１１においてＩｄ―ｍａｘ特性低下を低減可能である。また、第１及び第２の電極１７、１９は、それぞれ、チャネル層２１の第１及び第２の部分２１ａ、２１ｂ上に設けられる。チャネル層２１において第１の部分２１ａの不純物濃度が第２の部分２１ｂの不純物濃度と同じであるから、チャネル層２１における第１の部分にイオン注入が行われていない。半導体積層１５に部分的にイオン注入を行っていない。このイオン注入の使用回避により、Ｉｄ―ｍａｘ特性低下を更に低減可能である。 （もっと読む）

【課題】ゲートリーク電流の増加が抑制された信頼性の高い電界効果トランジスタを提供する。
【解決手段】 ゲート電極は、第１金属層１６および第２金属層１７を含み、
第２金属層１７は、第１金属層１６よりも導電率が高く、
第１金属層１６の上方に、第２金属層１７が積層され、
ソース電極１８およびドレイン電極１９は、半導体層１２〜１４上にオーム性接触し、
ゲート電極は、ソース電極１８およびドレイン電極１９の間に配置され、かつ、第１金属層１６により半導体層上にショットキー性接触し、
半導体層上におけるソース電極１８およびゲート電極の間、ならびに、ゲート電極およびドレイン電極１９の間は、絶縁膜１５Ａにより覆われ、
かつ、
第２金属層１７下面の全体が第１金属層１６上面の上方に重なっているか、または、第１金属層１６の厚みが絶縁膜１５Ａの厚み以上であることを特徴とする電界効果トランジスタ。 （もっと読む）

【課題】ノーマリオフ特性を有する低オン抵抗で高耐圧の窒化物半導体素子を提供する。
【解決手段】基板上に設けられた第１導電型の窒化物半導体からなる第１半導体層５と、前記第１半導体層の上に設けられ、前記第１半導体層のシートキャリア濃度と同量のシートキャリア濃度を有する第２導電型の窒化物半導体からなる第２半導体層６と、を備える。前記第２半導体層の上には、前記第２半導体層よりも禁制帯幅が広い窒化物半導体からなる第３半導体層７が設けられる。前記第２半導体層に電気的に接続された第１主電極１０と、前記第１主電極と離間して設けられ、前記第２半導体層に電気的に接続された第２主電極２０と、をさらに備え、前記第１主電極と前記第２主電極との間において、前記第３半導体層および前記第２半導体層を貫通して前記第１半導体層に達する第１のトレンチの内部に絶縁膜３３を介して設けられた制御電極３０を備える。 （もっと読む）

【課題】耐圧向上や短チャンネル効果の抑制を可能とする半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、半導体基板であるＳｉＣ基板１上に形成された、バッファ層２と、バッファ層２上に形成された、バッファ層２よりもバンドギャップが小さいチャネル層３と、チャネル層３上に形成された、チャネル層３よりもバンドギャップが大きいバリア層４と、バリア層４上に互いに離間して形成された、ソース、ドレイン電極７、８と、ソース、ドレイン電極７、８下から、バリア層４を通ってチャネル層３中にそれぞれ達する、不純物領域５とを備え、不純物領域５の下端は、バッファ層２に達しない。 （もっと読む）

【課題】主電極にめっきを施しつつ、主電極の端部を含む面に圧接電極を面接合させることができる圧接型半導体装置を提供する。
【解決手段】半導体基体１２と、めっき処理され、該半導体基体１２の主面に固着されためっき付き主電極２２と、該めっき付き主電極２２のめっき２２ａが形成された面に重なるように圧接された圧接電極と、を備える。そして、該めっき付き主電極２２の側面には溝２２ｂが形成され、該溝２２ｂは、該半導体基体１２と該めっき付き主電極２２が重なる部分の直上領域より外側に形成されたことを特徴とする。 （もっと読む）

【課題】本発明は、面積利用効率を向上しつつ、トランジスタＴの特性を維持し、更に整流素子Ｄの低順方向電圧化を図ることができる半導体装置を提供する。
【解決手段】半導体装置１は整流素子ＤとトランジスタＴとを備える。整流素子Ｄは、電流経路４３と、その一端に配設され整流作用を持つ第１の主電極１１と、その他端に配設された第２の主電極１２と、その第１の主電極１１と第２の主電極１２との間に配設され、第１の主電極１１に比べて順方向電圧が大きい第１の補助電極１５とを有する。トランジスタＴは、電流経路４３と、その一端において電流経路４３と交差する方向に配設された第３の主電極１３と、第３の主電極１３を取り囲んで配設された制御電極１４と、第２の主電極１２とを有する。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）