【課題】被検査体の電気的特性の検査において、プローブと被検査体との接触性を適切に維持し、クリーニングの頻度を低減させる。
【解決手段】プローブ１０は、支持部材によって片持ち支持される梁部２２と、梁部２２の自由端部から被検査体側に延伸し当該被検査体と面接触する接触面２４ａを備えた接触子２３を有している。梁部２２の自由端部における反り角度Ｂが、被検査体の検査時に接触子２３が当該被検査体と接触する際の反り角度以上になるように梁部２２を上向きに反らせた状態で、接触子２３と研磨紙Ｒとを接触させ、接触子２３と研磨紙Ｒを相対的に移動させて、接触面２４ａと研磨紙との間に形成された隙間Ｕが無くなるまで接触子２３を研磨する。 （もっと読む）

【目的】 本発明の目的は、プローブユニットを狭ピッチ間隔で基板に実装することができるプローブカードの製造方法を提供する。
【構成】 この製造方法は、プローブ１２０とプローブ１２０と同一高さの支持ポスト１３０をプローブ基板１１０に形成する第１工程と、プローブ基板１１０と取付板２００とを対向させ、両面テープＴを用いてプローブ基板１１０上の支持ポスト１３０と取付板２００を仮固定する第２工程と、取付板２００が支持ポスト１３０に仮固定されたプローブ基板１１０を、樹脂Ｒにより配線基板３００の実装領域に仮固定する第３工程と、配線基板３００に仮固定されたプローブ基板１１０上の支持ポスト１３１０から取付板２００を取り外す第４工程と、取付板２００が取り外されたプローブ基板１１０を配線基板３００に本固定する第５工程と、配線基板３００に本固定されたプローブ基板１１０から支持ポスト１３０を除去する第６工程とを備えている。 （もっと読む）

【課題】基板の電極パッド及びコンタクタのコンタクト部が微細化、多ピン化、狭ピッチ化した場合においても、基板上にコンタクタを高い精度で位置合わせすることができ、大きな荷重を加えることなく基板の電極パッドとコンタクタのコンタクト部との間を確実に電気的に接続することができる基板検査装置及び基板検査装置における位置合わせ方法を提供する。
【解決手段】電気回路及び電極パッドが形成された基板における電気的な検査を行うための検査装置本体部１１と、検査装置本体部１１に電気的に接続されたコンタクタ１５と、を有する。コンタクタ１５は、半導体ウェハに、導電性材料により形成されたコンタクト部２１ａが形成されたものであって、コンタクト部２１ａと基板１６における電極パッド１８とを電気的に接続させることにより、基板１６における電気回路の検査を行うことを特徴とする。 （もっと読む）

【課題】多くのＤＵＴを同時に試験可能な半導体試験回路を提供する。
【解決手段】信号処理部１２が、テスタ２０から信号線ＳＬを介して入力された試験信号を複数のＤＵＴ３０−１〜３０−ｎに分配して供給するとともに、試験信号に基づいた複数のＤＵＴ３０−１〜３０−ｎからの応答信号を合成した試験結果を生成し、試験結果出力部１３が、その試験結果を、入力された試験信号とは異なる電圧レベルにして、信号線ＳＬを介してテスタ２０に出力する。 （もっと読む）

【課題】 支持基板上に複数のコンタクトプローブを形成する際に、コンタクトプローブの高さにバラツキが生じるのを抑制することができるプローブカードの製造方法を提供する。
【解決手段】 犠牲基板Ａ１上に導電層５５，５８，６０，犠牲層５６，５９及び６１をそれぞれ形成することによって、コンタクトプローブ１１をコンタクト部１、ビーム部２及びベース部３の順に形成するステップと、上記導電層及び犠牲層上に、コンタクトプローブ１１のベース部３を端子電極４に導通させる配線層４１を形成するステップと、接着膜６７を介して配線層４１上に支持基板６６を固着させるステップと、支持基板６６の固着後に犠牲基板Ａ１及び上記犠牲層を除去するステップにより構成される。 （もっと読む）

【課題】被検査体の電気的特性を検査するプローブの状態を確認するプローブ検査方法とそれに用いる硬化性樹脂組成物の提供。
【解決手段】被検査体の電気的特性を検査するプローブに硬化性樹脂組成物の硬化体を接触させ、硬化体にプローブの針跡を転写して、転写された針跡を基にプローブの状態を確認し、かつ、プローブの針跡を転写した後に、硬化体を硬化体のガラス転移温度以上に加熱してプローブの針跡を消去する工程を含み、繰り返し検査に供するプローブの検査方法であり、硬化性樹脂組成物が、特定の単官能（メタ）アクリレート、光重合開始剤、酸化防止剤を含有し、硬化性樹脂組成物の硬化体のガラス転移温度が４０℃以上１００℃未満であることを特徴とするプローブの検査方法。 （もっと読む）

【目的】 本発明の目的は、ガイド板に対して負荷がかかり難し、低コスト化及び軽量化を図ることができるプローブカードを提供する。
【構成】 プローブカードは、上面及び下面を有するガイド板３００と、ガイド板３００の上面側に間隔を空けて平行に配置されるメイン基板１００と、ガイド板３００とメイン基板１００を接続し且つ中間部４３０が略く字状に曲げ加工された接続ピン４００と、ガイド板３００の下面に設けられたプローブ８００とを備えている。接続ピン４００は、一端部４１０がメイン基板１００の接続パッド１１０に、他端部４２０がガイド板３００の接続パッド３２０に半田接続されている。 （もっと読む）

【課題】薄膜プローブ・カードにおいて、針高さアップを目的として、単一銅犠牲層プロセスが行われている。しかし、本願発明者らは、更なる針高さアップのため、多段銅犠牲層プロセスが必要であると考えている。それは、単一銅犠牲層プロセスでは、針形成部のホール深さが深くなりすぎて、メッキが正常に析出しないためである。そこで、２段銅犠牲層プロセスの有効性を検証した結果、以下のような問題があることが明らかとなった。すなわち、２段目の犠牲層の外縁を１段目の犠牲層の外縁よりも大きくした場合、プローブ・シートの犠牲層周辺段差部に対応する部分に、襞状のポリイミド片が形成されて、使用時（プローブ・テスト時に）に脱落していることが明らかとなった。
【解決手段】本願発明は、２段目の犠牲層の外縁を１段目の犠牲層の外縁よりも小さくした薄膜プローブ・カードにより、ウエハ・プローブ・テストを実行するものである。 （もっと読む）

【課題】本発明はこのような従来の問題点を解消し、プローブ接合時のスクラブ方向のズレを防止することが可能なプローブおよびプローブが接合されたプローブカードを提供する。
【解決手段】底面にはんだバンプが形成された実装部、前記実装部から延在するアーム部、および前記アーム部の先端に設けられた先端部から構成されるプローブであって、前記実装部の上面で、前記はんだバンプと対向する部分を粗面とする。 （もっと読む）

【課題】 プローブピンの半導体素子の電極への接続が確実に行なえるとともに、インピーダンスの不整合が小さいプローブカードおよびプローブ装置を提供することにある。
【解決手段】 セラミック配線基板１の上面に複数の絶縁樹脂層２と複数の配線層３とが交互に積層され、絶縁樹脂層２の上下に位置する配線層３間が貫通導体４で接続された配線基板と、最上層の絶縁樹脂層２の上面の配線層３に接続されたプローブピン５とを具備しており、最上層直下の２層目以降の絶縁樹脂層２の少なくとも１層に、平面視でプローブピン５の配線層３との接続領域を投影した領域に対応する絶縁樹脂層２の非形成領域６が設けられているプローブカードである。半導体素子の電極とプローブピン５との接触を確実にすることが可能となり、また要求されるインピーダンス特性に極力整合させることができ、高周波信号の伝送を良好にすることが可能となる。 （もっと読む）

【課題】プローブ支持板に複数の貫通孔を効率よく形成しつつ、当該プローブ支持板の質量を軽減する。
【解決手段】プローブ支持板１２には、複数の金属板３０と表面が研磨された絶縁板３１が積層されている。各金属板３０と絶縁板３１には、プローブ１１を挿通させるための貫通孔４０、４１がそれぞれ形成されている。貫通孔４１の径は貫通孔４０の径より大きく、貫通孔４０、４１は、プローブ支持板１２の厚み方向に貫通している。プローブ支持板１２には、厚み方向に貫通する中空部５０が形成されている。中空部５０は、金属板３０に形成された穴５１と絶縁板３１に形成された穴５２を連結して形成されている。最上層の金属板３０ａの穴５１ａ、最下層の金属板３０ｂの穴５１ｂ、中間層の一の金属板３０ｃの穴５１ｃは、中間層の他の金属板３０ｄの穴５１ｄの径より小さい径を有している。 （もっと読む）

【課題】 プローブヘッドがウエハに倣って自律的に平行度を調整する機能を有するとともにプローブヘッドの周辺がウエハに接触することを防止するフローティングプローブカードを提供する。
【解決手段】 フローティングプローブカード１は、検査対象であるウエハ３上に形成された半導体デバイス３１、３１…をＬＳＩテスタに接続して動作試験を行う検査器４と半導体デバイス３１との間に介在させて電気的接続を媒介するプローブヘッド５と、検査器４とプローブヘッド５との間に介在させて電気的接続を媒介するスペーストランスフォーマ６とを備え、検査器４とスペーストランスフォーマ６とは、ボルト１３によってフローティング状態で着脱自在に固定され、スペーストランスフォーマ６とプローブヘッド５とは、皿ネジ１３´によってフローティング状態で着脱自在に固定されている。 （もっと読む）

【課題】針傷を防止し、有効チップ数の減少を抑える半導体装置を提供すること。
【解決手段】対象チップ２−１は、ウェハ１に設けられている。隣接チップ２−２は、ウェハ１に設けられ、対象チップ２−１に隣接する。ボンディングパッド３は、対象チップ２−１の表面に設けられている。スクライブ領域４は、ウェハ１の対象チップ２−１と隣接チップ２−２との間に設けられ、ウェハ１の検査後にダイシングされる。貫通ビア５は、対象チップ２−１又は隣接チップ２−２に設けられている。表面配線６は、ボンディングパッド３からスクライブ領域４を介して対象チップ２−１又は隣接チップ２−２の表面の貫通ビア５に接続されている。検査用パッド７は、対象チップ２−１又は隣接チップ２−２の裏面に設けられている。裏面配線８は、対象チップ２−１又は隣接チップ２−２の裏面の貫通ビア５から検査用パッド７に接続されている。 （もっと読む）

【課題】 配線基板上に固着されたプローブタイルをリペアする際の作業性を向上させたプローブカードを提供する。
【解決手段】 第１面にコンタクトプローブ１１が形成されたプローブ基板１４と、プローブ基板１４と平行に配置されたＳＴ基板２１と、プローブ基板１４の第２面をＳＴ基板２１に固着させる複数の接着膜３００により構成される。各接着膜３００は、プローブ基板１４の第２面上で互いに離間して配置され、接着膜３００間に空隙３３０が形成されている。 （もっと読む）

【課題】プローブ先端の高さ方向および平面方向に関して高精度に位置決め可能なプローブカードの製造方法を提供する。
【解決手段】プローブ基板３上に複数のプローブ２が形成されたプローブユニット１を複数個搭載したプローブカードの製造方法であって、複数のプローブと、複数の位置決めポスト４を同じ高さに形成してプローブユニットを作成する工程と、前記位置決め穴が形成された凸部３３が対応する箇所に複数個設けられ、前記位置決め穴の深さが前記位置決めポストの高さよりも浅く形成された位置決め治具を用意し、前記位置決め穴に前記位置決めポストを挿入して、プローブユニットを配置する工程と、プローブ基板の底面に固定用樹脂を塗布する工程と、複数のプローブ基板の上から基板を載せて加圧し、前記プローブ基板と前記基板とを固定する工程と、位置決め治具から前記プローブユニットを取り除く工程と、前記位置決めポストを除去する工程を含む。 （もっと読む）

【目的】 本発明の目的は、ネジの取付スペースを考慮することなく、プローブを省スペースで配置することができるプローブカードを提供する。
【構成】 このプローブカードは、ＳＴ基板３００と、ＳＴ基板３００の上面側に間隔を空けて平行に配置されたメイン基板１００と、ＳＴ基板３００の下面に設けられたプローブユニット８００と、ＩＣピン４００と、補強枠５００とを備えている。補強枠５００は、ＳＴ基板３００の上面に樹脂Ｒ１で固着され且つ略平行に配置された第１、第２の補強部材５００ａ、５００ｂを有する。ＩＣピン４００は、第１、第２の補強部材５００ａ、５００ｂの間に配置され、ＳＴ基板３００とメイン基板１００との間を接続する。 （もっと読む）

【課題】 スクライブコーナモニタ、半導体ウェーハ及びモニタ方法に関し、処理後の溶剤処理を含めたプラズマ処理に伴う加工バラツキや、ダメージの影響を精度良く検出する。
【解決手段】 半導体基板と、前記半導体基板のスクライブ領域に形成されたフィールド絶縁膜と、前記フィールド絶縁膜上に形成された一対のキャパシタと、前記スクライブ領域の素子形成領域に形成された複数の絶縁ゲート型トランジスタと、前記各キャパシタの上部電極を接続する接続配線と、前記接続配線と前記絶縁ゲート型トランジスタの内の一つの絶縁ゲート型トランジスタのゲート電極とを接続する配線と、前記一対のキャパシタの一方のキャパシタの下部電極に電圧を印加する第１の端子と、前記一対のキャパシタの他方のキャパシタの下部電極に電圧を印加する第２の端子とを設ける。 （もっと読む）

【課題】プローブカードにおける導通試験の結果に基づきプローブカードの交換時期を的確に知ることのできるプローブカードの検査方法を提供する。
【解決手段】半導体ウエハに形成されたチップ領域における電気的な試験を行うための半導体検査装置に取り付けられたプローブカードの検査方法において、前記チップ領域における電極端子と、前記プローブカードのプローブ針とを接触させて、前記チップ領域に電流を流し電圧値を計測する導通試験工程と、前記計測された電圧値の標準偏差を算出する算出工程と、前記標準偏差の値が所定の範囲内であるか否かを判断する判断工程と、を有し、前記標準偏差の値が所定の範囲を超える場合には、前記プローブカードに設けられた表示部において、前記半導体検査装置に取り付けられた前記プローブカードを新しいプローブカードと交換する旨を知らせることを特徴とするプローブカードの検査方法により上記課題を解決する。 （もっと読む）

【課題】より多数のリソグラフィ用合わせマークおよびＰＣＭを設けることができ、かつＰＣＭによる情報の漏えいを防止することができる半導体装置の製造方法を提供する。
【解決手段】複数の第１半導体チップ領域ＣＲａに挟まれる第１スクライブ領域ＳＣａの一部には、第１領域ＲＡおよび第２領域ＲＢが平行に配置されている。第１領域ＲＡには、能動素子（トランジスタなど）および受動素子（抵抗、容量など）の少なくともいずれかの電気的評価を行うための第１モニター、寸法管理を行うための第２モニター、および、膜厚測定を行うための第３モニターから選択された少なくとも１つのモニターが配置されている。第２領域ＲＢにはリソグラフィ用合わせマークが配置されている。切断する工程において第１領域ＲＡが切り落とされる。 （もっと読む）

【課題】正確にかつ容易にアライメントが可能なプローブ、およびプローブカードを提供する。
【解決手段】前側端部７と後側端部８を有する実装部２、前記実装部の後側から前側へと延在するアーム部３、および前記アーム部の先端から垂直方向に設けられた先端部４から構成され、中間層の両側に外層を配置した３層構造のプローブ１であって、前記先端部４は、垂直方向に突出した接触部１１、前記接触部よりも後側に設けられたアライメントマークベース部１４、およびアライメントマーク１３を有している。前記アライメントマーク１３は、前記アライメントマークベース部１４の傾斜面から前記接触部と同じ方向に突出した第１突出部と第２突出部を有している。 （もっと読む）