説明

Fターム[4M106DA15]の内容

半導体等の試験・測定 (39,904) | 不良素子識別装置 (308) | マップ (169) | ウエハマップ (161)

Fターム[4M106DA15]に分類される特許

101 - 120 / 161


【課題】半導体装置の不良原因を高精度に検出可能な不良検出システムを提供する。
【解決手段】露光装置を含む複数の製造装置21〜2nの装置パラメータの時系列データ、及び複数の製造装置21〜2nで処理されるウェハ上に配列されるチップサイズよりも細かい単位の不良分布の情報をそれぞれ取得するデータ取得部11と、不良分布の情報を、露光装置のショット領域単位或いはチップ単位にグループ化し不良パターンに分類するパターン分類部12と、時系列データを統計的に処理して特徴量を算出する特徴量算出部13と、ショット領域単位或いはチップ単位で、不良パターンの有無のそれぞれに分けた特徴量の頻度分布を算出し、不良パターンの有無のそれぞれに分けた頻度分布間で有意差の有無を判定する有意差検定部14と、有意差が有ると判定された場合、特徴量に対応する装置パラメータを不良パターンの不良原因として検出する不良検出部15を備える。 (もっと読む)


【課題】量産時の加工品質の管理が容易な上に表面品質の経時変化を所望時に目視で確認することができるウエーハの加工結果管理方法を提供する。
【解決手段】形成された切削溝を撮像手段に位置付けて撮像するカーフチェック毎(ステップS108)に生成される切削溝データを画像情報とともにその位置情報に関連して記憶手段に累積的に記憶させておき(ステップS110)、また、ウエーハの形状と分割予定ラインの模式図をウエーハマップとして表示するとともにカーフチェックの位置情報を示すマークもウエーハマップ上に併せて表示させ(ステップS111)、該マークを利用した所望のカーフチェック箇所の指定により切削溝データとともに画像情報を表示パネル上に再生するようにした。 (もっと読む)


【課題】万が一にも不良品が良品として扱われず、且つ、収率を高めることのできる半導体ウェハの検査装置、検査方法、及び検査プログラムを提供する。
【解決手段】既にテストされた半導体ウェハのチップの位置毎の収率に基いて、不良となる確率が高い領域を示す情報を前記潜在不良領域マップとして作成する。被検査対象の半導体ウェハの実測テストで不良となったチップの位置と、前記潜在不良領域マップとが重なったAND領域を算出する。前記AND領域に基いて前記強制排除チップ用ファイルを作成する。前記不良チップマップと前記強制排除チップ用ファイルに示される領域とを合わせた領域に含まれるチップを排除チップとする。 (もっと読む)


【課題】ウェハ面内における転位、積層欠陥の位置およびその種類を特定し、これに基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造する。
【解決手段】2次元CCDアレイによって発光像が一括検出される一括測定領域ごとにウェハ面内を走査して得られた発光のマッピングデータから、ウェハ面内における転位、積層欠陥の位置および種類の情報を取得する。当該情報に基づいて、ウェハから切断分離後の半導体素子をスクリーニングする。別の態様では、当該情報に基づいて、ウェハ面内における各半導体素子の形成位置を、転位、積層欠陥を避けるように決定する。さらに別の態様では、転位、積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する処理を行う。 (もっと読む)


【課題】エレクトロルミネッセンス法により半導体素子製造用の炭化珪素単結晶ウェハのエピタキシャル膜に存在する転位や積層欠陥の面内分布を検査する際に、転位や積層欠陥の位置を高感度かつ高精度で、さらに高速で検出可能な結晶欠陥検査方法および装置を提供する。
【解決手段】エピタキシャル膜の上に、検出すべきEL光を透過する透明電極を配置し、透明電極に電圧を印加して、ウェハ面内の一括測定領域におけるアレイに対応した各位置からのEL光の2次元情報をウェハ表面側から2次元CCDアレイによって一括取得する。ウェハ面内の各一括測定領域を走査することにより、ウェハ面内における検査対象領域全体のEL光に関するマッピングデータを得、該データに基づいてウェハ面内における結晶欠陥の位置を特定する。 (もっと読む)


【課題】エレクトロルミネッセンス法により半導体素子製造用の炭化珪素単結晶ウェハのエピタキシャル膜に存在する転位や積層欠陥の面内分布を検査する際に、低コストかつ短時間で検査可能な結晶欠陥検査方法および装置を提供する。
【解決手段】測定位置におけるエピタキシャル膜の上に、管部材の先端部から液体金属を押し出して接触させるか、あるいは、ウェハに対して接離可能な導電性フィルム電極を接触させて接地されたウェハ裏面との間に電圧を印加し、ウェハ面内の一括測定領域におけるアレイに対応した各位置からのEL光の2次元情報をウェハ裏面側から2次元CCDアレイによって一括取得する。ウェハ面内の各一括測定領域を走査することにより、ウェハ面内における検査対象領域全体のEL光に関するマッピングデータを得、該データに基づいてウェハ面内における結晶欠陥の位置を特定する。 (もっと読む)


【課題】異物分布パターンと半導体製造装置の基準パターンの両パターンの一致の程度を示す照合確度を迅速に且つ定量的に求めることが可能な異物分布パターンの照合方法を提供する。
【解決手段】被処理体Wの表面の異物の分布パターンを照合する照合方法において、複数の処理チャンバ12A〜12Dで所定の処理が施された被処理体の表面の異物を検出して異物の分布パターンを得る異物検出工程と、処理チャンバに関連する部品であって被処理体に直接的に接触する、或いは被処理体に接近する複数の部品のそれぞれの特徴的形状を示す基準パターンと異物の分布パターンとを照合する照合工程と、照合によりパターンの一致の程度を示す照合確度を各基準パターン毎に求める照合確度判断工程と、照合確度判断工程の判断結果を出力する出力工程とを有する。 (もっと読む)


【課題】マップを効率よく編集することができる検査用マップ生成装置および外観検査装置を提供する。
【解決手段】制御部6は、所定のパターンが形成された検査対象物上の複数の領域の位置関係を示すマップを、予め設定された条件に従って生成する。表示部8はマップを表示する。画像処理部2は、検査対象物の撮像により生成された画像データを処理し、マップ上の領域と対応する検査対象物上の領域が存在するか否かを判断する。制御部6は、画像処理部2の判断結果に基づいてマップを編集する。 (もっと読む)


【課題】検査領域(非検査領域)を効率よく設定することができる検査領域設定装置および外観検査装置を提供する。
【解決手段】表示部2は、検査領域または非検査領域の設定対象となる検査対象物上の複数の領域の位置関係を示すマップを表示する。操作部1の操作によって領域が指定された場合に、検査領域情報生成部6は、指定された領域と所定の位置関係にある他の領域、および指定された領域を検査領域または非検査領域に設定するための検査領域情報を生成する。 (もっと読む)


【課題】半導体ウエハの欠陥の分布パターンと、不良半導体チップの分布パターンとの間の相関関係を高精度且つ短時間に行うことが可能な半導体ウエハの検査システムと検査方法を提供すること。
【解決手段】不良半導体チップのチップ座標を格納する試験結果データベース5と、半導体ウエハの欠陥のチップ座標を、不良半導体チップのチップ座標の座標系に合わせる演算を行う第1演算部4と、第1演算部4において不良半導体チップのチップ座標に合わせられた欠陥のチップ座標を格納する欠陥データベース6と、試験結果データベース5に格納された不良半導体チップのチップ座標と、欠陥データベース6に格納された欠陥のチップ座標とを照合することにより、欠陥の分布パターンと不良半導体チップの分布パターンとの間の相関の有無を判断する第2演算部9とを有する半導体ウエハの検査システム1による。 (もっと読む)


【課題】基板の表面に光を照射し、その散乱光に基づいて基板の表面上の位置とその位置に付着しているパーティクルのサイズとを対応付けた測定マップを得るパーティクル測定装置を用いてパーティクルを測定する方法において、パーティクルのサイズが小さくなっても精度の高い測定を行うことができる方法を提供すること。
【解決手段】先ず、同一基板に対して測定マップを繰り返し求めて、各回にて得られた測定マップを記憶部に記憶する。次に前記記憶部に記憶された各回の測定マップを重ね合わせて得られた測定マップを記憶部に記憶する。しかる後、重ね合わせにより得られた測定マップに基づいてパーティクルに関する情報を表示する。このような方法を実施することでパーティクルのサイズが小さい場合でも測定のばらつきが抑えられ、このためパーティクル汚染について精度の高い評価を行うことができる。 (もっと読む)


【課題】任意の電子コンポーネント内部の電荷収集ゾーンの厚みおよび深さ方向での位置を決定できるようにする。
【解決手段】電子コンポーネント(1)を起動させ、起動させた電子コンポーネント(1)を、レーザー放射線(15)を用いて励起させ、この励起に対応する起動された電子コンポーネント(1)の機能不良を測定(25)し、エネルギー相互作用が最も強いコンポーネント内の関心対象の位置特定マップを作成するプロセスにおいて、電子コンポーネント(1)内のさまざまな深さ(31)にレーザー放射線(15)を集束させ、これらさまざまな深さ(31)についてエネルギー相互作用を測定する。 (もっと読む)


【課題】検査システムによるウェーハの測定を行わずに、光散乱検査システムの構成を決定するシステムを提供することを課題とする。
【解決手段】光散乱検査システムの構成を決定するためのコンピュータに実装された方法およびシステムが提供されている。一つのコンピュータに実装された方法は、検査システムの散乱半球全体に亘って、光散乱検査システムによって試験体および試験体の電位欠陥に対して取得されるであろうデータに対して、信号対雑音比値の三次元マップを決定することを含んでいる。この方法は、三次元マップに基づいて、信号対雑音比値が散乱半球の他の部分よりも高い、散乱半球の一つまたはそれ以上の部分を決定することも含んでいる。また、この方法は、散乱半球の一つまたはそれ以上の部分に基づいて、検査システムの検出サブシステムの構成を決定することを含んでいる。 (もっと読む)


【課題】ウエハやマスク、レチクルなどの回路パターンの欠陥、すなわち、線状、穴状などの形状の細り、欠け、形成不良、異物等を検査する回路パターンの検査装置の画面機能を改良して、使い勝手をよくし、検査システム全体として早期の欠陥の発見とその原因究明、早期対策による半導体装置の製造歩留り向上を実現できる回路パターンの検査装置、検査システム、および検査方法を提供する。
【解決手段】回路パターンの検査装置を、別の装置から送信された画像信号を表示する構成とする。また、回路パターンの検査システムは、マップに欠陥を表示するモニタを備えた電子線外観検査装置とこの欠陥の画像を記憶した外部外観検査装置とを備え、モニタにマップと欠陥の画像とを同時に表示する構成とする。 (もっと読む)


ウェハを処理する方法であり、この方法は、ウェハの測定手法データを用いて、予備処理測定マップを形成するステップを有し、この測定手法データは、ウェハ上の少なくとも一つの分離構造の測定手法データ、ウェハ上の少なくとも一つのネスト化構造の測定手法データ、バイレイヤマスクデータ、およびBARC層データを含む。ウェハに対して、少なくとも一つの予備処理予測マップが形成される。ウェハに対して、予備処理確認マップが計算される。予備処理確認マップは、ウェハ上の複数のダイ用の確認データの組を有する。1または2以上のダイ用の確認データが、信頼性範囲内にない場合、優先測定サイトが決定される。次に、優先測定サイトを含む、新たな測定レシピが形成される。

(もっと読む)


【課題】半導体装置の固有情報を保存するための専用メモリを半導体装置に搭載することなく、パッケージ化されている半導体装置の固有情報をトレースすることができるようにした半導体装置の固有情報保存方法を提供する。
【解決手段】ウエハ試験の際に、通常のウエハ試験以外に、電圧、温度、タイミングを動作条件とし、最大定格以下かつ設計保証外の動作条件で半導体装置内のメモリの試験(特別試験)を行い、半導体装置の製造履歴に係る個別の固有情報であるプロセスロット番号、ウエハ番号、ウエハ内座標と、半導体装置内のメモリの特別試験時の動作条件及び不良情報とを関連付けてデータベース化して外部記憶媒体10に保存する(S3)。 (もっと読む)


【課題】レシピ作成及び欠陥確認の使い勝手がよく、かつ明確に行うことのできる回路パターンの検査装置および検査方法を提供する。
【解決手段】レシピ作成及び欠陥確認において、対話形式の操作機能を搭載する。レシピ作成の各項目(コントラスト、キャリブレーション等)で必要な入力及び入力目的を明確にする。あわせて、欠陥確認での各項目(クラスタリング、フィルタリング等)で必要な入力及び入力目的を明確にする。これら入力されて得られた結果はレシピに登録する。 (もっと読む)


【課題】複数の半導体素子の評価を、正確かつ迅速に行う手段を提供すること。
【解決手段】半導体ウェーハ上に形成された絶縁膜と電極からなる複数の半導体素子の評価方法。前記評価は、所定条件下での電圧印加により絶縁破壊する絶縁膜を含む不良素子の位置および/または分布を特定することによって行われ、前記不良素子の位置および/または分布の特定は、半導体ウェーハ表面を複数の素子を含む複数の測定領域に分け、各測定領域において、該測定領域に含まれる素子を並列に接続して所定条件下で電圧を印加し、前記電圧印加中に電流値の上昇が検出された測定領域を、少なくとも1つの素子を含む複数の領域に分け、各領域において、不良素子または該素子を含む領域を特定することによって行われる。 (もっと読む)


【課題】電気的特性の検査では検出しにくい不良を短時間でかつ高精度に検出し、半導体装置の信頼性を向上させる。
【解決手段】外観検査装置3により、半導体デバイスの形成後、個々の半導体チップの外観検査を行う。続いて、配線工程において、配線パターンによる配線層を形成する毎に、外観検査装置3による外観検査を行う。その後、最上配線層の上部に絶縁膜を形成し、プローバ2による電気的特性の検査を行う。これら外観検査と電気的特性検査とで不良と判別された半導体チップは、テスト制御部5において重ね合わせ処理され、集中マーカ6によって不良品を示すマーカが付けられる。 (もっと読む)


本発明は、ウエハの特性を決定するための方法とシステムに関する。一つの方法は、検査システムを用い、ウエハからの光に対応する出力を生成することを含む。出力は、ウエハ上の欠陥に対応する第一出力と、欠陥に対応しない第二出力とを含む。また本方法は、第二出力を用い、ウエハの特性を決定することを含む。一つのシステムは、ウエハに光を当て、ウエハからの光に対応する出力を生成するように設定された検査サブシステムを備える。出力は、欠陥に対応する第一出力と、欠陥に対応しない第二出力を含む。また本システムは、第二出力を用い、ウエハの特性を決定するように設定されたプロセッサを備える。
(もっと読む)


101 - 120 / 161