説明

Fターム[4M106DA15]の内容

半導体等の試験・測定 (39,904) | 不良素子識別装置 (308) | マップ (169) | ウエハマップ (161)

Fターム[4M106DA15]に分類される特許

141 - 160 / 161


【課題】 半導体素子の欠陥の分布をコンピュータで解析してその検査結果を数値化し、検査員による目視検査の時間を短縮する。
【解決手段】 半導体ウエハ上のチップの良否を示す2次元マップ情報を横方向の1次元マップに配列する。1次元マップ上の連続するi(i=1〜m)個のチップを1つの集積回路と見なし、良品率PY(i)を計算する。計算した良品率PY(1)〜PY(m)を外挿して良品率PY(0)、即ち、横方向のシステマティック良品率を算出する。また、縦方向の1次元マップに再配列して、同様に縦方向のシステマティック良品率を算出する。欠陥の発生が完全なランダム分布となっていれば、システマティック良品率は1となるので、1からの差が大きいほど不良チップの分布が偏っていると判定できる。 (もっと読む)


パターン比較検査装置を、検査領域内に含めるべきか否かを判定する被判定位置を被検査パターン上のいずれかから選択する被判定位置選択手段(41)と、被判定位置の画像信号と、被判定位置から繰り返しピッチの整数倍離れた位置の画像信号とを比較する画像比較手段(42)と、画像比較手段の比較結果が所定のしきい値内にあるとき、被判定位置を検査領域内に含めて検査領域を設定する検査領域設定手段(43)とを備えて構成する。これにより、繰り返しパターン領域を有する被検査パターン内の、繰り返しパターンどうしを比較してパターン欠陥の有無を検査するパターン比較検査装置において、繰り返しパターン領域の範囲内において、検査領域を拡大することが可能となる。
(もっと読む)


【課題】レシピ作成及び欠陥確認の使い勝手がよく、かつ迅速に行うことのできるパターンの検査装置を提供する。
【解決手段】欠陥確認画面は、ウェハマップを表示する「マップ表示部」61、欠陥画像を一覧表示する「画像表示部」62、欠陥の詳細情報を表示及び設定する「リスト表示部」63、選択された欠陥項目についてグラフ表示する「グラフ表示部」64を有する。それぞれの表示部は連動して動作し、選択されたマップ情報に対応して欠陥画像、欠陥情報リスト、欠陥グラフが変化する。これら情報を利用して入力された分類コード及びクラスタリング条件及び表示フィルタはレシピに登録される。 (もっと読む)


【課題】 フォトルミネッセンス法により、非破壊、非接触で半導体試料の結晶構造欠陥の2次元分布の評価を高精度で行うことを可能にする方法及び装置を提供する。
【解決手段】 半導体試料に光を照射して、該半導体試料によりフォトルミネッセンス光を放出させる工程、放出されたフォトルミネッセンス光を分光して、フォトルミネッセンス光の波長情報及び強度情報を得る工程、及び得られたフォトルミネッセンス光の波長情報及び強度情報から、半導体試料の結晶構造欠陥の二次元的な分布を得る工程を含み、半導体試料を構成する半導体が、ワイドギャップ半導体である、半導体試料の結晶構造欠陥の二次元的な分布を評価する方法。 (もっと読む)


【課題】
【解決手段】 ウェーハ及びウェーハの連続のグラフィックによる提示及び解析のためのウェーハビューアシステムが提供される。更に具体的には、ウェーハビューアシステムは、ウェーハを表示し、解析するウェーハの領域をグラフィックにより選択し、ウェーハの選択領域の解析を実行し、解析の結果を表示するグラフィカルユーザインタフェースを含む。
(もっと読む)


【課題】半導体装置の品質の向上を図ることのできる技術を提供する。
【解決手段】P検1工程において半導体ウエハ上のチップの良・不良を判定した後、チップの良・不良を判定した全ての半導体ウエハに対して、次のAUF1工程において不良チップの有無を判定する。このAUF1工程では、不良チップが有るか無いかを複数の判定モード(例えば縦横分割判定、同心円分割判定、外周判定、放射状分割判定、塊検出判定、直線検出判定、直線集計判定)を設けて判定し、不良チップ有りと判定された半導体ウエハにおいては、不良チップの周辺のチップを不良ポテンシャルが潜在するチップとして不良化処理する。 (もっと読む)


【課題】 電気的特性検査で不良とならない欠陥チップを確実に不良にする。欠陥チップへのレーザ照射を不要にする。
【解決手段】 同一半導体ウエハについて、パターン検査で得られた欠陥情報からなる欠陥マップとプローブ検査で得られた電気的特性の良否情報からなるプローブマップとを取り込み、前記欠陥マップ上の欠陥チップを不良チップとして前記プローブマップに合成し、その合成したプローブマップに基づき「不良」のチップにマークを付ける。 (もっと読む)


【課題】 電子ビームの照射により生じる基板電流を検出する技術をさらに改善し、コンタクトホールの詳細な形状や半導体デバイスの内部状態を非破壊で検査する。
【解決手段】 平行電子ビーム2を試料5に照射して試料5に流れる電流を電流計9により測定する。電子ビーム2の加速電圧を変えて測定を繰り返し、データ処理装置10において、加速電圧の違いによる試料5への電子ビーム2の透過率の違いに基づく電流値の違いから、試料5の深さ方向の構造に関する情報を求める。 (もっと読む)


【課題】半導体ウエハテスト工程にて使用されるウエハマーキング装置を得る。
【解決手段】端末からウエハテスト結果のデータ表示画面に対し、強制的にマーキングするチップを指定入力する。そのデータをデータ編集サーバへ送信。編集サーバでウエハテスト結果と端末から入力されたデータを重ねたマーキングデータを作成、マーキング装置にてそのマーキングデータをダウンロードしマーキングする。 (もっと読む)


【課題】口径の異なるインゴットに対しても複雑な光学系の調整が不要で、インゴットのフォトルミネッセンススペクトルの分布を求め得る半導体の特性評価装置を提供する。
【解決手段】インゴット1の半導体結晶を保持するインゴット保持機構6と、ウェハ9の半導体結晶を保持するウェハ保持機構9とを備え、インゴット保持機構6とウェハ保持機構9とが交換可能に設けられる。インゴット1の口径が異なっても半導体結晶への励起光としてのレーザ光の照射及びフォトルミネッセンス光PL1の集光を行う光学系の調整をしないでインゴット1を保持できる。半導体インゴットやウェハのキャリア濃度やその一次元及び二次元の分布測定を、容易に、高速で、かつ、高精度で行うことができる。 (もっと読む)


【課題】良品チップを無駄にすることなく、複数の半導体チップのウエハ上の故障分布状況を解析することができる半導体チップの故障解析方法を得ること。
【解決手段】良品チップ2と不良品チップ3が識別されたウエハ1をダイシングカットし、ダイシングカットされたウエハから良品チップを抜き取る第1のステップと、残った不良品チップのウエハ上の位置を判別し、該不良品チップのウエハ上の位置を示す第1の位置情報(a,b)を記憶するとともに、前記不良品チップをピックアップして解析ステージ上10に移送する第2のステップと、解析ステージ上の各不良品チップを故障解析することにより各不良品チップ内での故障位置を示す第2の位置情報を作成し、作成した第2の位置情報および前記記憶された第1の位置情報に基づきウエハマップ4上に不良品チップおよび不良品チップ内での故障位置を識別表示する第3のステップと、を含む。 (もっと読む)


検出されたウェハ欠陥座標値をCADデータを用いてレチクル座標値に変換する為のシステムと方法が記載される。ウェハ検査画像が得られ、前記ウェハの欠陥である可能性のある座標値が測定される。その後、前記ウェハ検査画像は、所定の画像フォーマットに変換される。試験中のデバイスのCADデータは、その後第2の画像作成の為に用いられが、その際も前記の所定の画像フォーマットによる。前記CAD由来の画像と前記ウェハ由来の画像は、その後整合され、前記ウェハの欠陥である可能性のある座標値は、CAD座標値に変換される。その後前記CAD座標値は、前記検出されたウェハ欠陥に相当するレチクル欠陥の位置を特定するために、前記ウェハに代わって前記レチクルを介して進路を指示するように使用される。
(もっと読む)


【課題】 1個の半導体チップに割り当てるモジュールの数を基板上のモジュールの数の制約を受けることなく、任意に設定できるようにして、モジュールを有効利用できるようにする。
【解決手段】 同時測定対象半導体チップ30に電圧あるいは電流の入出力用の複数のモジュールを割り当て、該複数のモジュールを使用して同時測定を行う。該同時測定において判定された不良半導体チップの番号を同一測定項目の測定順序から取得する。該不良半導体チップの番号と同時測定対象半導体チップ30のグループアドレスとから該不良半導体チップにアドレスを割り当て、該不良半導体チップのアドレスをウエハ判定マップの作成に供する。 (もっと読む)


【課題】高空間分解能で測定位置の確認ができ、且つ高空間分解能で試料分析ができるカソードルミネッセンス(CL)を用いた半導体結晶欠陥検出方法等を提供する。
【解決手段】表面側にシリコン層を有する基板2をステージ3に載置する工程と、基板2を温度100K〜4Kに冷却する工程と、ステージ3と基板表面を照射するための電子線とのいずれか一方を2次元的に走査して、基板表面の所定領域内を電子線により順次照射する工程と、基板表面から発生したCL光のうちの波長1200nm〜1700nmの近赤外光を検出すると共に、検出位置確認のために、基板表面から発生した2次電子を検出する工程と、検出された2次電子により基板表面の画像である2次電子像を表示すると共に、2次電子像に対応させて、検出された近赤外光の強度を表示し、基板表面で近赤外光の強度が大きい部位を特定する工程とを順に実行している。 (もっと読む)


【課題】半導体ウエーハの良品/不良品の判別に有効な電気的特性テスト項目を抽出して、テストの合理化を行なう電気的特性テストシステムを提供する。
【解決手段】半導体ウエーハの電気的特性を測定する全テスト項目のテストデータからマハラノビス距離を算出し、該テスト項目を含む場合と含まない場合のマハラノビス距離から、該テスト項目のSN比を算出し、該テストを含んだ場合の方が含まない場合よりもSN比が高くなる場合は、該テスト項目は、半導体ウエーハの良品/不良品の判別に有効なテスト項目として分類し、該テスト項目を含まない方がSN比が高くなる場合は、該テスト項目は、半導体ウエーハの良品/不良品の判別に有効でないテスト項目として分類し、電気的特性を測定する全テスト項目から、良品/不良品の判別に有効なテスト項目を選択する。 (もっと読む)


【課題】
【解決手段】 シングル光−電子テストエレメントを用いたシリコン−オン−インシュレータ(SOI)ウエハ構造に形成された光−電子デバイスのウエハレベルテスト配列であって、光及び電気テストの双方を実行する配列。ビーム操縦光学部品をテストエレメントの上に形成しても良く、光プローブ信号と、SOI構造の上側表面の上に形成した光カップリングエレメント(例えば、プリズムカプラ、グレーティング)間のカップリングを容易にするために使用される。光テスト信号は、その後、SOI構造の上側層に形成した光導波管に向けられる。光電子テストエレメントは、また、光−電子デバイス上の複数のボンドパッドテスト部位と接触するように位置決めされ、電気テスト動作を行う複数の電気テストピンを具える。光テスト信号の結果は、SOI構造内で電気表示に変換され、従って、電気信号としてテストエレメントに戻る。 (もっと読む)


ウェーハ全体に亘る高寸法均一性を得るように後続半導体処理段階を制御するためにウェーハにおいて複数の位置を測定する方法及び装置を提供する。その方法及び装置は、処理寸法マップを作成するように複数の位置において特徴の寸法をマッピングし、寸法マップを処理パラメータマップに変換し、そして、その特定のウェーハに対して後続処理段階を調節するように処理パラメータマップを用いる。ウェーハはまた、目的の出力と実際の出力とを比較するために処理後に測定され、その差分は、後続のウェーハのために寸法マップから処理パラメータマップへの変換を改善するように用いられる。
(もっと読む)


ウエハが部分的に製造された状態である時点からでも、ウエハの製造を分析することができる。特定の性能パラメータ値は、ウエハのダイの能動領域の複数の箇所で決定することができる。特定の性能パラメータが、製造の特定の製造プロセスを示すことは周知である。このとき、評価情報は、複数の箇所における性能パラメータ値の変動に基づいて得ることができる。これは、ダイから生成されるチップの有用性に影響を及ぼさずに実施可能である。評価情報は、性能パラメータ値が示した特定の製造プロセスを含む1つ以上のプロセスが実施された方法を評価するために使用することができる。
(もっと読む)


デザイナ・インテント・データを使用してウェハとレチクルを検査する方法とシステムを提供する。コンピュータで実施される方法の1つに、ウェハの検査の前にウェハ上でパターンを形成するのに使用されるレチクルの検査によって作られた検査データに基づいてウェハ上のニューサンス欠陥を識別することを含む。もう1つのコンピュータで実施される方法に、ウェハの検査によって生成されたデータを、レチクルの部分の異なるタイプを識別する指定を含むレチクルを表すデータと組み合わせて分析することによって、ウェハ上で欠陥を検出することを含む。追加のコンピュータで実施される方法に、ウェハに形成されたデバイスの特性を変更する欠陥に基づいて、ウェハの処理に使用される製造プロセスのプロパティを決定することを含む。もう1つのコンピュータで実施される方法は、ウェハの検査によって生成されたデータに基づいて集積回路の設計の1つまたは複数の特性を変更またはシミュレートすることが含まれる。 (もっと読む)


【課題】本発明は、複数の半導体素子が連なった状態で封止され、画像認識により位置決めされて試験に供される半導体装置、半導体装置の試験製造方法及び半導体装置の試験方法に関し、既存のウェーハプローバで認識可能なアライメントマークを容易に形成することを課題とする。
【解決手段】 半導体チップ14の電極を所定の位置に配置された電極パッドに接続するための再配線層18を半導体チップ14上に形成する。ハンダボール22が形成されるメタルポスト16を再配線層の電極パッド上に形成する。再配線18上に、メタルポスト16と所定の位置関係で配置されたアライメントマークを提供するマーク部材24を形成する。マーク部材24はメタルポスト16と同じ材質で形成される。 (もっと読む)


141 - 160 / 161