【課題】基板検査システムの稼働率の低下を防止することができると共に、検査プローバの製造者の工数を削減することができる基板検査システムを提供する。
【解決手段】ＧＭＳ１０は、ＩＣチップの電気的検査を行う検査プローバ１１及びディスプレイ３９を有するＰＣ４４を備え、ＰＣ４４は、利用者の所望のタイミングでディスプレイ３９にＧＭＳ編集ツール５０を表示し、ＧＭＳ編集ツール５０のフォーマット入力部５１において編集された検査結果のフォーマットを表すデータを受け付け、さらに、受け付けた検査結果のフォーマットを表すデータをスクリプトに変換して検査プローバ１１に送信し、検査プローバ１１は、送信されたスクリプトを出力用プログラムに変換し、該出力用プログラムに応じてＩＣチップの検査結果を出力する。 （もっと読む）

第１タイプの第１の電気コンポーネントと、第２タイプの第２の電気コンポーネントとを備え、当該２つのコンポーネントは、これらのコンポーネントが欠陥であるかないかをテストするために、異なる測定条件を必要とする、集積回路素子の製造方法について記載する。当該製造方法は、（ａ）基板上に第１及び第２のコンポーネントを形成するステップと、（ｂ）第１及び第２のコンポーネントを接続し、第１のコンポーネントを測定装置と個別に接続することを可能にするガルバニックギャップを有する導体路を、基板上に設けるステップと、（ｃ）測定装置によって第１のコンポーネントのテストを行うステップと、（ｄ）テスト結果が第１のコンポーネントに欠陥がないことを示す場合に、導電接続によってガルバニックギャップを閉じ、テスト結果が第１のコンポーネントに欠陥があることを示す場合には、対応する集積回路素子を欠陥品として識別するステップと、を備えている。更に、複数の回路素子、１つの回路素子及び１つの集積回路を備えている集積回路の製造方法について記載する。
（もっと読む）

【課題】集積回路の設計ルールの微細化が進むにつれて、歩留まりとの相関関係を考慮しなければならない欠陥数が指数関数的に多くなるので、高効率かつ高い信頼性をもつ欠陥と電気的歩留まりの相関関係を抽出するためのキラーレイシオ法（Killer-Ratio）の精度を維持する方法を提供する。
【解決手段】ウェハ１２０のチップ１２１ａ〜１２１ｉにおける機能ＰＴ（ｎ）のが良品である領域（ｍ，ｎ）１２２ｂ（領域１２２ｂ内の欠陥１２３ｂが存在するものも含む）の歩留まりと機能ＰＴ（ｎ）のが不良である領域（ｍ，ｎ）１２２ａ（領域１２２ａ内の欠陥１２３ａが存在しないものも含む）との機能ＰＴ（ｎ）の歩留まりとを用いて、キラーレイシオを算出する。 （もっと読む）

【課題】システム不良とランダム不良との不良種別の分類を簡単に行うことができるウエーハマップデータの解析方法および解析プログラムを提供する。
【解決手段】有効チップ領域の検査合否を表すウエーハマップデータ３０から検査データが“１”である不良チップ座標を１つ選択する。選択した不良チップ座標３１に隣接するように複数のチップ座標からなる判定領域３２を設定する。この判定領域３２のデータが全て“１”の場合には不良チップ座標３１の不良種別をシステム不良とし、その他の場合には不良チップ座標３１の不良種別をランダム不良とする。なお、有効チップ領域外を仮想的に“１”に設定し、エッジ部も含め、有効チップ領域内の全ての不良チップ座標について不良種別の分類を行う。 （もっと読む）

【課題】合理的な測定時間内に十分な測定点数を伴った、シリコンウェーハの最表面層の歪分布を測定することが可能なシリコンウェーハ表面歪分布測定装置を提供する。
【解決手段】アルゴンイオンレーザ１０から発せられる波長約３６３．８ｎｍの紫外光を集光照射機構４０等を介して測定対象試料６０であるシリコンウェーハ上に集光させる。紫外光が照射されるシリコンウェーハ上の領域から発せられたラマン散乱光は、集光照射機構４０を介してモノクロメータ式の分光器８０に入射される。ＣＣＤ検出器９０の映像信号からラマン散乱光のエネルギ分布を演算し、紫外光が照射されるシリコンウェーハの領域における歪量を演算する。このシリコンウェーハ表面の歪分布は、コンピュータ１００等によりマッピング表示される。 （もっと読む）

【課題】検査対象となる製品に対応する検査図を選び出す作業には、多くの工数が必要であり、検査者にとって多大な負担となっていた。
【解決手段】検索システム１は、記憶部１０、入力受付部２０、検索部３０、表示部４０、および作成部５０を備えている。記憶部１０は、特性検査図を記憶する記憶手段である。特性検査図は、チップ位置情報、電極位置情報、および検査順序情報を含む。入力受付部２０は、上記複数の半導体チップのうち検査対象となる半導体チップの識別情報の入力を受け付ける入力受付手段である。検索部３０は、入力受付部２０から入力された識別情報と関連付けられた特性検査図を、記憶部１０に記憶された特性検査図の中から検索する検索手段である。表示部４０は、検索部３０により検索された特性検査図を表示する表示手段である。 （もっと読む）

【課題】 ウェーハ毎に発生した不良の分布に基づき、半導体集積回路の製造工程に用いた異常製造装置を検出可能な不良検出方法を提供する。
【解決手段】 ウェーハに複数の領域区分を設定する。テストにおける対象ロット内の対象ウェーハのウェーハ内の不良の位置情報を抽出する。対象ウェーハ毎に不良のウェーハ面内での分布の偏りを領域区分に基づいて定量化する第１ウェーハ特徴量を計算する。この第１ウェーハ特徴量から対象ロット毎の第１ロット特徴量を算出する。処理履歴情報から対象ロットの製造工程で使用した製造装置を対象ロット毎に抽出する。第１ロット特徴量毎に、製造工程毎の製造装置間の有意差検定を行う。有意差のある製造装置を第１異常装置として検出する。 （もっと読む）

【課題】基板に対して１つ以上の工程を実行する製造プロセスにおいて不良発生の原因となった工程を容易に特定できるような不良原因工程特定システムを提供すること。
【解決手段】基板に対する所定の工程終了後に、その基板の表面で区分された各閉領域について１つ以上の不良種別に関して検査して得られた検査情報を入力する検査情報入力部を備える。複数の不良種別のうち指定された不良種別について、基板上の各閉領域の検査結果の良否を表すデータを、この製造プロセスで処理された１枚以上の基板について累積してマップデータを作成するマップデータ作成部１４を備える。そのマップデータに基づいて、基板上で不良となった閉領域の分布が有する特徴を抽出する特徴抽出部１５を備える。 （もっと読む）

【課題】表面に透明薄膜が形成された基板等の試料において、透明薄膜の上面の微小な異物、キズ等の欠陥を高感度且つ高速に検査することができる欠陥検査装置を提供する。
【解決手段】本発明の欠陥検査装置によると、照明光学系は、試料の表面の法線に対して所定の入射角を有する検査用照明光を試料表面に照射し、試料表面にスリット状のビームスポットを生成する。試料の表面に対して所定の傾斜角にて傾斜した光軸を有する斜方検出系と試料の表面の法線に沿った光軸を有する上方検出系によって、ビームスポットからの光を検出する。斜方検出系と上方検出系の出力によって、試料の表面の透明薄膜上の欠陥を検出する。検査用照明光の入射角は、試料の表面の透明薄膜下面にて反射した反射光が透明薄膜上面にて全反射するときの入射角より僅かに小さい角度である。 （もっと読む）

【課題】 解析精度を向上し、且つ解析時間の増大を抑制する欠陥解析システム、欠陥解析方法及び欠陥解析プログラムを提供する。
【解決手段】 一連の製造工程で製造された製品のレイアウト情報に基づき、製品の欠陥解析対象領域を分割するメッシュ候補を異なるピッチで複数作成するメッシュ候補作成部３１と、一連の製造工程のそれぞれにおいて検査装置１１〜１ｎによって検査された欠陥検査の結果及びテスタ２によって試験された製品の特性試験の結果に対して、欠陥の解析精度及び解析時間を複数のメッシュ候補を用いてそれぞれ予測し、その予測に基づき複数のメッシュ候補から最適メッシュを選択するメッシュ選択部３２と、最適メッシュで分割された領域毎に欠陥検査の結果及び特性試験の結果を照合して、製品の不良原因の欠陥を特定する特定部３３とを備える。 （もっと読む）

【課題】半導体チップを有するウエハのテスト方法及びそのテストシステムを開示する。
【解決手段】このテスト方法はウエハが欠陥性のウエハ（ｄｅｆｅｃｔｉｖｅ ｗａｆｅｒ）であるか、または非欠陥性のウエハであるかを判断する方法として、前記判断は空間的に係るグループの濾過された不良チップをベースとする。前記空間的に係るグループは前記ウエハ上の局所性の不良に対応し欠陥指数値（ｄｅｆｅｃｔ ｉｎｄｅｘ ｖａｌｕｅ）を算出するのに用いられる。 （もっと読む）

【課題】 ウェハにおける特定のチップの位置情報を正確に算出する。
【解決手段】 チップ１ａが複数個形成されたウェハ１の各チップ１ａの位置情報を算出する位置情報算出方法において、ウェハ１における各チップ１ａに対し、Ｘ方向のアドレスとＸ方向と直交するＹ方向のアドレスとが付与される。それらのＸ方向のアドレス及びＹ方向のアドレスを用い、ウェハ１の中心１ｂが算出される。その中心１ｂから特定のチップ１ａまでのＸ方向のチップ数及びＹ方向のチップ数が算出される。算出されたＸ方向のチップ数とＹ方向のチップ数とに、それぞれＸ方向のチップサイズとＹ方向のチップサイズとが掛け合わされ、特定のチップ１ａの位置情報を示す特定位置情報が算出される。 （もっと読む）

【課題】
半導体基板の製造工程において、検査装置によって検出された欠陥データに基
づいて欠陥分布状態解析を行い、装置あるいはプロセス起因の不良原因の特定を
容易にする。
【解決手段】
検査装置によって検出された欠陥位置座標に基づいて欠陥の分布状態を解析し
、繰り返し欠陥、密集欠陥、線状分布欠陥、環・塊状分布欠陥、ランダム欠陥の
うちいずれかの分布特徴カテゴリに分類する。 （もっと読む）

【課題】半導体ウエハの裏面検査アセンブリで使用する照明システムが開示されている。【解決手段】照明システムは、高反射性および指向反射性表面に対して約４５度〜約７５度の角度αで高反射性および指向反射性表面に照明を方向付けるように構成された照明光源を備える。 （もっと読む）

【課題】
ウエハに直接マーキングを行うことに起因する歩留まりの低下を防止すると共に、電気的特性の評価結果のデータとウエハとのデータ不一致の発生を防止することが可能な半導体装置ダイの選別方法及び半導体基板を提供する。
【解決手段】
複数の半導体装置ダイの電気的特性の評価を行い、それぞれの半導体装置ダイの評価結果とそれぞれの半導体装置ダイの半導体基板表面での位置との対応関係を記録する。そして、半導体基板の表面に保護膜を貼り付け、この貼り付けた保護膜に、電気的特性の評価結果と位置との対応関係を表示し、その後、保護膜上に表示した評価結果と位置との対応関係を読み取る。さらに、複数の半導体装置ダイを分割し、その読み取った評価結果と位置との対応関係に基づいて分割した半導体装置ダイの選別を行う。 （もっと読む）

【課題】高歩留まりを維持することができる品質管理システム及びこれを用いた半導体装置の製造方法を提供する。
【解決手段】データ処理装置３は、基板５０とこの基板５０に対応する既知パターンとにおいて、基板５０に対する既知パターンの占有率を示す基板５０占有率を算出し、複数の基板５０における既知パターンに対応する基板５０の数の割合を示す既知パターン発生頻度を算出し、既知パターンに対する不良セルの占有率を示すパターン内不良率を算出し、基板５０占有率と既知パターン発生頻度とパターン内不良率とを乗じた値を用いて歩留まり影響度を算出する。 （もっと読む）

【課題】 半導体装置のテスト時間の短縮を図る。
【解決手段】 半導体ウェハ上に形成された複数の半導体素子の各々に対する検査をウェハテストで行い、各半導体素子の各々の半導体ウェハ上の座標位置データとウェハテストの結果とを対応付けて保存（データベース１）し、半導体ウェハをダイシングし個片化した半導体素子を各々パッケージ内に組み込んでから最終テストを行う製造方法において、パッケージ内に半導体素子を組み込むとき半導体素子の半導体ウェハ上の座標位置データとパッケージに刻印されているマークとを対応付けた関連付けデータを生成して保存（データベース２）しておき、最終テストを行うときにパッケージのマークから関連付けデータを参照して求めたパッケージ内の半導体素子に対するウェハテストの結果を求め、最終テストで行うテスト項目のうちウェハテストの結果を利用できるテスト項目の実施をスキップする。 （もっと読む）

【課題】ユーザが、より良い検査条件を効率的に絞り込み可能とする。
【解決手段】本検査支援システムは、複数の検査条件によって検査装置が検出した各欠陥を、その欠陥が検出された検査条件の組み合わせで分類し、各分類ごとに、その分類に属する欠陥の、検査対象の外観上における分布を、当該分類に属する欠陥の位置情報に基づき算出する。そして、各分布を表すマップが、分類ごとに、マップ表示画面上のマップ表示フィールド１０００内に表示される。 （もっと読む）

【課題】ナノトポグラフィを正確に測定することができるウェーハ表面形状測定装置、及び、それを用いたウェーハの評価方法の提供。
【解決手段】直径３００ｍｍの片面が研磨されたウェーハを、外周部保持手段のみで、すなわち、１２０度の等間隔で円周上に配置された保持部で、ウェーハの外周部のベベル面を保持し表面形状を測定した。その後、中央部保持手段によりウェーハの中央部裏面を保持し表面形状を測定した。得られた画像信号を解析して、外周部保持手段により得られた画像のうち外周から２０ｍｍ位置までのウェーハの外周部の画像を除外し、また、中央部保持手段により得られた画像のうち、中央保持部の領域の画像を除外して、それぞれの画像を合成して一つの画像とした。 （もっと読む）

【課題】半導体ウエーハの表層全体のドーパント汚染量を非接触、非破壊で、しかも正確に求めることが可能な半導体ウエーハのドーパント汚染の評価方法を提供する。
【解決手段】半導体ウエーハのドーパント汚染の評価方法であって、半導体ウエーハのバルク部の抵抗率を渦電流法により測定し、前記半導体ウエーハの表層の抵抗率を表面光電圧法により測定し、前記渦電流法により測定したバルク部の抵抗率の値と表面光電圧法により測定した表層の抵抗率の値の差から、前記半導体ウエーハのドーパント汚染量を求めることを特徴とする半導体ウエーハのドーパント汚染の評価方法。 （もっと読む）