ＣＭＯＳイメージセンサは、様々な感光及び電気素子の少なくとも一方に接続された電荷蓄積コンデンサを有する。各画素に用いるコンデンサの容量は、検知すべき色に合わせて調整する。電荷蓄積コンデンサは、ＣＭＯＳイメージャのフィールド酸化領域の上に全面的に重ねて形成してもよく、画素センサセルの能動エリアの上に全面的に重ねて形成してもよく、あるいはフィールド酸化領域の上に部分的に重ね且つ画素センサセルの能動画素エリアの上に部分的に重ねて形成してもよい。
（もっと読む）

【課題】 ウェルコンタクトの配置スペースを縮小でき、画素の微細化や特性の向上に寄与する。
【解決手段】 同一のウェル領域に例えば４つ１組で画素を設け、各画素に対応して４つの高濃度拡散領域部とウェルコンタクト（コンタクトプラグ）を設ける場合、４つのウェルコンタクトの中心を高濃度拡散領域部の中心に対して互いに異なる４方向に意図的にずらした状態でレイアウトする。この場合、４つのウェルコンタクトのずれ量は、合わせずれがない状態で、各コンタクトプラグと高濃度拡散領域部との接続面積が所望のコンタクト抵抗を得るための最小面積以上（例えばコンタクトプラグの断面の１／４の面積以上）になるように設定する。 （もっと読む）

【課題】化合物半導体を用いる放射線検出器において、検出素子を複数配列する際の検出素子間の電気的分離を改善する。
【解決手段】図４左に示すように、基板(１)にｐ−型半導体を用い、ｎ＋層(３)のドーピングを行う。隣接する検出素子間ではｎ−ｐ−ｎ接合となり、電流が流れない。また、図４中で示すように、ｎ層をドーピングする前にｐ層を作成することも考えられる。これは、検出素子間に選択的に作成した例である。上面全体にｐ層を作成し、その上からｎ＋層を島状(スポット状)に形成するものであってもよい。ｎ＋層には信号を取り出すための電極を設ける。また基板の反対側には共通電極を設けるものとする。共通電極側にはｐ＋層をドーピングなどにより作成しておいてもよい。さらにレーザ加工により、分離溝(６)を作成する。ここではｐのドーピングを行っていない例を示している。分離溝(６)の形成はカッター切り込みによることも可能である。
（もっと読む）

【課題】残像特性を改善すると共に、光学特性に悪影響を与えない合理的な画素内ＧＮＤコンタクトの配置を有する増幅型固体撮像装置を提供する。
【解決手段】第１導電型のウェル領域と第２導電型のフォトダイオード部１と増幅トランジスタ６とを含む複数の画素が２次元状に配列された増幅型固体撮像装置であって、フォトダイオード部の領域内に、ウェル領域に基準電圧を供給するための画素内コンタクト２が配置されている。 （もっと読む）

半導体放射線検出器デバイスが、第１導電型の導電裏面層（１０２）およびバルク層（１０３）を含む。導電裏面層（１０２）の反対面に、第２導電型の改変内部ゲート層（１０４）、第１導電型のバリア層（１０５）、および第２導電型のピクセル・ドーピング（１１０、１１２、５０６、５１０、５１２）がある。ピクセル・ドーピングは、ピクセル電圧に結合されるように適合され、この電圧は、導電裏面層（１０２）の電位に対する電位差として定義され、信号電荷を捕捉するための検出器材料内部に電位極小点を形成する。 （もっと読む）

半導体装置の領域を分離する分離方法及び装置を提供する。分離装置及び方法では、電界分離領域上に且つイメージセンサのピクセルに隣接させて、バイアスされるゲートを形成する。分離方法では更に、電界分離領域の大部分の上に分離ゲートを形成して、ピクセルアレイのピクセルを互いに分離する。分離方法及び装置では更に、能動領域内に分離溝を形成し、この分離溝に、シリコンを含有しドーピングされた導電性材料を充填する。基板の能動領域内に溝を設け、この溝内にエピタキシャル層を成長させてこの溝を完全に充填するか、又は部分的に充填して、エピタキシャル層上及び溝内に絶縁材料を堆積して溝を完全に充填することにより、領域を互いに分離する方法及び装置をも提供する。
（もっと読む）

【課題】共通ウエルの画素配列エリアの周辺に設けられたウエルコンタクトから拡散してくる暗電流を抑制して、周辺画素の特性を改善すること。
【解決手段】入射光を電気信号に変換するための光電変換素子を有する画素を二次元的に有する固体撮像装置において、第１導電型の半導体基板内に形成された第２導電型の共通ウエル領域内に、前記光電変換素子となる第１導電型の半導体受光領域が設けられ、前記共通ウエルに基準電圧を供給するためのウエルコンタクトが、前記共通ウエル領域の画素配列エリアの周辺と内側に設けられており、前記共通ウエル領域の画素配列エリアと前記画素配列エリアの周辺に囲うように設けられているウエルコンタクトの間に、逆バイアスとなる電圧が印加された第１導電型の領域が前記画素配列エリアを囲うように設けられていることを特徴とする。 （もっと読む）

【課題】 画像信号に対するノイズを抑制することができ、かつ周辺回路形成領域において微細化を図ることができる構造の固体撮像素子を提供する。
【解決手段】 画素形成領域４と周辺回路形成領域２０とが同一の半導体基体に形成され、周辺回路形成領域２０では、半導体基体１０に絶縁層が埋め込まれた素子分離層２１により第１の素子分離部が形成され、画素形成領域４では、半導体基体内１０に形成された素子分離領域１１と半導体基体１０から上方に突出した素子分離層１２とから成る第２の素子分離部が形成され、第１の素子分離部の素子分離層２１と第２の素子分離部の素子分離層１２とが同一の絶縁層１７，１８，１９を含む固体撮像素子を構成する。 （もっと読む）

【課題】 クロストークが低減された増幅型固体撮像素子を提供する。
【解決手段】 本発明の増幅型固体撮像素子の画素は、信号電荷を蓄積する第１導電型の電荷蓄積領域と、電荷蓄積領域の外周の内、少なくとも半導体基板の裏面側に隣接する第２導電型の半導体領域と、増幅部とを有する。増幅部は、電荷蓄積領域に蓄積された電荷が転送される電荷検出領域を含み、電荷検出領域内の電荷量に応じた画素信号を出力する。半導体領域内には、電荷蓄積領域よりも半導体基板の裏面側に、半導体領域の一部を介して電荷蓄積領域の少なくとも一部に対向する第２導電型の電荷混入防止領域が形成されている。この電荷混入防止領域は、正味の平均不純物濃度が半導体領域よりも高いので、信号電荷に対する障壁となり、隣接画素から流入してきた電荷が電荷蓄積領域に混入することを抑制する。この結果、クロストークは低減される。 （もっと読む）

【課題】 暗電流を減らすことのできるＣＭＯＳイメージセンサ、及びその製造方法を提供する。また、前記暗電流を減らすことで、ディップサブミクロン以下のＣＭＯＳイメージセンサの製造が可能となるようにすることにある。
【解決手段】 本発明に係るＣＭＯＳイメージセンサは、第１導電型の半導体基板と、前記第１導電型の半導体基板を活性領域とフィールド領域とに区分して、フィールド領域に形成されるＳＴＩ膜と、前記活性領域の第１導電型の半導体基板内に形成される第２導電型のフォトダイオード領域と、前記活性領域の半導体基板内に形成され、前記フォトダイオード領域のデータを読み出す読出し回路部と、前記第２導電型のフォトダイオード領域とＳＴＩ膜の間に形成される第１導電型ウェルとを含んで構成されることを特徴とする。 （もっと読む）

【課題】 光吸収膜を有するイメージセンサ集積回路素子及びその製造方法を提供する。
【解決手段】 本発明の集積回路素子は、半導体基板と、半導体基板上にアレイ状に配列された複数の光電変換素子を含むセンサアレイ領域と、センサアレイ領域上の複数の層間絶縁膜と、複数の光電変換素子の各領域から複数の層間絶縁膜を貫通して延在して設けられた複数の光伝達領域と、複数の層間絶縁膜の間と、光伝達領域の外郭及び間に置かれた複数の光反射金属要素と、複数の光伝達領域の各光電変換素子から他の光伝達領域に光が反射されることを防止して複数の光電変換素子の間のクロストークを防止する光吸収膜であって、複数の光反射金属要素の少なくとも一部の表面に形成された光吸収膜と、を含む。これにより、反射光、屈折光及び／又は回折光によるクロストークを防止することができる。 （もっと読む）

【課題】イメージセンサーの面積を縮小するとともに微細で簡単なセンサー回路を達成し、製造プロセスが容易な高感度のイメージサンサーを提供する。
【解決手段】半導体基板上に、少なくとも２つの垂直積層感光性センサーとセンサー群アレイを有する垂直カラーフィルターセンサー群を形成する。センサー群の少なくとも１つのセンサーのキャリア収集要素は、センサー群の各々の最小サイズのキャリア収集要素よりも、最上部センサーの最上部面によって定義される法線軸に対して垂直な面に投影された、実質的に大きな面積を持つ。センサー群アレイは、少なくとも１つのキャリア収集要素を共有する少なくとも２つのセンサー群を含む。またセンサー群は、フィルターを通して伝播したか又はフィルターから反射した放射線がセンサー群の少なくとも１つのセンサーへ伝播するように、センサーに対して配置された少なくとも１つのフィルターを含む。 （もっと読む）

ＣＣＤのような固体画像化装置で使用するための増倍レジスタが記載される。本増倍レジスタは、電荷を電荷移動チャネル（２８）に沿って移動し、電荷を増幅するための複数のレジスタ電極（３０、３２、３４、３６）を含むゲイン要素（２２）を有する。チャネルエッジ規定電極（２４、２６）は、チャネルストップの代わりにチャネル（２８）のいずれかの側部に配置され、増幅領域においてチャネル内に生成するスプリアス電荷の影響を除去する。チャネルエッジ規定電極（２４、２６）を設けることで、結果として生じるチャネル電極の構造がより簡単になり、チャネルに沿った双方向の電荷のクロッキング及び増幅を可能にすることができることを意味する。 （もっと読む）

本発明の固体撮像装置の製造方法では、ｎ型の半導体基板１の上に、酸化膜からなるパッド絶縁膜２と、窒化膜からなる耐酸化性膜３とを堆積する。そして、開口４を形成することにより、半導体基板１の素子分離用領域を露出させる。次に、基板上に開口４を埋める耐酸化性膜（図示せず）を形成し、異方性ドライエッチングを行うことによりサイド
ウォール５を形成する。次に、耐酸化性膜３およびサイドウォール５をマスクとしてトレンチ６を形成する。次に、半導体基板１のうちトレンチ６の側面に露出する部分にｐ型の不純物を注入し、半導体基板１のうちトレンチ６の表面部に熱酸化膜を形成する。その後、トレンチ６を埋め込み用膜８で埋める。 （もっと読む）

本発明は薄膜化されたシリコンの基板上に形成されるカラー画像センサーの製作に関する。センサーはその前面に半導体材料の薄い活性層（１２）を備えた半導体ウェーハ（１０）から製作され、このためにエッチングされた層が活性層の上に形成され、ウェーハがその前面において支持基板（４０）上へ結合され、半導体ウェーハがその背面において薄膜化され、次に材料の層がこのように薄膜化されたその背面において堆積され、エッチングされる。また結合作業の前にその前面においてウェーハ内へエッチングされた狭い垂直溝（２０、２２、２４、２６）が設けられ、これらの溝は薄膜化作業の後に残る残留半導体ウェーハ厚さにほぼ等しい深さにわたってウェーハ内へ延び、該溝は活性層から絶縁された導電性材料で充填され、そして薄膜化された層の前面と背面の間に導電性のバイアホール（２０'、２２'、２４'、２６'）を形成する。該溝の目的は薄膜化されたウェーハの前面と背面の間に電気的接続を確立することである。それらはまた、前面のパターンと背面のパターンの位置合わせ用のマーカーとしても役立つことができる。最後に、それらは活性層の領域をお互いから電気的に絶縁するために用いることができる。 （もっと読む）

【課題】 低雑音な熱酸化膜素子分離構造を有する固体撮像装置およびその製造方法を提供する。
【解決手段】 半導体基板１上に複数の単位画素が配列された撮像領域を備える固体撮像装置であって、単位画素は、入射光を光電変換するフォトダイオード３と、フォトダイオード３で得られた電荷を読み出すトランジスタと、トランジスタを、トランジスタと隣接するトランジスタと分離する、絶縁体から成る素子分離部２とを備え、素子分離部２が半導体基板１を侵食する深さは、半導体基板１を侵食する幅よりも大きいか同等である。素子分離部２は、空洞を有してもよい。素子分離部２の製造方法は、ドライエッチング法によって半導体基板１を侵食して侵食領域を形成するステップと、侵食領域の側壁を、半導体基板１から化学反応によって生成された熱酸化物によって充填するステップとを含む。 （もっと読む）

酸化物アイソレーション領域と光センサとの間に局在するハロゲンの豊富な領域を有する画素セルである。ハロゲンの豊富な領域はアイソレーション領域から光センサへの漏れを阻止し、それによって、イメージャ内の暗電流を抑制する。
（もっと読む）

【課題】固体撮像素子の各画素が大面積の主画素と小面積の副画素とに分割され、主画素と副画素が絞りの絞り量に対して感度特性が異なる場合でも感度補正を良好に行う。
【解決手段】入射光量を絞る絞り１２と、絞り１２を通した入射光を受光する固体撮像素子１１であって複数の画素がアレイ状に配列され前記各画素が画素中心から外れた素子分離帯によって大面積の主画素と小面積の副画素とに分割された固体撮像素子１１と、前記各画素の前記主画素から読み出された高感度画像信号と前記各画素の前記副画素から読み出された低感度画像信号とを合成する合成処理手段２６と、絞り１２の絞り量に応じて前記高感度画像信号と前記低感度画像信号の夫々のゲイン量を別々に調整して前記合成処理手段２６に前記合成を行わせる制御手段１５とを備える。 （もっと読む）