【課題】セルの高集積化を図ることが可能な磁気ランダムアクセスメモリ及びその書き込み方法を提供する。
【解決手段】磁気ランダムアクセスメモリは、第１の方向に延在された第１の配線ＢＬと、第１の方向と交差する第２の方向に延在された第２の配線ＷＬと、第１及び第２の配線間の第１及び第２の配線の交点に配置され、第１の配線に接続された一端を有し、固定層と記録層と固定層及び記録層の間に設けられた非磁性層とを有し、固定層の膜厚は記録層の膜厚よりも厚く、固定層の幅は記録層の幅より広く、固定層及び記録層の間に第１の電流を流すことで記録層の磁化方向が反転する磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子の他端に接続された一端と第２の配線に接続された他端とを有し、第１の電流を一方向のみに流すダイオードＤとを具備する。 （もっと読む）

【課題】メモリセル面積を増大することなく、プロセスコストの低減とチップ作成工期の短縮を図る。
【解決手段】半導体記憶装置は、同一配線層で形成された第１及び第２のビット線ＢＬ１、ＢＬ２と、第１及び第２のビット線と交差する第１及び第２のワード線ＷＬ１、ＷＬ２と、第１のワード線を挟んでＢＬ２下に配置された第１及び第２のソース／ドレイン拡散層Ｓ／Ｄ１、Ｓ／Ｄ２を有する第１のトランジスタＴｒ１と、第２のワード線を挟んでＢＬ２下に配置された第２及び第３のソース／ドレイン拡散層Ｓ／Ｄ２、Ｓ／Ｄ３を有し、第２のソース／ドレイン拡散層が第１のビット線に接続された第２のトランジスタＴｒ２と、両端が第２のビット線及び第１のソース／ドレイン拡散層にそれぞれ接続された第１の抵抗性記憶素子ＭＴＪ１と、両端が第２のビット線及び第３のソース／ドレイン拡散層にそれぞれ接続された第２の抵抗性記憶素子ＭＴＪ２とを具備する。 （もっと読む）

【課題】チップ面積を縮小することができる、メモリ素子を３次元に配置した不揮発性半導体記憶装置を提供すること。
【解決手段】本発明の不揮発性半導体記憶装置は、抵抗変化素子及びダイオードが直列に接続されたメモリ素子を複数有する複数のメモリ素子群と、メモリ素子群の複数のメモリ素子それぞれの一端にそれぞれ接続された複数のソース線と、を有する。複数のメモリ素子群の前記複数のソース線は、それぞれ、２次元的に広がる板状の導電体層である。 （もっと読む）

【課題】スピンポンピング現象の発生を抑制することができると共に、充分な熱安定性を有する記憶素子を提供する。
【解決手段】情報を磁性体の磁化状態により保持する記憶層３２に、トンネル絶縁層１６を介して磁化固定層３１が設けられ、積層方向に電流を流してスピン偏極した電子を注入することにより、記憶層３２の磁化Ｍ１の向きが変化して、情報が記録される記憶素子３において、記憶層３２の磁化固定層３１とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層１８を設け、このスピンバリア層１８の記憶層３２とは反対側に、スピンポンピング現象を起こす非磁性金属層からなるスピン吸収層１９を設け、スピンバリア層１８を、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成する。 （もっと読む）

【課題】分離素子のない磁気抵抗ランダム・アクセス・メモリ・アーキテクチャ。
【解決手段】磁気抵抗ランダム・アクセス・メモリ・アーキテクチャ１０は、各々第１の複数の不揮発性磁気抵抗エレメント１３を含む複数のデータ列と、複数のデータ列に隣接して配置され、第２の複数の不揮発性磁気抵抗エレメントを含む基準列１２とを含む。第２の複数の不揮発性磁気抵抗エレメントは直列に接続されている。基準列は、該直列接続された第２の複数の不揮発性磁気抵抗エレメントの両端に結合された基準ビットラインＢＬ_ｒｅｆと、第２の複数の不揮発性磁気抵抗エレメントの全抵抗に基づいてＲｍａｘおよびＲｍｉｎ間の中間点抵抗を伝達するように前記直列接続された第２の複数の不揮発性磁気抵抗エレメントに結合された基準ディジットラインＤＬ_ｒｅｆ０とを有する。 （もっと読む）

【課題】メモリセルの面積を大きくすることなく、良好な書き換えを可能としたフォールデッド構造の磁気記憶装置を提供する。
【解決手段】磁気記憶装置のメモリセルが、ソース領域と、チャネル領域を挟んでソース領域の両側に設けられた第１、第２ドレイン領域とを含む略矩形の活性領域と、チャネル領域に沿って設けられた２つのワードラインと、活性領域上に、ワードラインと垂直方向に設けられた第１ビットラインと、第１ビットラインを挟んで反対側に設けられたソースコンタクトと第１、第２ドレインコンタクトと、ソースコンタクトに接続され、第１ビットラインと平行に設けられたソースラインと、第１、第２ドレインコンタクトを挟んで第１ビットラインと平行に設けられた第２ビットラインと、第１ビットラインと第１ドレインコンタクトの間、第２ビットラインと第２ドレインコンタクトの間に設けられた、第１、第２ＴＭＲ素子とを含む。 （もっと読む）

【課題】 信頼性高く不揮発記憶を書き込めるようにする。非記憶と不揮発記憶の両方、一時記憶(揮発記憶)と不揮発記憶の両方を一つの回路で行い得るようにする。
【解決手段】 前段回路の情報を状態検地強調回路Aを介して本段回路に書き込む。制御信号V selectがL、即ち/V selectがHの時、回路Aでは小電圧のVcc0とVss0が選択され、これが前段回路に印加される。この時、本段回路のn-Tr2のゲート-p型基板端子間には0V以上Vcc0-Vss0以下の電位しか印加されないのでオフとオンの判別が可能な程度にチャネル抵抗は変化するが十分な不揮発記憶書き込みを行うほどではない。V selectがH、即ち/V selectがLに変わると、回路Aでは大電圧のVcc3とVss3が選択され、これが前段回路に印加される。V selectがHになる直前のVnの論理がHならば、n-Tr2には不揮発オン状態の書込が行われ、p-Tr2には不揮発オフ状態の書込が行われる。 （もっと読む）

【課題】メモリ装置からのデータの読み出し時の誤書き込みの発生を低減する。
【解決手段】半導体記憶装置は、メモリセルアレイ４と、Ｒ／Ｗ制御回路５と、基準抵抗回路とを備える。メモリセルアレイ４は、それぞれワード線ＷＬｙ（ｙ＝０，１，…２ｎ，２ｎ＋１，…）、ビット線ＢＬｉｘ及びソース線ＳＬｉｘ（ｉ＝０，１，…，ｍ，…，Ｍ；ｘ＝０，１）に接続された複数の磁気抵抗素子に対してデータを記憶保持する。Ｒ／Ｗ制御回路５は、ビット線ＢＬｉｘ及びソース線ＳＬｉｘに印加される電圧を制御する。基準抵抗回路は、所定の基準抵抗値を発生する。Ｒ／Ｗ制御回路５は、メモリセルアレイ４からデータを読み出すとき、磁気抵抗素子の抵抗値が最大抵抗値Ｒｍａｘであるとき、基準抵抗回路に印加される電圧Ｖｏｕｔ＿Ｂ０，Ｖｏｕｔ＿Ｂ１を高くするように制御することにより、磁気抵抗素子に印加される電圧Ｖｏｕｔ０，Ｖｏｕｔ１を低下させる。 （もっと読む）

【課題】より微細化が可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１の方向に延在するビット線と、第１の方向に延在するソース線と、半導体基板２１に設けられ、かつ第１の方向に延在する活性領域ＡＡと、活性領域ＡＡに設けられ、かつソース領域２５を共有する第１および第２の選択トランジスタ１２と、一端が第１の選択トランジスタ１２のドレイン領域２６に電気的に接続され、他端がビット線に電気的に接続された第１の記憶素子１１と、一端が第２の選択トランジスタ１２のドレイン領域２６に電気的に接続され、他端がビット線に電気的に接続された第２の記憶素子１１とを含む。ソース線は、ビット線に隣接する第１および第２の配線部分４１、４２と、第１の配線部分４１と第２の配線部分４２とを接続し、かつソース領域に電気的に接続された第３の配線部分４３とを含む。 （もっと読む）

【課題】セルサイズの微細化を図る。
【解決手段】磁気ランダムアクセスメモリは、第１の配線ＢＬと、この第１の配線の上方に第１の配線と離間して設けられた第２の配線ＷＷＬと、第１及び第２の配線間に配置され、第１の配線の上面に接して配置され、固定層と記録層と非磁性層とを有する磁気抵抗効果素子ＭＴＪと、この磁気抵抗効果素子上に配置され、磁気抵抗効果素子と積層して一体に形成された金属層ＨＭと、金属層、磁気抵抗効果素子及び第１の配線の側面に設けられたサイド絶縁膜２４と、このサイド絶縁膜の側面と接して形成されたコンタクト２６と、金属層及びコンタクト上に配置され、磁気抵抗効果素子とコンタクトとを電気的に接続する第３の配線ＷＷＬとを具備する。 （もっと読む）

【課題】読み出し及び書き込み時の非選択セルのソフトエラーの発生を抑制する。
【解決手段】磁気ランダムアクセスメモリは、磁化方向が固定された固定層と磁化方向が反転可能な記録層と固定層及び記録層の間に設けられた非磁性層とを有し、固定層及び記録層の間に流す電流の向きに応じて固定層及び記録層の磁化方向が平行状態又は反平行状態となる磁気抵抗効果素子ＭＴＪと、第１のゲートと第１の電流経路とを有し、第１の電流経路の一端が固定層に接続された第１のトランジスタＴｒａと、第２のゲートと第２の電流経路とを有し、第２の電流経路の一端が記録層に接続された第２のトランジスタＴｒｂと、第１の電流経路の他端が接続された第１のビット線ＢＬａと、第２の電流経路の他端が接続された第２のビット線ＢＬｂとを具備する。 （もっと読む）

【課題】アレイ周辺のトランジスタ密度の増加なくＴＭＲ素子を多段に積み重ねる。
【解決手段】本発明の例に係る磁気ランダムアクセスメモリは、複数段に積み重ねられた複数のＴＭＲアレイと、ＴＭＲアレイ内に配置され、ＴＭＲアレイの第１方向における一端から他端まで延びる書き込み線と、第１方向における一端においてＴＭＲアレイ内の書き込み線を共通に接続するコンタクトプラグと、第１方向における他端においてＴＭＲアレイ内の書き込み線を共通に接続するコンタクトプラグと、ＴＭＲアレイ内に配置され、ＴＭＲアレイの第１方向に直交する第２方向における一端から他端まで延びる配線と、配線の一端に接続される第１選択トランジスタとを備え、複数のＴＭＲアレイ内のＴＭＲ素子には個別に選択トランジスタが接続されない。 （もっと読む）

【課題】書き込み線の数を減らし、製造工程を容易化する。
【解決手段】本発明の例に関わる半導体メモリは、第１方向に延びるワード線ＷＬと、第２方向に延びる第１、第２及び第３ビット線ＢＬ１，ＢＬ２，ＢＬ３と、第１及び第２ビット線ＢＬ１，ＢＬ２の間に接続される第１セルユニットＣｕ１と、第１及び第３ビット線ＢＬ１，ＢＬ３の間に接続される第２セルユニットＣｕ２と、ワード線ＷＬをアクティブにし、第１及び第３ビット線ＢＬ１，ＢＬ３の電位を等しくした状態で第１抵抗変化素子Ｒ１に対する書き込みを実行し、ワード線ＷＬをアクティブにし、第１及び第２ビット線ＢＬ１，ＢＬ２の電位を等しくした状態で第２抵抗変化素子Ｒ２に対する書き込みを実行するためのコントローラＣＮＴとを備える。 （もっと読む）

【課題】消費電力が大幅に低減された磁気記憶装置を提供する。
【解決手段】 磁気記憶装置１において、任意方向に延在する配線５の一部を周方向に覆うようにヨーク２０を配置し、この配線２０の近傍には、配線２０から生じる磁界によって情報の書込みが可能な磁気抵抗効果素子４を配置し、更に、ヨーク２０の磁路長が６μｍ以下となるようにした。 （もっと読む）

【課題】絶縁層部分の温度上昇を抑制することにより、高い信頼性を有する記憶素子を提供する。
【解決手段】情報を磁性体の磁化状態により保持する記憶層１７を有し、この記憶層１７に対して、絶縁体から成る中間層１６を介して磁化固定層３１が設けられ、積層方向にスピン偏極した電子を注入することにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われ、記憶層１７又は磁化固定層３１を構成する強磁性層１７，１５，１３の熱伝導率が３０Ｗ／（Ｋ・ｍ）以上である記憶素子３を構成する。 （もっと読む）

【課題】メモリアレイのレイアウト面積を縮小可能な不揮発性記憶装置を提供する。
【解決手段】 ビット線ＢＬは、メモリセルのトンネル磁気抵抗素子ＴＭＲと電気的に結合される。トンネル磁気抵抗素子ＴＭＲは、基板の下地に設けられた活性層に形成されたアクセストランジスタＡＴＲの一方電極と電気的に結合される。そして、アクセストランジスタＡＴＲの他方電極（ソース）は、コンタクトＣＴを介して第１の金属配線層に形成されるソース線ＳＬと電気的に結合される。活性層は、メモリセルのアクセストランジスタと、隣接するメモリセル行であり、かつ隣接するメモリセル列のメモリセルのアクセストランジスタとを形成するようにＺ字形状にジグザグに形成される。１つの活性層に２つのアクセストランジスタを形成して、隣接するメモリセル行であり、かつ隣接するメモリセル列の２つずつのメモリセルに対して共通のコンタクトＣＴを用いて対応するソース線と電気的に結合される。 （もっと読む）

【課題】ダブルゲート構造のメモリセルのセルサイズを縮小する。
【解決手段】本発明の例に関わる半導体メモリは、偶数カラムｊ内に配置される第１メモリセルと、奇数カラムｊ＋１内に配置される第２メモリセルとを備える。第１メモリセルは、一端が第１ビット線に接続される第１抵抗変化素子Ｘと、第１抵抗変化素子Ｘの他端と第２ビット線との間に並列接続される第１及び第２ＦＥＴとから構成される。第２メモリセルは、一端が第３ビット線に接続される第２抵抗変化素子と、第２抵抗変化素子の他端と第４ビット線との間に並列接続される第３及び第４ＦＥＴとから構成される。第１ＦＥＴのゲートは、第１ワード線に接続され、第２及び第３ＦＥＴのゲートは、共に第２ワード線に接続され、第４ＦＥＴのゲートは、第３ワード線に接続される。 （もっと読む）

【課題】 動作マージンの大きな磁気記憶装置を提供する。
【解決手段】 磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイを含む。第１書き込み線４ａは、第１方向に沿って延び、第１方向に向かう電流のみが供給される。第２書き込み線４ｂは、第１方向に沿って延び、第１方向とは逆向きの第２方向に向かう電流のみが供給される。第３書き込み線３ａは、第１方向と直交する第３方向に沿って延びる。第１電極５４ａは、第１、第３書き込み線間に設けられる。第１プラグ５５ａは第１電極に接続され、第１書き込み線より第３方向に沿って下側に設けられる。第２電極５４ｂは、第２、第３書き込み線間に設けられる。第２プラグ５５ｂは、第２電極に接続され、第２書き込み線より第３方向に沿って上側に設けられる。磁気抵抗効果素子は、第１書き込み線と第３書き込み線とが交わる位置、第２書き込み線と第３書き込み線とが交わる位置に配置される。 （もっと読む）

【課題】信頼性の高い低消費電力不揮発性メモリを提供する。
【解決手段】磁気メモリセルが備えるトンネル磁気抵抗効果素子４０２の強磁性自由層２００の磁化容易軸方向に対して直交する方向、特に膜面垂直方向に４５度の角度をなす方向に適当な磁界を印加した状態でスピントランスファートルクにより強磁性自由層の磁化反転を行う。 （もっと読む）

【課題】ＭＲＡＭにおける書き込みディスターブを抑制しながら、高集積化を促進可能な磁気メモリセルを提供する。
【解決手段】トランジスタＴＲ１、ＴＲ２と磁気抵抗素子群２とを具備する磁気メモリセルを用いる。ＴＲ１は、ゲートをワード線ＷＬ１に、第１ソース・ドレインをビット線ＢＬ１に接続される。ＴＲ２は、ゲートをワード線ＷＬ１に、第３ソース・ドレインをビット線ＢＬ２に接続される。磁気抵抗素子群２は、書き込み電流の通過する導電部が互いに直列又は並列に接続された複数の磁気抵抗素子ＭＴＪを備え、導電部の一方をＴＲ１の第２ソース・ドレインに、他方をＴＲ２の第４ソース・ドレイン電極に接続され、複数の磁気抵抗素子ＭＴＪにおける一方を導電部に、他方をワード線ＷＬ２に接続され、複数の磁気抵抗素子ＭＴＪの磁化の向きの組み合わせで情報を記憶する。複数の磁気抵抗素子ＭＴＪは、互いにその抵抗値が異なる。 （もっと読む）