磁気記憶装置
【課題】 動作マージンの大きな磁気記憶装置を提供する。
【解決手段】 磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイを含む。第１書き込み線４ａは、第１方向に沿って延び、第１方向に向かう電流のみが供給される。第２書き込み線４ｂは、第１方向に沿って延び、第１方向とは逆向きの第２方向に向かう電流のみが供給される。第３書き込み線３ａは、第１方向と直交する第３方向に沿って延びる。第１電極５４ａは、第１、第３書き込み線間に設けられる。第１プラグ５５ａは第１電極に接続され、第１書き込み線より第３方向に沿って下側に設けられる。第２電極５４ｂは、第２、第３書き込み線間に設けられる。第２プラグ５５ｂは、第２電極に接続され、第２書き込み線より第３方向に沿って上側に設けられる。磁気抵抗効果素子は、第１書き込み線と第３書き込み線とが交わる位置、第２書き込み線と第３書き込み線とが交わる位置に配置される。
【解決手段】 磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイを含む。第１書き込み線４ａは、第１方向に沿って延び、第１方向に向かう電流のみが供給される。第２書き込み線４ｂは、第１方向に沿って延び、第１方向とは逆向きの第２方向に向かう電流のみが供給される。第３書き込み線３ａは、第１方向と直交する第３方向に沿って延びる。第１電極５４ａは、第１、第３書き込み線間に設けられる。第１プラグ５５ａは第１電極に接続され、第１書き込み線より第３方向に沿って下側に設けられる。第２電極５４ｂは、第２、第３書き込み線間に設けられる。第２プラグ５５ｂは、第２電極に接続され、第２書き込み線より第３方向に沿って上側に設けられる。磁気抵抗効果素子は、第１書き込み線と第３書き込み線とが交わる位置、第２書き込み線と第３書き込み線とが交わる位置に配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶装置に関し、例えば、メモリセルにおける各部の形状および配置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（Magnetic Random Access Memory（ＭＲＡＭ）)のメモリセルは、１つの磁気抵抗効果素子と、１つの選択トランジスタからなる１Ｔ１Ｒ型が主流である。各磁気抵抗効果素子に印加される磁場を発生するための２種の書き込み線の両端に書き込み電流回路が接続され、一端の書き込み電流回路から他端の書き込み電流回路に向かって電流を流す。書き込み電流回路を隣接するメモリセルアレイの間に設けることにより、書き込み電流回路を複数のメモリセルアレイ間で共通にしたり、制御信号を共有にすることにより回路構成を簡単にできる。
【０００３】
１Ｔ１Ｒ型のメモリセルの場合、磁気抵抗効果素子は、下部電極およびプラグを介して選択トランジスタに電気的に接続される。２本の書き込み線の間に磁気抵抗効果素子が配置されることが必要なので、前記のプラグは、書き込み線の交差点を避けて配置される。下部電極は、プラグと接続される必要があるので、磁気抵抗効果素子の平面形状と異なる平面形状を有する。また、下部電極はメモリセルを高集積化するためにＬ字形状等の平面形状を取ることもある。
【０００４】
全てのメモリセルは、動作マージンを確保するために、同じ振る舞いをすることが望ましい。この要求を達成するために、電極、磁気抵抗効果素子、配線等の各部の物理的形状を揃えることによって、各メモリセルの特性の均一化が図られる（非特許文献１）。
【０００５】
非特許文献１は、書き込み磁場について言及していない。しかしながら、各メモリセルの特性を均質にするには、書き込み磁場の方向、大きさ等の特性をも、各メモリセル相互間で揃えることが好ましい。このためには、電極、磁気抵抗効果素子（特に自由層）、配線等の相対的な位置関係を揃えることが求められる。
【０００６】
ところが、書き込み電流を供給する機能のみを有する書き込み電流回路が隣接するメモリセルアレイ相互間に設けられる場合、メモリセルに印加される磁場の方向が、一方のメモリセルアレイ内のメモリセルと、他方のメモリセルアレイ内のメモリセルとで異なる。したがって、メモリセルへの磁場の印加のされ方がメモリセル相互間で異なる。
【０００７】
また、下部電極の形状は書き込み磁場に影響を与えることが知られている。その理由の１つは、書き込み磁場と下部電極とが電磁気的に結合して書き込み磁場に影響を与え、この結合が下部電極の形状に依存することである。特に、下部電極の平面形状が非対称の場合、メモリセルへの磁場の印加のされ方がメモリセル相互間で大きく異なる。
【０００８】
さらに、製造工程の便宜等の理由により、固定層が下部電極と同じ形状を取ることがある。固定層の磁化は、その向きに応じた方向の漏れ磁場を形成し、書き込み磁場を変化させる。そして、この漏れ磁場は固定層の形状、すなわち下部電極の形状の影響を受ける。このような理由によっても、下部電極の形状が、メモリセルへの磁場の印加のされ方をメモリセル相互間でばらつかせる。
【０００９】
以上述べたように、電極、磁気抵抗効果素子、配線等の各部の物理的形状の違いおよび相対的な位置関係の違いの組み合わせによっては、メモリセルへの印加磁場の特性が異なってしまう。この結果、動作マージンが狭くなる。
【００１０】
特許文献１の図８は、２つのＭＲＡＭマクロＲＭＣＡ、ＲＭＣＢを磁気抵抗効果素子ＶＲの磁化困難軸と平行な仮想軸に関して鏡面対称（線対象）とすることを開示する。また、図２７は、２つのＭＲＡＭマクロＲＭＣＪ、ＲＭＣＫを磁気抵抗効果素子ＶＲの磁化容易軸と平行な仮想軸に関して鏡面対称（線対象）とすることを開示する。こうすることによって、書き込みデータと読み出しデータとの一貫性を維持する効果が得られると述べられている。なお、特許文献１では、同論理（“０”または“１”）のデータの書き込みである限り、ＭＲＡＭマクロの構造によらずに書き込み磁場の方向は全て同じ向きである。
【特許文献１】特開2005-236177号公報
【特許文献２】米国特許第6,545,906号明細書
【非特許文献１】Dietmar Gogl et al.、 "A 16-Mb MRAM Featuring Bootstrapped Write Drivers"、 IEEE journal of Solid-state Circuits、April 2005、vol. 40 pp.902
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、動作マージンの大きな磁気記憶装置を提供しようとするものである。
【課題を解決するための手段】
【００１２】
本発明の一視点による磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイと、第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、を備え、前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置されることを特徴とする。
【００１３】
本発明の一視点による磁気記憶装置は、磁気抵抗効果素子を行列に配置した第１メモリセルアレイおよび第２メモリセルアレイと、前記第１メモリセルアレイ内で第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、前記第２メモリセルアレイ内で前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、前記第１メモリセルアレイ内で前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、前記第２メモリセルアレイ内で前記第３方向に沿って延びる第４書き込み線と、前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、前記第２書き込み線と前記第４書き込み線との間に設けられた第２電極と、前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、を備え、前記磁気抵抗効果素子は、前記第１メモリセルアレイ内の前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２メモリセルアレイ内の前記第２書き込み線と前記第４書き込み線とが交わる位置に配置されることを特徴とする。
【００１４】
本発明の一視点による磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイと、第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、を備え、前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置され、前記第１プラグおよび前記第２プラグは、前記第１書き込み線と前記第２書き込み線との間で前記第１方向に沿って並ぶ、ことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、動作マージンの大きな磁気記憶装置を提供できる。
【発明を実施するための最良の形態】
【００１６】
以下に本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１７】
本明細書において用いられている上下左右という表現は、説明の便宜上、対応する図面の向きに合わせて用いられている。また、同様に請求の範囲において用いられている上下左右という表現も、発明の内容を分かりやすく表現するために用いられている。このため、この表現は絶対的な位置を意味しておらず、適宜回転することによって本明細書、図面、請求項に示す関係に一致する構造も本発明の範囲に含まれる。
【００１８】
（第１実施形態）
図１乃至図９を参照して第１実施形態について説明する。図１は、第１実施形態に係る磁気記憶装置のブロック図である。図１に示すように、磁気記憶装置は、２つのメモリセルアレイ１ａ、１ｂを含んでいる。メモリセルアレイ１ａ、１ｂは、それぞれ、後述のように、行列状に配置された複数のメモリセル２ａ、２ｂから構成される（図１では１つずつのみ図示している）。メモリセル２ａ、２ｂ（包括的には、メモリセル２と称する）は、後述のように、磁気抵抗効果素子を含んでいる。
【００１９】
また、メモリセルアレイ１ａ、１ｂに対して、複数の書き込み線３、４（図１ではメモリセルアレイ１つ当たり１本ずつのみ図示している）を含んでいる。書き込み線３、４は、相互に交わる方向に沿って延び、例えば書き込み線３は紙面の上下方向に沿って延び、書き込み線４は紙面の左右方向に沿って延びる。書き込み線３と書き込み線４とは、メモリセル２の位置で交わり、メモリセル２を挟む。
【００２０】
メモリセルアレイ１ａ、１ｂの周囲には、メモリセルアレイ１ａ、１ｂの各辺に沿って制御回路５が設けられている。
【００２１】
メモリセルアレイ１ａ、１ｂのそれぞれの上下の辺と並ぶ２つの制御回路５と並んで、電流ソース／シンク６が設けられる。電流ソース／シンク６は、制御回路５を介して書き込み線３と接続される。各電流ソース／シンク６は、トランジスタ等のスイッチ回路の組からなる制御回路５によって、少なくとも１つの書き込み線３と電気的に接続される。
【００２２】
図示せぬ制御信号に応じて、書き込み線３の両端に接続された１対の電流ソース／シンク６の一方は、書き込み線３に書き込み電流を供給し、他方は書き込み線３から電流を引き抜く。したがって、メモリセルアレイ１を通る書き込み線３（書き込み線３ａ）およびメモリセルアレイ１ｂを通る書き込み線３（書き込み線３ｂ）には、ともに図において上方に向かう電流と下方に向かう電流が流れ得る。書き込み線３を流れる電流の向きによって、書き込み対象のメモリセルに書き込まれる情報が制御される。
【００２３】
メモリセルアレイ１ａの左の辺と並ぶ制御回路５と、メモリセルアレイ１ｂの右の辺と並ぶ制御回路５と、の間に電流ソース７が設けられる。メモリセルアレイ１ａの右の辺と並ぶ制御回路５と並んで、およびメモリセルアレイ１ａの左の辺と並ぶ制御回路５と並んで電流シンク８が設けられる。
【００２４】
１組の電流ソース７と電流シンク８は、制御回路５によって、少なくとも１つの書き込み線４の両端と電気的に接続される。そして、電流ソース７が接続された書き込み線４に書き込み電流を供給し、電流シンク８が書き込み電流を引き抜く。したがって、書き込み線４には、一方向の電流のみが流れる。具体的には、メモリセルアレイ１ａを通る書き込み線４（書き込み線４ａ）には紙面の右方向に向かう電流のみが流れ、メモリセルアレイ１ｂを通る書き込み線４（書き込み線４ｂ）には紙面の左方向に向かう電流のみが流れる。
【００２５】
電流ソース７が２つのメモリセルアレイ１ａ、１ｂによって共用されているので、電流ソース７の定電流源および制御回路が２つのメモリセルアレイ１ａ、１ｂに対して１つで済む等、集積度の高いレイアウトを実現できる。
【００２６】
図２は、図１の詳細な構成の一例を示す回路図である。なお、図２は、メモリセルアレイ１ａの構成に対応している。メモリセルアレイ１ｂの回路構成は、図２の電流ソース７と電流シンク８との位置が反転していることを除いてメモリセルアレイ１ａと同じである。このため、メモリセルアレイ１ｂの説明は省略する。
【００２７】
図２に示すように、メモリセル２は、磁気抵抗効果素子１１と、これと直列接続されたスイッチ素子、例えば選択トランジスタ１２とから構成される。メモリセル２の磁気抵抗効果素子１１の側の端部は、書き込み線３と接続され、選択トランジスタ１２の側の端部は接地される（共通電位端と接続される）。同じ書き込み線４と接続される各メモリセル２の選択トランジスタ１２のゲート電極は、読み出し線（図示せぬ）と接続されている。
【００２８】
各書き込み線３の両端は、各々、例えばトランジスタからなるスイッチ回路１３を介して、共通線１５と接続される。スイッチ回路１３の組は、制御回路５を構成する。各書き込み線４の両端は、各々、スイッチ回路１３を介して共通線１４と接続される。
【００２９】
各共通線１５は、電流ソース／シンク６と接続される。電流ソース／シンク６は、例えば、直列接続された定電流源３１、スイッチ回路３２、スイッチ回路３３から構成される。電流ソース／シンク６のスイッチ回路３３の側の端部は接地される。共通線１５は、スイッチ回路３２とスイッチ回路３３との接続ノードに接続される。
【００３０】
２本の共通線１４の一方（図では左側）は、電流ソース７と接続される。電流ソース７は、例えば、直列接続された定電流源２１とスイッチ回路２２から構成される。２本の共通線１４の他方（図では右側）は、電流シンク８と接続される。電流シンク８は、例えば一端を接地されたスイッチ回路２３から構成される。
【００３１】
図３に示すように、スイッチ回路１３、２２、２３、３２、３３の制御端（トランジスタの場合、ゲート電極）には、制御信号が供給される。制御信号は、デコーダ４１から供給される。デコーダ４１は、アドレス信号を含む制御信号を供給され、外部制御信号に応じた位置のメモリセルに外部制御信号に応じたデータが書き込まれるように制御信号を生成する。スイッチ回路１３、２２、２３、３２、３３が、この制御信号に従ってオンまたはオフされることにより、アドレス信号が指定する書き込み線３、４に所定の方向の電流が流れ、指定されたメモリセル２にデータが書き込まれる。
【００３２】
読み出しの際は、読み出し対象のメモリセル２の選択トランジスタ１２がオンされ、この対象のメモリセル２と接続された書き込み線３に電流が供給される。このときの電流値あるいは電圧値をセンスアンプで参照値と比較することにより、メモリセル２が保持していたデータが判別される。
【００３３】
次に、メモリセル２ａ、２ｂの構造について、図４乃至図７を参照して説明する。図４はメモリセル２ａの平面図であり、図５はメモリセル２ｂの平面図である。図４、図５の紙面の上下左右の向きは、ともに、図１のそれと一致している。すなわち、例えば、図１の下側は、図４、図５においても下側である。
【００３４】
また、図６は図４のＶＩ−ＶＩ線に沿った断面図であり、図７は図５のＶＩＩ−ＶＩＩ線に沿った断面図である。
【００３５】
図４乃至図７に示すように、メモリセル２は、上部電極５２、磁気抵抗効果素子１１、下部電極５４、選択トランジスタ１２を含んでいる。
【００３６】
半導体基板５１の上方に書き込み線３ａ、３ｂが設けられる。書き込み線３ａ、３ｂの下端に上部電極５２を介して、メモリセル２ａの磁気抵抗効果素子１１（磁気抵抗効果素子１１ａ）、メモリセル２ｂの磁気抵抗効果素子１１（磁気抵抗効果素子１１ｂ）がそれぞれ接続されている。磁気抵抗効果素子１１の磁化容易軸は、書き込み線４の延びる方向に沿っており、磁化困難軸は磁化容易軸と直交する。
【００３７】
書き込み線３ａ、３ｂを流れる電流Ｉ３ａ、Ｉ３ｂは、両方向を取り得る。
【００３８】
磁気抵抗効果素子１１ａ、１１ｂの下面はメモリセル２ａの下部電極５４（下部電極５４ａ）、メモリセル２ｂの下部電極（下部電極５４ｂ）の上面とそれぞれ接続されている。下部電極５４の断面積は磁気抵抗効果素子１１の断面積より大きい。
【００３９】
磁気抵抗効果素子１１は、図８に示すように、下から順に積層された固定層１０１、非磁性層１０２、自由層（記録層）１０３を含んでいる。固定層１０１は、強磁性層と反強磁性層との積層構造からなり、反強磁性層によって強磁性層の磁化方向は磁化容易軸（図４乃至図７の左右方向）に沿って固定されており、固定層１０１として固定された磁化を有する。固定層１０１の下面は下部電極５４の上面と接する。
【００４０】
非磁性層１０２は、非磁性材料からなり、磁気抵抗効果素子１１の磁気抵抗効果を大きくするために、非磁性層１０２をトンネルバリア層として機能させる材料が用いられてもよい。このような材料として、例えばＡｌＯ2が挙げられる。
【００４１】
自由層１０３は、強磁性材料からなり、磁化の方向が可変である。自由層１０３の磁化容易軸は、自由層１０３の磁化容易軸に沿っている。自由層１０３の上面は上部電極の下面と接する。
【００４２】
磁気抵抗効果素子１１は、図９に示す構造を有していても良い。図９に示すように、自由層１０１は下部電極５４と同じ平面形状を有する。
【００４３】
図４乃至図７に示すように、書き込み線４ａ、４ｂは、下部電極５４ａ、５４ｂの下方で、磁気抵抗効果素子１１ａ、１１ｂの直下にそれぞれ設けられる。書き込み線４ａ、４ｂを流れる書き込み電流Ｉ４ａ、Ｉ４ｂは１方向のみである。したがって、電流Ｉ４ａによってメモリセル２ａには下向きの書き込み磁場Ｂａが印加され、電流Ｉ４ｂによってメモリセル２ｂには上向きの書き込み磁場Ｂｂが印加される。下部電極５４ａ、５４ｂと、半導体基板５１の表面とは、メモリセルアレイ２ａのプラグ５５（プラグ５５ａ）、メモリセルアレイ２ｂのプラグ５５（プラグ５５ｂ）によりそれぞれ接続されている。
【００４４】
磁気抵抗効果素子１１ａは、図４において下部電極５４ａの上半分の領域（図６においては下部電極５４ａの右半分の領域）内に配置される。また、プラグ５５ａは、図４において、下部電極５４ａの下半分の領域（図６においては下部電極５４ａの左半分の領域）内に配置される。
【００４５】
一方、磁気抵抗効果素子１１ｂは、図５において下部電極５４ｂの下半分の領域（図７においては下部電極５４ｂの左半分の領域）内に配置される。また、プラグ５５ｂは、図５において、下部電極５４ｂの上半分の領域（図７においては下部電極５４ｂの右半分の領域）内に配置される。
【００４６】
磁気抵抗効果素子１１、書き込み線３、書き込み線４、下部電極５４、プラグ５５の形状は、メモリセル２によらずに実質的に同じ形状を有する。ここで、同じであるとは、各部が、同じプロセスによって、同じ形状ができるという期待の元に形成されたことを意味し、誤差は許容されることを意味する。
【００４７】
メモリセル２ａ、２ｂは、以上述べたような構成を有しているため、容易軸と平行な仮想軸に関して鏡面対称の関係を有している。すなわち、書き込み線３、４、磁気抵抗効果素１１、下部電極５４の形状、相対的な位置関係は、全てのメモリセル２ａ、２ｂにおいて同じである。
【００４８】
図６、図７に示すように、半導体基板５１のプラグ５５が接する位置に、１対のソース／ドレイン拡散領域５６の一方が設けられる。ソース／ドレイン拡散領域５６の他方は、プラグ６１を介して配線層６２と接続される。
【００４９】
１対のソース／ドレイン拡散領域５６相互間の半導体基板５１上には、ゲート絶縁膜５７を介してゲート電極５８が設けられる。ソース／ドレイン拡散領域５６、ゲート絶縁膜５７、ゲート電極５８は選択トランジスタ１２を構成する。半導体基板５１の表面には、素子分離絶縁膜６３も設けられる。
【００５０】
第１実施形態に係る磁気記憶装置によれば、メモリセル２ａとメモリセル２ｂとが鏡面対称の関係を有する。このため、磁場Ｂａ、Ｂｂ（包括的には磁場Ｂ）の方向がメモリセル２ａ、２ｂ間で異なっていても、磁場Ｂａ、Ｂｂは、磁気抵抗効果素子１１ａ、１１ｂおよび下部電極５４ａ、５４ｂへ、全てのメモリセル２ａ、２ｂにおいて同様に印加される。
【００５１】
具体的には、何れの磁気抵抗効果素子１１ａ、１１ｂに対しても、下部電極５４ａ、５４ｂの、磁気抵抗効果素子１１ａ、１１ｂの側からプラグ５５ａ、５５ｂの側へと向かう磁場Ｂａ、Ｂｂが印加される。この結果、下部電極５４ａ、５４ｂと磁場Ｂａ、Ｂｂとの相互作用が、メモリセル２ａ、２ｂ間で統一される。よって、メモリセル２ａ、２ｂへの書き込み特性が統一され、メモリセル２ａ、２ｂ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【００５２】
第１実施形態は、メモリセル２ａ、２ｂの各部が鏡面対称であることを必ずしも要しない。各部の形状および向きがメモリセル２間で同じであるとすると、少なくとも、書き込み線３と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、および下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂの向き、がメモリセル２相互間で揃っていれば良い。こうすれば、磁場Ｂは、全てのメモリセル２において、下部電極５４の磁気抵抗効果素子１１側からプラグ５５側へと印加される。この結果、下部電極における磁気抵抗効果素子の位置、および下部電極と磁気抵抗効果素子に対する方向を固定された磁場の向き、がメモリセルによって統一されていない場合よりも大きな書き込みマージンを確保できる。
【００５３】
しかしながら、上記に加え、下部電極５４ａ、５４ｂにおける磁気抵抗効果素子１１ａ、１１ｂの位置もが鏡面対称であれば、書き込み特性の統一効果は、より高い。
【００５４】
第１実施形態は、図９のように固定層１０１と下部電極５４の平面形状が同じ場合、特に有効である。すなわち、このような構成の磁気抵抗効果素子では、固定層からの漏れ磁場の磁気抵抗効果素子へ印加のされ方がメモリセル相互間で統一されていないと、この漏れ磁場によって書き込み特性がメモリセル相互間で大きくばらつく。これに対し、第１実施形態によれば、図９の構成の磁気抵抗効果素子１１ａ、１１ｂを用いた場合でも、下部電極５４ａ、５４ｂからの漏れ磁場の影響の仕方が全てのメモリセル２ａ、２ｂにおいて統一されるため、大きな書き込みマージンを確保できる。
【００５５】
（第２実施形態）
第２実施形態は、下部電極の形状が第１実施形態と異なる。
【００５６】
図１０乃至図１２を参照して第２実施形態について説明する。図１０は、第２実施形態に係る磁気記憶装置のブロック図である。図１１は、図１０の詳細な構成の一例を示す回路図である。図１０、１１に示すように、図面の左右方向に沿って延びる書き込み線４ａ、４ｂが、図面の上下方向に沿って順次、交互に設けられる。
【００５７】
書き込み線４（４ａ、４ｂ）に対しても書き込み電流が両方向に流れるように構成されている。すなわち、メモリセルアレイ１の左右両側の制御回路５と並ぶ位置に、電流ソース／シンク６が設けられている。
【００５８】
メモリセルアレイ１の左右の電流ソース／シンク６は、メモリセルアレイ１の左右の制御回路５を介して書き込み線４と電気的に接続される。この１対の電流ソース／シンク６は、制御回路５によって、少なくとも１つの書き込み線４の両端と電気的に接続される。
【００５９】
図示せぬ制御信号に応じて、書き込み線４の両端に接続された１対の電流ソース／シンク６の一方は、書き込み線４に書き込み電流を供給し、他方は書き込み線４から電流を引き抜く。書き込み線４を流れる電流の方向は、書き込み線４によって固有であり、書き込み線４ａにおいては図面の右方向に流れ、書き込み線４ｂにおいては図面の左方向に流れる。
【００６０】
メモリセルアレイ１は、メモリセル２ｃ、２ｄから構成され、メモリセル２ｃ、２ｄは、後述のように、平面形状が第１実施形態のそれと異なる。ある書き込み線４に対してはメモリセル２ｃが設けられ、この書き込み線４と隣接する書き込み線４に対してはメモリセル２ｄが設けられる。したがって、各書き込み線３に沿って、メモリセル２ｃ、２ｄが順次交互に配置される。
【００６１】
メモリセルアレイ１の左右の電流ソース／シンク６において、スイッチ回路３２とスイッチ回路３３との接続ノードは、共通線１４と接続される。
【００６２】
その他の構成は、第１実施形態と同じである。
【００６３】
次に、メモリセル２ｃ、２ｄの構造について、図１２を参照して説明する。図１２は、メモリセル２ｃ、２ｄの平面図である。図１２の紙面の上下左右の向きは、ともに、図１０のそれと一致している。すなわち、例えば、図１０の下側は、図１２においても下側である。
【００６４】
図１２に示すように、メモリセル２ｃは、磁気抵抗効果素子１１ａ、下部電極５４ｃ、プラグ５５ａを含み、メモリセル２ｄは、磁気抵抗効果素子１１ｂ、下部電極５４ｄ、プラグ５５ｂを含む。
【００６５】
隣接するメモリセル２ｃ、２ｄは、メモリセル２ｃを上側に、メモリセル２ｄを下側として、１つの組を構成している。メモリセル２ｃ、２ｄは、下部電極５４ｃ、５４ｄ上にそれぞれ設けられる。
【００６６】
下部電極５４ｃと下部電極５４ｄとは、回転対称（点対称）の関係を有する。このような関係を有するものとして、下部電極５４ｃ、５４ｄは、例えば以下の形状を有する。
【００６７】
下部電極５４ｃは、Ｌ字が１８０°回転した平面形状を有し、左右方向に沿って延びる部分５４ｃ１と上下方向に沿って延びる部分５４ｃ２とから構成される。部分５４ｃ１が図面において上側に、部分５４ｃ２が下側に位置する。プラグ５５ａは、部分５４ｃ２と接続される。磁気抵抗効果素子１１ａは、書き込み線３と書き込み線４ａとの間に位置し、その容易軸は、書き込み線４ａに沿っている。
【００６８】
下部電極５４ｄは、Ｌ字の平面形状を有し、左右方向に沿って延びる部分５４ｄ１と上下方向に沿って延びる部分５４ｄ２とから構成される。部分５４ｄ１が図面において下側に、部分５４ｄ２が上側に位置する。プラグ５５ｂは、部分５４ｄ２と接続される。磁気抵抗効果素子１１ｂは、書き込み線３と書き込み線４ｂとの間に位置し、その容易軸は、書き込み線４ｂに沿っている
部分５４ｃ２の左辺は部分５４ｄ２の右辺と面し、部分５４ｃ２の下辺は部分５４ｄ１の上辺と面する。部分５４ｄ２の上辺は部分５４ｃ１の下辺と面する。
【００６９】
書き込み線４ａを流れる電流Ｉ４ａは右方向に流れるため、電流Ｉ４ａによる磁場Ｂａは磁気抵抗効果素子１１ａにおいて下方向に向かう。書き込み線４ｂを流れる電流Ｉ４ｂは左方向に流れるため、電流Ｉ４ｂによる磁場Ｂｂは磁気抵抗効果素子１１ｂにおいて上方向に向かう。
【００７０】
メモリセル２ｃ、２ｄの断面形状は、ＶＩ−ＶＩ線に沿った形状が図６によって、ＶＩＩ−ＶＩＩ線に沿った形状が図７によって示されている。磁気抵抗効果素子２ｃ、２ｄの構成は、図８、図９の何れのであってもよい。
【００７１】
メモリセル２ｃ、２ｄは、以上述べたような構成を有しており、点対象の関係を有する。
【００７２】
第２実施形態に係る磁気記憶装置によれば、隣接する書き込み線４ａ、４ｂがそれぞれ通る下部電極５４ｃ、５４ｄが相互に点対称の関係を有し、且つ書き込み線４ａ、４ｂを流れる方向を固定された書き込み電流Ｉ４ａ、Ｉ４ｂは相互に反対方向に向かう。このため、下部電極５４ｃ、５４ｄの形状が異なっていても、磁場Ｂａ、Ｂｂは、磁気抵抗効果素子１１ａ、１１ｂおよび下部電極５４ｃ、５４ｄへ、全てのメモリセル２ｃ、２ｄにおいて同様に印加される。
【００７３】
具体的には、何れの磁気抵抗効果素子１１ａ、１１ｂに対しても、下部電極５４ｃ、５４ｄの、磁気抵抗効果素子側からプラグ５５ａ、５５ｂ側へと向かう磁場Ｂａ、Ｂｂが印加される。このため、メモリセル２ｃ、２ｄ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【００７４】
なお、第１実施形態と同様に、少なくとも、書き込み線３と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、および下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂの向き、がメモリセル２相互間で揃っていれば、書き込みマージンの増加効果を得られる。
【００７５】
第２実施形態も、第１実施形態において記載したのと同じ理由により、固定層１０１と下部電極５４ｃ、５４ｄの平面形状が同じ場合、特に有効である。
【００７６】
（第３実施形態）
第３実施形態は、第１実施形態にトグル書き込み方式を適用した場合に関する。
【００７７】
トグル書き込み方式では、特許文献２が開示するように、各磁気抵抗効果素子の磁化容易軸は、２種の書き込み線からなる平面において、２種の書き込み線の両方に対して４５°の角度を持った方向に沿う。そして、磁気抵抗効果素子の構造および書き込み電流を流すタイミングも従来のものと異なる。
【００７８】
図１３、図１４は、第３実施形態に係るメモリセルの平面図を示しており、第３実施形態を第１実施形態に適用した場合を示している。図１３は、図１のメモリセルアレイ１ａ内に設けられるメモリセル（メモリセル２ａに対応）を示している。図１４は、図１のメモリセルアレイ１ｂ内に設けられるメモリセル（メモリセル２ｂに対応）を示している。断面構造は、第１実施形態と同じである。
【００７９】
図１３および図１４に示すように、第３実施形態におけるメモリセル２ａ、２ｂは、磁気抵抗効果素子１１ａ、１１ｂの代わりに磁気抵抗効果素子１１ｃ、１１ｄをそれぞれ含んでいることを除いて、第１実施形態と同じである。
【００８０】
磁気抵抗効果素子１１ｃは、下部電極５４ａ上に設けられる。磁気抵抗効果素子１１ｃの磁化容易軸は、書き込み線３ａと書き込み線４ａの両方に対して４５°の方向に沿っている。磁化困難軸は、磁化容易軸と直交する。したがって、書き込み線３ａによる磁界Ｂ３ａ、書き込み線４ａによる磁界Ｂ４ａは、磁化容易軸および磁化困難軸に対して４５°の角度を有する。
【００８１】
磁気抵抗効果素子１１ｄは、下部電極５４ｂ上に設けられる。磁気抵抗効果素子１１ｄの磁化容易軸は、書き込み線３ｂと書き込み線４ｂの両方に対して４５°の方向に沿っている。磁化困難軸は、磁化容易軸と直交する。したがって、書き込み線３ｂによる磁界Ｂ３ｂ、書き込み線４ｂによる磁界Ｂ４ｂは、磁化容易軸および磁化困難軸に対して４５°の角度を有する。
【００８２】
磁気抵抗効果素子１１（磁気抵抗効果素子１１ｃ、１１ｄ）の磁化容易軸は、ともに同じ方向に沿っている。
【００８３】
メモリセル２（メモリセル２ｃ、２ｄ）は、以上述べたような構成を有しているため、鏡面対象の関係を有する。
【００８４】
磁気抵抗効果素子１１ｃ、１１ｄは、図１５および図１６に示す構造を有している。図１５および図１６は、トグルＭＲＡＭに用いることができるＭＴＪ素子の構造を概略的に示す側面図である。図１５は、フリー層とピン層の磁化方向が平行の状態を示している。図１６は、フリー層とピン層の磁化方向が反平行の状態を示している。
【００８５】
図１５および図１６に示すように、固定層１０１は、強磁性金属からなる２つの強磁性層１１１、１１２と、これら強磁性層１１１、１１２に挟まれた常磁性金属からなる常磁性層１１３と、反強磁性金属からなる反強磁性層１１４と、を有する。これら強磁性層１１１、１１２と常磁性層１１３からなる構造が、反強磁性層１１４上に設けられる。２つの強磁性層１１１、１１２は、反強磁性結合している。
【００８６】
自由層１０３は、強磁性金属からなる２つの強磁性層１２１、１２２と、これら強磁性層に挟まれた常磁性金属からなる常磁性層１２３と、を有する。２つの強磁性層１２１、１２２は、反強磁性結合している。
【００８７】
図１５に示すように、平行状態では非磁性層１０２を挟む２つの強磁性層１１１、１２２の磁化方向は平行状態であり、図１６に示すように、反平行の状態では非磁性層１０２を挟む２つの強磁性層１１１、１２２の磁化方向は反平行状態である。
【００８８】
トグル書き込み方式による書き込みでは、書き込み対象となる磁気抵抗効果素子のデータが読み出され、そのデータと書き込みデータとが一致するならば書き込みを行わず、両者が一致しないときのみ書き込みが行われる。
【００８９】
トグル書き込み方式では、書き込みを行うと、書き込み前の磁気抵抗効果素子の状態に関わらずＭＴＪ素子の状態が変化する。例えば、書き込みにより、反平行状態の磁気抵抗効果素子は平行状態に変化し、平行状態の磁気抵抗効果素子は反平行状態に変化する。
【００９０】
磁気抵抗効果素子の状態を反転させるには、書き込み線３ａ、３ｂに、書き込み電流Ｉ３ａ、Ｉ３ｂをそれぞれ流し、書き込み線４ａ、４ｂには、書き込み電流Ｉ４ａ、Ｉ４ｂをそれぞれ流せばよい。
【００９１】
電流Ｉ３ａ、Ｉ３ｂ、Ｉ４ａ、Ｉ４ｂは、書き込みデータによらずその方向が固定されている。また、電流Ｉ３ａ、Ｉ３ｂ、Ｉ４ａ、Ｉ４ｂの流れる方向は、電流Ｉ３ａの方向と電流Ｉ３ｂの方向、電流Ｉ４ａの方向と電流Ｉ４ｂの方向と、が反対になるように設定される。例えば、図１３および図１４に示すように、電流Ｉ３ａは上方向に、電流Ｉ４ａは右方向に、電流Ｉ３ｂは下方向に、電流Ｉ４ｂは左方向に流れる。
【００９２】
電流Ｉ３（電流Ｉ３ａ、Ｉ３ｂ）、電流Ｉ４（電流Ｉ４ａ、Ｉ４ｂ）を与えるタイミングは、例えば、図１７に示すようなタイミングとする。図１７に示すように、時刻Ｔ１において、電流Ｉ４の供給を開始する。電流Ｉ４の供給は継続される。
【００９３】
次いで、時刻Ｔ１から時間Ａ経過後の時刻Ｔ２に電流Ｉ３の供給を開始する。この後、時刻Ｔ３まで、電流Ｉ３、Ｉ４の供給は継続される。次いで、時刻Ｔ３において、電流Ｉ４の供給が停止される。次いで、時刻Ｔ４において電流Ｉ３の供給が停止される。
【００９４】
以上の電流の供給により、磁気抵抗効果素１１ｃ、１１ｄの状態が反転する。
【００９５】
なお、電流Ｉ３の供給開始のタイミングを、電流Ｉ４の供給開始のタイミングよりも一定の遅延時間Ａだけ早くなるように設定してもよい。
【００９６】
第３実施形態に係る磁気記憶装置によれば、第１実施形態と同じくメモリセル２ｃとメモリセル２ｄとが鏡面対称の関係を有し、電流Ｉ３ａの方向と電流Ｉ３ｂの方向および電流Ｉ４ａの方向と電流Ｉ４ｂの方向が反対である。このため、トグル書き込み方式を用いた場合でもメモリセル２ｃ、２ｄへの書き込み特性が統一され、メモリセル２ｃ、２ｄ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【００９７】
なお、第１実施形態と同様に、少なくとも、書き込み線３と書き込み線４と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ３（Ｂ３ａ、Ｂ３ｂ）の向き、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ４（Ｂ４ａ、Ｂ４ｂ）の向きがメモリセル２相互間で揃っていれば、書き込みマージンの増加効果を得られる。
【００９８】
（第４実施形態）
第４実施形態は、第２実施形態にトグル書き込み方式を適用した場合に関する。
【００９９】
図１８は、第４実施形態に係るメモリセルの平面図を示しており、トグル書き込み方式を第２実施形態に適用した場合を示している。断面構造は、第１実施形態と同じである。
【０１００】
図１８に示すように、第４実施形態におけるメモリセル２ｃ、２ｄは、磁気抵抗効果素子１１ａ、１１ｂの代わりに磁気抵抗効果素子１１ｃ、１１ｄをそれぞれ含んでいることを除いて、第２実施形態と同じである。
【０１０１】
磁気抵抗効果素子１１ｃ、１１ｄは、下部電極５４ｃ、５４ｄ上にそれぞれ設けられる。磁気抵抗効果素子１１ｃ、１１ｄの磁化容易軸および磁化困難軸は、書き込み線３ａと書き込み線４ａの両方に対して４５°の方向に沿っている。また、磁気抵抗効果素子１１ｃ、１１ｄの磁化容易軸は、ともに同じ方向に沿っている。
【０１０２】
メモリセル２ｃ、２ｄは、以上述べたような構成を有しており、点対称の関係を有する。
【０１０３】
書き込み電流Ｉ３の流れる方向は、メモリセル２ｃに対する書き込みの場合と、メモリセル２ｄに対する書き込みの場合と、で異なる。すなわち、電流Ｉ３は、メモリセル２ｃへの書き込みの場合は下方向に流れ、メモリセル２ｄへの書き込みの場合は上方向に流れる。その他の書き込み動作は、図１３および図１４を用いて説明した動作と同じである。
【０１０４】
第４実施形態に係る磁気記憶装置によれば、第２実施形態と同じく、隣接する書き込み線４ａ、４ｂがそれぞれ通る下部電極５４ｃ、５４ｄが相互に点対称の関係を有し、且つ電流Ｉ３ａの方向と電流Ｉ３ｂの方向および電流Ｉ４ａの方向と電流Ｉ４ｂの方向が反対である。このため、トグル書き込み方式を用いた場合でもメモリセル２ｃ、２ｄへの書き込み特性が統一され、メモリセル２ｃ、２ｄ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【０１０５】
なお、第１実施形態と同様に、少なくとも、書き込み線３と書き込み線４と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ３（Ｂ３ａ、Ｂ３ｂ）の向き、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ４（Ｂ４ａ、Ｂ４ｂ）の向きがメモリセル２相互間で揃っていれば、書き込みマージンの増加効果を得られる。
【０１０６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【０１０７】
【図１】第１実施形態に係る磁気記憶装置のブロック図。
【図２】第１実施形態の磁気記憶装置の詳細な構成の一例を示す回路図。
【図３】第１実施形態の各スイッチ回路への制御信号の流れを示す図。
【図４】第１実施形態のメモリセルの平面図。
【図５】第１実施形態のメモリセルの平面図。
【図６】第１実施形態の磁気記憶装置の側面図。
【図７】第１実施形態の磁気記憶装置の側面図。
【図８】磁気抵抗効果素子の断面図。
【図９】磁気抵抗効果素子の断面図。
【図１０】第２実施形態に係る磁気記憶装置のブロック図。
【図１１】第２実施形態の磁気記憶装置の詳細な構成の一例を示す回路図。
【図１２】第２実施形態のメモリセルの平面図。
【図１３】第３実施形態のメモリセルの平面図。
【図１４】第３実施形態のメモリセルの平面図。
【図１５】第３実施形態の磁気抵抗効果素子の側面図。
【図１６】第３実施形態の磁気抵抗効果素子の側面図。
【図１７】書き込み電流のタイミングチャート。
【図１８】第４実施形態のメモリセルの平面図。
【符号の説明】
【０１０８】
１ａ、１ｂ…メモリセルアレイ、２ａ、２ｂ…メモリセル、３ａ、３ｂ、４ａ、４ｂ…書き込み線、５…制御回路、６…電流ソース／シンク、７…電流ソース、８…電流シンク、１１…磁気抵抗効果素子、１２…選択トランジスタ、１３…スイッチ回路、１４、１５…共通線、５４ａ、５４ｂ…下部電極、５５ａ、５５ｂ…プラグ。
【技術分野】
【０００１】
本発明は、磁気記憶装置に関し、例えば、メモリセルにおける各部の形状および配置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（Magnetic Random Access Memory（ＭＲＡＭ）)のメモリセルは、１つの磁気抵抗効果素子と、１つの選択トランジスタからなる１Ｔ１Ｒ型が主流である。各磁気抵抗効果素子に印加される磁場を発生するための２種の書き込み線の両端に書き込み電流回路が接続され、一端の書き込み電流回路から他端の書き込み電流回路に向かって電流を流す。書き込み電流回路を隣接するメモリセルアレイの間に設けることにより、書き込み電流回路を複数のメモリセルアレイ間で共通にしたり、制御信号を共有にすることにより回路構成を簡単にできる。
【０００３】
１Ｔ１Ｒ型のメモリセルの場合、磁気抵抗効果素子は、下部電極およびプラグを介して選択トランジスタに電気的に接続される。２本の書き込み線の間に磁気抵抗効果素子が配置されることが必要なので、前記のプラグは、書き込み線の交差点を避けて配置される。下部電極は、プラグと接続される必要があるので、磁気抵抗効果素子の平面形状と異なる平面形状を有する。また、下部電極はメモリセルを高集積化するためにＬ字形状等の平面形状を取ることもある。
【０００４】
全てのメモリセルは、動作マージンを確保するために、同じ振る舞いをすることが望ましい。この要求を達成するために、電極、磁気抵抗効果素子、配線等の各部の物理的形状を揃えることによって、各メモリセルの特性の均一化が図られる（非特許文献１）。
【０００５】
非特許文献１は、書き込み磁場について言及していない。しかしながら、各メモリセルの特性を均質にするには、書き込み磁場の方向、大きさ等の特性をも、各メモリセル相互間で揃えることが好ましい。このためには、電極、磁気抵抗効果素子（特に自由層）、配線等の相対的な位置関係を揃えることが求められる。
【０００６】
ところが、書き込み電流を供給する機能のみを有する書き込み電流回路が隣接するメモリセルアレイ相互間に設けられる場合、メモリセルに印加される磁場の方向が、一方のメモリセルアレイ内のメモリセルと、他方のメモリセルアレイ内のメモリセルとで異なる。したがって、メモリセルへの磁場の印加のされ方がメモリセル相互間で異なる。
【０００７】
また、下部電極の形状は書き込み磁場に影響を与えることが知られている。その理由の１つは、書き込み磁場と下部電極とが電磁気的に結合して書き込み磁場に影響を与え、この結合が下部電極の形状に依存することである。特に、下部電極の平面形状が非対称の場合、メモリセルへの磁場の印加のされ方がメモリセル相互間で大きく異なる。
【０００８】
さらに、製造工程の便宜等の理由により、固定層が下部電極と同じ形状を取ることがある。固定層の磁化は、その向きに応じた方向の漏れ磁場を形成し、書き込み磁場を変化させる。そして、この漏れ磁場は固定層の形状、すなわち下部電極の形状の影響を受ける。このような理由によっても、下部電極の形状が、メモリセルへの磁場の印加のされ方をメモリセル相互間でばらつかせる。
【０００９】
以上述べたように、電極、磁気抵抗効果素子、配線等の各部の物理的形状の違いおよび相対的な位置関係の違いの組み合わせによっては、メモリセルへの印加磁場の特性が異なってしまう。この結果、動作マージンが狭くなる。
【００１０】
特許文献１の図８は、２つのＭＲＡＭマクロＲＭＣＡ、ＲＭＣＢを磁気抵抗効果素子ＶＲの磁化困難軸と平行な仮想軸に関して鏡面対称（線対象）とすることを開示する。また、図２７は、２つのＭＲＡＭマクロＲＭＣＪ、ＲＭＣＫを磁気抵抗効果素子ＶＲの磁化容易軸と平行な仮想軸に関して鏡面対称（線対象）とすることを開示する。こうすることによって、書き込みデータと読み出しデータとの一貫性を維持する効果が得られると述べられている。なお、特許文献１では、同論理（“０”または“１”）のデータの書き込みである限り、ＭＲＡＭマクロの構造によらずに書き込み磁場の方向は全て同じ向きである。
【特許文献１】特開2005-236177号公報
【特許文献２】米国特許第6,545,906号明細書
【非特許文献１】Dietmar Gogl et al.、 "A 16-Mb MRAM Featuring Bootstrapped Write Drivers"、 IEEE journal of Solid-state Circuits、April 2005、vol. 40 pp.902
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、動作マージンの大きな磁気記憶装置を提供しようとするものである。
【課題を解決するための手段】
【００１２】
本発明の一視点による磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイと、第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、を備え、前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置されることを特徴とする。
【００１３】
本発明の一視点による磁気記憶装置は、磁気抵抗効果素子を行列に配置した第１メモリセルアレイおよび第２メモリセルアレイと、前記第１メモリセルアレイ内で第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、前記第２メモリセルアレイ内で前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、前記第１メモリセルアレイ内で前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、前記第２メモリセルアレイ内で前記第３方向に沿って延びる第４書き込み線と、前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、前記第２書き込み線と前記第４書き込み線との間に設けられた第２電極と、前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、を備え、前記磁気抵抗効果素子は、前記第１メモリセルアレイ内の前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２メモリセルアレイ内の前記第２書き込み線と前記第４書き込み線とが交わる位置に配置されることを特徴とする。
【００１４】
本発明の一視点による磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイと、第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、を備え、前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置され、前記第１プラグおよび前記第２プラグは、前記第１書き込み線と前記第２書き込み線との間で前記第１方向に沿って並ぶ、ことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、動作マージンの大きな磁気記憶装置を提供できる。
【発明を実施するための最良の形態】
【００１６】
以下に本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１７】
本明細書において用いられている上下左右という表現は、説明の便宜上、対応する図面の向きに合わせて用いられている。また、同様に請求の範囲において用いられている上下左右という表現も、発明の内容を分かりやすく表現するために用いられている。このため、この表現は絶対的な位置を意味しておらず、適宜回転することによって本明細書、図面、請求項に示す関係に一致する構造も本発明の範囲に含まれる。
【００１８】
（第１実施形態）
図１乃至図９を参照して第１実施形態について説明する。図１は、第１実施形態に係る磁気記憶装置のブロック図である。図１に示すように、磁気記憶装置は、２つのメモリセルアレイ１ａ、１ｂを含んでいる。メモリセルアレイ１ａ、１ｂは、それぞれ、後述のように、行列状に配置された複数のメモリセル２ａ、２ｂから構成される（図１では１つずつのみ図示している）。メモリセル２ａ、２ｂ（包括的には、メモリセル２と称する）は、後述のように、磁気抵抗効果素子を含んでいる。
【００１９】
また、メモリセルアレイ１ａ、１ｂに対して、複数の書き込み線３、４（図１ではメモリセルアレイ１つ当たり１本ずつのみ図示している）を含んでいる。書き込み線３、４は、相互に交わる方向に沿って延び、例えば書き込み線３は紙面の上下方向に沿って延び、書き込み線４は紙面の左右方向に沿って延びる。書き込み線３と書き込み線４とは、メモリセル２の位置で交わり、メモリセル２を挟む。
【００２０】
メモリセルアレイ１ａ、１ｂの周囲には、メモリセルアレイ１ａ、１ｂの各辺に沿って制御回路５が設けられている。
【００２１】
メモリセルアレイ１ａ、１ｂのそれぞれの上下の辺と並ぶ２つの制御回路５と並んで、電流ソース／シンク６が設けられる。電流ソース／シンク６は、制御回路５を介して書き込み線３と接続される。各電流ソース／シンク６は、トランジスタ等のスイッチ回路の組からなる制御回路５によって、少なくとも１つの書き込み線３と電気的に接続される。
【００２２】
図示せぬ制御信号に応じて、書き込み線３の両端に接続された１対の電流ソース／シンク６の一方は、書き込み線３に書き込み電流を供給し、他方は書き込み線３から電流を引き抜く。したがって、メモリセルアレイ１を通る書き込み線３（書き込み線３ａ）およびメモリセルアレイ１ｂを通る書き込み線３（書き込み線３ｂ）には、ともに図において上方に向かう電流と下方に向かう電流が流れ得る。書き込み線３を流れる電流の向きによって、書き込み対象のメモリセルに書き込まれる情報が制御される。
【００２３】
メモリセルアレイ１ａの左の辺と並ぶ制御回路５と、メモリセルアレイ１ｂの右の辺と並ぶ制御回路５と、の間に電流ソース７が設けられる。メモリセルアレイ１ａの右の辺と並ぶ制御回路５と並んで、およびメモリセルアレイ１ａの左の辺と並ぶ制御回路５と並んで電流シンク８が設けられる。
【００２４】
１組の電流ソース７と電流シンク８は、制御回路５によって、少なくとも１つの書き込み線４の両端と電気的に接続される。そして、電流ソース７が接続された書き込み線４に書き込み電流を供給し、電流シンク８が書き込み電流を引き抜く。したがって、書き込み線４には、一方向の電流のみが流れる。具体的には、メモリセルアレイ１ａを通る書き込み線４（書き込み線４ａ）には紙面の右方向に向かう電流のみが流れ、メモリセルアレイ１ｂを通る書き込み線４（書き込み線４ｂ）には紙面の左方向に向かう電流のみが流れる。
【００２５】
電流ソース７が２つのメモリセルアレイ１ａ、１ｂによって共用されているので、電流ソース７の定電流源および制御回路が２つのメモリセルアレイ１ａ、１ｂに対して１つで済む等、集積度の高いレイアウトを実現できる。
【００２６】
図２は、図１の詳細な構成の一例を示す回路図である。なお、図２は、メモリセルアレイ１ａの構成に対応している。メモリセルアレイ１ｂの回路構成は、図２の電流ソース７と電流シンク８との位置が反転していることを除いてメモリセルアレイ１ａと同じである。このため、メモリセルアレイ１ｂの説明は省略する。
【００２７】
図２に示すように、メモリセル２は、磁気抵抗効果素子１１と、これと直列接続されたスイッチ素子、例えば選択トランジスタ１２とから構成される。メモリセル２の磁気抵抗効果素子１１の側の端部は、書き込み線３と接続され、選択トランジスタ１２の側の端部は接地される（共通電位端と接続される）。同じ書き込み線４と接続される各メモリセル２の選択トランジスタ１２のゲート電極は、読み出し線（図示せぬ）と接続されている。
【００２８】
各書き込み線３の両端は、各々、例えばトランジスタからなるスイッチ回路１３を介して、共通線１５と接続される。スイッチ回路１３の組は、制御回路５を構成する。各書き込み線４の両端は、各々、スイッチ回路１３を介して共通線１４と接続される。
【００２９】
各共通線１５は、電流ソース／シンク６と接続される。電流ソース／シンク６は、例えば、直列接続された定電流源３１、スイッチ回路３２、スイッチ回路３３から構成される。電流ソース／シンク６のスイッチ回路３３の側の端部は接地される。共通線１５は、スイッチ回路３２とスイッチ回路３３との接続ノードに接続される。
【００３０】
２本の共通線１４の一方（図では左側）は、電流ソース７と接続される。電流ソース７は、例えば、直列接続された定電流源２１とスイッチ回路２２から構成される。２本の共通線１４の他方（図では右側）は、電流シンク８と接続される。電流シンク８は、例えば一端を接地されたスイッチ回路２３から構成される。
【００３１】
図３に示すように、スイッチ回路１３、２２、２３、３２、３３の制御端（トランジスタの場合、ゲート電極）には、制御信号が供給される。制御信号は、デコーダ４１から供給される。デコーダ４１は、アドレス信号を含む制御信号を供給され、外部制御信号に応じた位置のメモリセルに外部制御信号に応じたデータが書き込まれるように制御信号を生成する。スイッチ回路１３、２２、２３、３２、３３が、この制御信号に従ってオンまたはオフされることにより、アドレス信号が指定する書き込み線３、４に所定の方向の電流が流れ、指定されたメモリセル２にデータが書き込まれる。
【００３２】
読み出しの際は、読み出し対象のメモリセル２の選択トランジスタ１２がオンされ、この対象のメモリセル２と接続された書き込み線３に電流が供給される。このときの電流値あるいは電圧値をセンスアンプで参照値と比較することにより、メモリセル２が保持していたデータが判別される。
【００３３】
次に、メモリセル２ａ、２ｂの構造について、図４乃至図７を参照して説明する。図４はメモリセル２ａの平面図であり、図５はメモリセル２ｂの平面図である。図４、図５の紙面の上下左右の向きは、ともに、図１のそれと一致している。すなわち、例えば、図１の下側は、図４、図５においても下側である。
【００３４】
また、図６は図４のＶＩ−ＶＩ線に沿った断面図であり、図７は図５のＶＩＩ−ＶＩＩ線に沿った断面図である。
【００３５】
図４乃至図７に示すように、メモリセル２は、上部電極５２、磁気抵抗効果素子１１、下部電極５４、選択トランジスタ１２を含んでいる。
【００３６】
半導体基板５１の上方に書き込み線３ａ、３ｂが設けられる。書き込み線３ａ、３ｂの下端に上部電極５２を介して、メモリセル２ａの磁気抵抗効果素子１１（磁気抵抗効果素子１１ａ）、メモリセル２ｂの磁気抵抗効果素子１１（磁気抵抗効果素子１１ｂ）がそれぞれ接続されている。磁気抵抗効果素子１１の磁化容易軸は、書き込み線４の延びる方向に沿っており、磁化困難軸は磁化容易軸と直交する。
【００３７】
書き込み線３ａ、３ｂを流れる電流Ｉ３ａ、Ｉ３ｂは、両方向を取り得る。
【００３８】
磁気抵抗効果素子１１ａ、１１ｂの下面はメモリセル２ａの下部電極５４（下部電極５４ａ）、メモリセル２ｂの下部電極（下部電極５４ｂ）の上面とそれぞれ接続されている。下部電極５４の断面積は磁気抵抗効果素子１１の断面積より大きい。
【００３９】
磁気抵抗効果素子１１は、図８に示すように、下から順に積層された固定層１０１、非磁性層１０２、自由層（記録層）１０３を含んでいる。固定層１０１は、強磁性層と反強磁性層との積層構造からなり、反強磁性層によって強磁性層の磁化方向は磁化容易軸（図４乃至図７の左右方向）に沿って固定されており、固定層１０１として固定された磁化を有する。固定層１０１の下面は下部電極５４の上面と接する。
【００４０】
非磁性層１０２は、非磁性材料からなり、磁気抵抗効果素子１１の磁気抵抗効果を大きくするために、非磁性層１０２をトンネルバリア層として機能させる材料が用いられてもよい。このような材料として、例えばＡｌＯ2が挙げられる。
【００４１】
自由層１０３は、強磁性材料からなり、磁化の方向が可変である。自由層１０３の磁化容易軸は、自由層１０３の磁化容易軸に沿っている。自由層１０３の上面は上部電極の下面と接する。
【００４２】
磁気抵抗効果素子１１は、図９に示す構造を有していても良い。図９に示すように、自由層１０１は下部電極５４と同じ平面形状を有する。
【００４３】
図４乃至図７に示すように、書き込み線４ａ、４ｂは、下部電極５４ａ、５４ｂの下方で、磁気抵抗効果素子１１ａ、１１ｂの直下にそれぞれ設けられる。書き込み線４ａ、４ｂを流れる書き込み電流Ｉ４ａ、Ｉ４ｂは１方向のみである。したがって、電流Ｉ４ａによってメモリセル２ａには下向きの書き込み磁場Ｂａが印加され、電流Ｉ４ｂによってメモリセル２ｂには上向きの書き込み磁場Ｂｂが印加される。下部電極５４ａ、５４ｂと、半導体基板５１の表面とは、メモリセルアレイ２ａのプラグ５５（プラグ５５ａ）、メモリセルアレイ２ｂのプラグ５５（プラグ５５ｂ）によりそれぞれ接続されている。
【００４４】
磁気抵抗効果素子１１ａは、図４において下部電極５４ａの上半分の領域（図６においては下部電極５４ａの右半分の領域）内に配置される。また、プラグ５５ａは、図４において、下部電極５４ａの下半分の領域（図６においては下部電極５４ａの左半分の領域）内に配置される。
【００４５】
一方、磁気抵抗効果素子１１ｂは、図５において下部電極５４ｂの下半分の領域（図７においては下部電極５４ｂの左半分の領域）内に配置される。また、プラグ５５ｂは、図５において、下部電極５４ｂの上半分の領域（図７においては下部電極５４ｂの右半分の領域）内に配置される。
【００４６】
磁気抵抗効果素子１１、書き込み線３、書き込み線４、下部電極５４、プラグ５５の形状は、メモリセル２によらずに実質的に同じ形状を有する。ここで、同じであるとは、各部が、同じプロセスによって、同じ形状ができるという期待の元に形成されたことを意味し、誤差は許容されることを意味する。
【００４７】
メモリセル２ａ、２ｂは、以上述べたような構成を有しているため、容易軸と平行な仮想軸に関して鏡面対称の関係を有している。すなわち、書き込み線３、４、磁気抵抗効果素１１、下部電極５４の形状、相対的な位置関係は、全てのメモリセル２ａ、２ｂにおいて同じである。
【００４８】
図６、図７に示すように、半導体基板５１のプラグ５５が接する位置に、１対のソース／ドレイン拡散領域５６の一方が設けられる。ソース／ドレイン拡散領域５６の他方は、プラグ６１を介して配線層６２と接続される。
【００４９】
１対のソース／ドレイン拡散領域５６相互間の半導体基板５１上には、ゲート絶縁膜５７を介してゲート電極５８が設けられる。ソース／ドレイン拡散領域５６、ゲート絶縁膜５７、ゲート電極５８は選択トランジスタ１２を構成する。半導体基板５１の表面には、素子分離絶縁膜６３も設けられる。
【００５０】
第１実施形態に係る磁気記憶装置によれば、メモリセル２ａとメモリセル２ｂとが鏡面対称の関係を有する。このため、磁場Ｂａ、Ｂｂ（包括的には磁場Ｂ）の方向がメモリセル２ａ、２ｂ間で異なっていても、磁場Ｂａ、Ｂｂは、磁気抵抗効果素子１１ａ、１１ｂおよび下部電極５４ａ、５４ｂへ、全てのメモリセル２ａ、２ｂにおいて同様に印加される。
【００５１】
具体的には、何れの磁気抵抗効果素子１１ａ、１１ｂに対しても、下部電極５４ａ、５４ｂの、磁気抵抗効果素子１１ａ、１１ｂの側からプラグ５５ａ、５５ｂの側へと向かう磁場Ｂａ、Ｂｂが印加される。この結果、下部電極５４ａ、５４ｂと磁場Ｂａ、Ｂｂとの相互作用が、メモリセル２ａ、２ｂ間で統一される。よって、メモリセル２ａ、２ｂへの書き込み特性が統一され、メモリセル２ａ、２ｂ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【００５２】
第１実施形態は、メモリセル２ａ、２ｂの各部が鏡面対称であることを必ずしも要しない。各部の形状および向きがメモリセル２間で同じであるとすると、少なくとも、書き込み線３と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、および下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂの向き、がメモリセル２相互間で揃っていれば良い。こうすれば、磁場Ｂは、全てのメモリセル２において、下部電極５４の磁気抵抗効果素子１１側からプラグ５５側へと印加される。この結果、下部電極における磁気抵抗効果素子の位置、および下部電極と磁気抵抗効果素子に対する方向を固定された磁場の向き、がメモリセルによって統一されていない場合よりも大きな書き込みマージンを確保できる。
【００５３】
しかしながら、上記に加え、下部電極５４ａ、５４ｂにおける磁気抵抗効果素子１１ａ、１１ｂの位置もが鏡面対称であれば、書き込み特性の統一効果は、より高い。
【００５４】
第１実施形態は、図９のように固定層１０１と下部電極５４の平面形状が同じ場合、特に有効である。すなわち、このような構成の磁気抵抗効果素子では、固定層からの漏れ磁場の磁気抵抗効果素子へ印加のされ方がメモリセル相互間で統一されていないと、この漏れ磁場によって書き込み特性がメモリセル相互間で大きくばらつく。これに対し、第１実施形態によれば、図９の構成の磁気抵抗効果素子１１ａ、１１ｂを用いた場合でも、下部電極５４ａ、５４ｂからの漏れ磁場の影響の仕方が全てのメモリセル２ａ、２ｂにおいて統一されるため、大きな書き込みマージンを確保できる。
【００５５】
（第２実施形態）
第２実施形態は、下部電極の形状が第１実施形態と異なる。
【００５６】
図１０乃至図１２を参照して第２実施形態について説明する。図１０は、第２実施形態に係る磁気記憶装置のブロック図である。図１１は、図１０の詳細な構成の一例を示す回路図である。図１０、１１に示すように、図面の左右方向に沿って延びる書き込み線４ａ、４ｂが、図面の上下方向に沿って順次、交互に設けられる。
【００５７】
書き込み線４（４ａ、４ｂ）に対しても書き込み電流が両方向に流れるように構成されている。すなわち、メモリセルアレイ１の左右両側の制御回路５と並ぶ位置に、電流ソース／シンク６が設けられている。
【００５８】
メモリセルアレイ１の左右の電流ソース／シンク６は、メモリセルアレイ１の左右の制御回路５を介して書き込み線４と電気的に接続される。この１対の電流ソース／シンク６は、制御回路５によって、少なくとも１つの書き込み線４の両端と電気的に接続される。
【００５９】
図示せぬ制御信号に応じて、書き込み線４の両端に接続された１対の電流ソース／シンク６の一方は、書き込み線４に書き込み電流を供給し、他方は書き込み線４から電流を引き抜く。書き込み線４を流れる電流の方向は、書き込み線４によって固有であり、書き込み線４ａにおいては図面の右方向に流れ、書き込み線４ｂにおいては図面の左方向に流れる。
【００６０】
メモリセルアレイ１は、メモリセル２ｃ、２ｄから構成され、メモリセル２ｃ、２ｄは、後述のように、平面形状が第１実施形態のそれと異なる。ある書き込み線４に対してはメモリセル２ｃが設けられ、この書き込み線４と隣接する書き込み線４に対してはメモリセル２ｄが設けられる。したがって、各書き込み線３に沿って、メモリセル２ｃ、２ｄが順次交互に配置される。
【００６１】
メモリセルアレイ１の左右の電流ソース／シンク６において、スイッチ回路３２とスイッチ回路３３との接続ノードは、共通線１４と接続される。
【００６２】
その他の構成は、第１実施形態と同じである。
【００６３】
次に、メモリセル２ｃ、２ｄの構造について、図１２を参照して説明する。図１２は、メモリセル２ｃ、２ｄの平面図である。図１２の紙面の上下左右の向きは、ともに、図１０のそれと一致している。すなわち、例えば、図１０の下側は、図１２においても下側である。
【００６４】
図１２に示すように、メモリセル２ｃは、磁気抵抗効果素子１１ａ、下部電極５４ｃ、プラグ５５ａを含み、メモリセル２ｄは、磁気抵抗効果素子１１ｂ、下部電極５４ｄ、プラグ５５ｂを含む。
【００６５】
隣接するメモリセル２ｃ、２ｄは、メモリセル２ｃを上側に、メモリセル２ｄを下側として、１つの組を構成している。メモリセル２ｃ、２ｄは、下部電極５４ｃ、５４ｄ上にそれぞれ設けられる。
【００６６】
下部電極５４ｃと下部電極５４ｄとは、回転対称（点対称）の関係を有する。このような関係を有するものとして、下部電極５４ｃ、５４ｄは、例えば以下の形状を有する。
【００６７】
下部電極５４ｃは、Ｌ字が１８０°回転した平面形状を有し、左右方向に沿って延びる部分５４ｃ１と上下方向に沿って延びる部分５４ｃ２とから構成される。部分５４ｃ１が図面において上側に、部分５４ｃ２が下側に位置する。プラグ５５ａは、部分５４ｃ２と接続される。磁気抵抗効果素子１１ａは、書き込み線３と書き込み線４ａとの間に位置し、その容易軸は、書き込み線４ａに沿っている。
【００６８】
下部電極５４ｄは、Ｌ字の平面形状を有し、左右方向に沿って延びる部分５４ｄ１と上下方向に沿って延びる部分５４ｄ２とから構成される。部分５４ｄ１が図面において下側に、部分５４ｄ２が上側に位置する。プラグ５５ｂは、部分５４ｄ２と接続される。磁気抵抗効果素子１１ｂは、書き込み線３と書き込み線４ｂとの間に位置し、その容易軸は、書き込み線４ｂに沿っている
部分５４ｃ２の左辺は部分５４ｄ２の右辺と面し、部分５４ｃ２の下辺は部分５４ｄ１の上辺と面する。部分５４ｄ２の上辺は部分５４ｃ１の下辺と面する。
【００６９】
書き込み線４ａを流れる電流Ｉ４ａは右方向に流れるため、電流Ｉ４ａによる磁場Ｂａは磁気抵抗効果素子１１ａにおいて下方向に向かう。書き込み線４ｂを流れる電流Ｉ４ｂは左方向に流れるため、電流Ｉ４ｂによる磁場Ｂｂは磁気抵抗効果素子１１ｂにおいて上方向に向かう。
【００７０】
メモリセル２ｃ、２ｄの断面形状は、ＶＩ−ＶＩ線に沿った形状が図６によって、ＶＩＩ−ＶＩＩ線に沿った形状が図７によって示されている。磁気抵抗効果素子２ｃ、２ｄの構成は、図８、図９の何れのであってもよい。
【００７１】
メモリセル２ｃ、２ｄは、以上述べたような構成を有しており、点対象の関係を有する。
【００７２】
第２実施形態に係る磁気記憶装置によれば、隣接する書き込み線４ａ、４ｂがそれぞれ通る下部電極５４ｃ、５４ｄが相互に点対称の関係を有し、且つ書き込み線４ａ、４ｂを流れる方向を固定された書き込み電流Ｉ４ａ、Ｉ４ｂは相互に反対方向に向かう。このため、下部電極５４ｃ、５４ｄの形状が異なっていても、磁場Ｂａ、Ｂｂは、磁気抵抗効果素子１１ａ、１１ｂおよび下部電極５４ｃ、５４ｄへ、全てのメモリセル２ｃ、２ｄにおいて同様に印加される。
【００７３】
具体的には、何れの磁気抵抗効果素子１１ａ、１１ｂに対しても、下部電極５４ｃ、５４ｄの、磁気抵抗効果素子側からプラグ５５ａ、５５ｂ側へと向かう磁場Ｂａ、Ｂｂが印加される。このため、メモリセル２ｃ、２ｄ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【００７４】
なお、第１実施形態と同様に、少なくとも、書き込み線３と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、および下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂの向き、がメモリセル２相互間で揃っていれば、書き込みマージンの増加効果を得られる。
【００７５】
第２実施形態も、第１実施形態において記載したのと同じ理由により、固定層１０１と下部電極５４ｃ、５４ｄの平面形状が同じ場合、特に有効である。
【００７６】
（第３実施形態）
第３実施形態は、第１実施形態にトグル書き込み方式を適用した場合に関する。
【００７７】
トグル書き込み方式では、特許文献２が開示するように、各磁気抵抗効果素子の磁化容易軸は、２種の書き込み線からなる平面において、２種の書き込み線の両方に対して４５°の角度を持った方向に沿う。そして、磁気抵抗効果素子の構造および書き込み電流を流すタイミングも従来のものと異なる。
【００７８】
図１３、図１４は、第３実施形態に係るメモリセルの平面図を示しており、第３実施形態を第１実施形態に適用した場合を示している。図１３は、図１のメモリセルアレイ１ａ内に設けられるメモリセル（メモリセル２ａに対応）を示している。図１４は、図１のメモリセルアレイ１ｂ内に設けられるメモリセル（メモリセル２ｂに対応）を示している。断面構造は、第１実施形態と同じである。
【００７９】
図１３および図１４に示すように、第３実施形態におけるメモリセル２ａ、２ｂは、磁気抵抗効果素子１１ａ、１１ｂの代わりに磁気抵抗効果素子１１ｃ、１１ｄをそれぞれ含んでいることを除いて、第１実施形態と同じである。
【００８０】
磁気抵抗効果素子１１ｃは、下部電極５４ａ上に設けられる。磁気抵抗効果素子１１ｃの磁化容易軸は、書き込み線３ａと書き込み線４ａの両方に対して４５°の方向に沿っている。磁化困難軸は、磁化容易軸と直交する。したがって、書き込み線３ａによる磁界Ｂ３ａ、書き込み線４ａによる磁界Ｂ４ａは、磁化容易軸および磁化困難軸に対して４５°の角度を有する。
【００８１】
磁気抵抗効果素子１１ｄは、下部電極５４ｂ上に設けられる。磁気抵抗効果素子１１ｄの磁化容易軸は、書き込み線３ｂと書き込み線４ｂの両方に対して４５°の方向に沿っている。磁化困難軸は、磁化容易軸と直交する。したがって、書き込み線３ｂによる磁界Ｂ３ｂ、書き込み線４ｂによる磁界Ｂ４ｂは、磁化容易軸および磁化困難軸に対して４５°の角度を有する。
【００８２】
磁気抵抗効果素子１１（磁気抵抗効果素子１１ｃ、１１ｄ）の磁化容易軸は、ともに同じ方向に沿っている。
【００８３】
メモリセル２（メモリセル２ｃ、２ｄ）は、以上述べたような構成を有しているため、鏡面対象の関係を有する。
【００８４】
磁気抵抗効果素子１１ｃ、１１ｄは、図１５および図１６に示す構造を有している。図１５および図１６は、トグルＭＲＡＭに用いることができるＭＴＪ素子の構造を概略的に示す側面図である。図１５は、フリー層とピン層の磁化方向が平行の状態を示している。図１６は、フリー層とピン層の磁化方向が反平行の状態を示している。
【００８５】
図１５および図１６に示すように、固定層１０１は、強磁性金属からなる２つの強磁性層１１１、１１２と、これら強磁性層１１１、１１２に挟まれた常磁性金属からなる常磁性層１１３と、反強磁性金属からなる反強磁性層１１４と、を有する。これら強磁性層１１１、１１２と常磁性層１１３からなる構造が、反強磁性層１１４上に設けられる。２つの強磁性層１１１、１１２は、反強磁性結合している。
【００８６】
自由層１０３は、強磁性金属からなる２つの強磁性層１２１、１２２と、これら強磁性層に挟まれた常磁性金属からなる常磁性層１２３と、を有する。２つの強磁性層１２１、１２２は、反強磁性結合している。
【００８７】
図１５に示すように、平行状態では非磁性層１０２を挟む２つの強磁性層１１１、１２２の磁化方向は平行状態であり、図１６に示すように、反平行の状態では非磁性層１０２を挟む２つの強磁性層１１１、１２２の磁化方向は反平行状態である。
【００８８】
トグル書き込み方式による書き込みでは、書き込み対象となる磁気抵抗効果素子のデータが読み出され、そのデータと書き込みデータとが一致するならば書き込みを行わず、両者が一致しないときのみ書き込みが行われる。
【００８９】
トグル書き込み方式では、書き込みを行うと、書き込み前の磁気抵抗効果素子の状態に関わらずＭＴＪ素子の状態が変化する。例えば、書き込みにより、反平行状態の磁気抵抗効果素子は平行状態に変化し、平行状態の磁気抵抗効果素子は反平行状態に変化する。
【００９０】
磁気抵抗効果素子の状態を反転させるには、書き込み線３ａ、３ｂに、書き込み電流Ｉ３ａ、Ｉ３ｂをそれぞれ流し、書き込み線４ａ、４ｂには、書き込み電流Ｉ４ａ、Ｉ４ｂをそれぞれ流せばよい。
【００９１】
電流Ｉ３ａ、Ｉ３ｂ、Ｉ４ａ、Ｉ４ｂは、書き込みデータによらずその方向が固定されている。また、電流Ｉ３ａ、Ｉ３ｂ、Ｉ４ａ、Ｉ４ｂの流れる方向は、電流Ｉ３ａの方向と電流Ｉ３ｂの方向、電流Ｉ４ａの方向と電流Ｉ４ｂの方向と、が反対になるように設定される。例えば、図１３および図１４に示すように、電流Ｉ３ａは上方向に、電流Ｉ４ａは右方向に、電流Ｉ３ｂは下方向に、電流Ｉ４ｂは左方向に流れる。
【００９２】
電流Ｉ３（電流Ｉ３ａ、Ｉ３ｂ）、電流Ｉ４（電流Ｉ４ａ、Ｉ４ｂ）を与えるタイミングは、例えば、図１７に示すようなタイミングとする。図１７に示すように、時刻Ｔ１において、電流Ｉ４の供給を開始する。電流Ｉ４の供給は継続される。
【００９３】
次いで、時刻Ｔ１から時間Ａ経過後の時刻Ｔ２に電流Ｉ３の供給を開始する。この後、時刻Ｔ３まで、電流Ｉ３、Ｉ４の供給は継続される。次いで、時刻Ｔ３において、電流Ｉ４の供給が停止される。次いで、時刻Ｔ４において電流Ｉ３の供給が停止される。
【００９４】
以上の電流の供給により、磁気抵抗効果素１１ｃ、１１ｄの状態が反転する。
【００９５】
なお、電流Ｉ３の供給開始のタイミングを、電流Ｉ４の供給開始のタイミングよりも一定の遅延時間Ａだけ早くなるように設定してもよい。
【００９６】
第３実施形態に係る磁気記憶装置によれば、第１実施形態と同じくメモリセル２ｃとメモリセル２ｄとが鏡面対称の関係を有し、電流Ｉ３ａの方向と電流Ｉ３ｂの方向および電流Ｉ４ａの方向と電流Ｉ４ｂの方向が反対である。このため、トグル書き込み方式を用いた場合でもメモリセル２ｃ、２ｄへの書き込み特性が統一され、メモリセル２ｃ、２ｄ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【００９７】
なお、第１実施形態と同様に、少なくとも、書き込み線３と書き込み線４と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ３（Ｂ３ａ、Ｂ３ｂ）の向き、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ４（Ｂ４ａ、Ｂ４ｂ）の向きがメモリセル２相互間で揃っていれば、書き込みマージンの増加効果を得られる。
【００９８】
（第４実施形態）
第４実施形態は、第２実施形態にトグル書き込み方式を適用した場合に関する。
【００９９】
図１８は、第４実施形態に係るメモリセルの平面図を示しており、トグル書き込み方式を第２実施形態に適用した場合を示している。断面構造は、第１実施形態と同じである。
【０１００】
図１８に示すように、第４実施形態におけるメモリセル２ｃ、２ｄは、磁気抵抗効果素子１１ａ、１１ｂの代わりに磁気抵抗効果素子１１ｃ、１１ｄをそれぞれ含んでいることを除いて、第２実施形態と同じである。
【０１０１】
磁気抵抗効果素子１１ｃ、１１ｄは、下部電極５４ｃ、５４ｄ上にそれぞれ設けられる。磁気抵抗効果素子１１ｃ、１１ｄの磁化容易軸および磁化困難軸は、書き込み線３ａと書き込み線４ａの両方に対して４５°の方向に沿っている。また、磁気抵抗効果素子１１ｃ、１１ｄの磁化容易軸は、ともに同じ方向に沿っている。
【０１０２】
メモリセル２ｃ、２ｄは、以上述べたような構成を有しており、点対称の関係を有する。
【０１０３】
書き込み電流Ｉ３の流れる方向は、メモリセル２ｃに対する書き込みの場合と、メモリセル２ｄに対する書き込みの場合と、で異なる。すなわち、電流Ｉ３は、メモリセル２ｃへの書き込みの場合は下方向に流れ、メモリセル２ｄへの書き込みの場合は上方向に流れる。その他の書き込み動作は、図１３および図１４を用いて説明した動作と同じである。
【０１０４】
第４実施形態に係る磁気記憶装置によれば、第２実施形態と同じく、隣接する書き込み線４ａ、４ｂがそれぞれ通る下部電極５４ｃ、５４ｄが相互に点対称の関係を有し、且つ電流Ｉ３ａの方向と電流Ｉ３ｂの方向および電流Ｉ４ａの方向と電流Ｉ４ｂの方向が反対である。このため、トグル書き込み方式を用いた場合でもメモリセル２ｃ、２ｄへの書き込み特性が統一され、メモリセル２ｃ、２ｄ相互間での書き込みマージンの大きな磁気記憶装置を実現できる。
【０１０５】
なお、第１実施形態と同様に、少なくとも、書き込み線３と書き込み線４と下部電極５４と磁気抵抗効果素子１１との相互間の相対的な位置関係、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ３（Ｂ３ａ、Ｂ３ｂ）の向き、下部電極５４と磁気抵抗効果素子１１に対する磁場Ｂ４（Ｂ４ａ、Ｂ４ｂ）の向きがメモリセル２相互間で揃っていれば、書き込みマージンの増加効果を得られる。
【０１０６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【０１０７】
【図１】第１実施形態に係る磁気記憶装置のブロック図。
【図２】第１実施形態の磁気記憶装置の詳細な構成の一例を示す回路図。
【図３】第１実施形態の各スイッチ回路への制御信号の流れを示す図。
【図４】第１実施形態のメモリセルの平面図。
【図５】第１実施形態のメモリセルの平面図。
【図６】第１実施形態の磁気記憶装置の側面図。
【図７】第１実施形態の磁気記憶装置の側面図。
【図８】磁気抵抗効果素子の断面図。
【図９】磁気抵抗効果素子の断面図。
【図１０】第２実施形態に係る磁気記憶装置のブロック図。
【図１１】第２実施形態の磁気記憶装置の詳細な構成の一例を示す回路図。
【図１２】第２実施形態のメモリセルの平面図。
【図１３】第３実施形態のメモリセルの平面図。
【図１４】第３実施形態のメモリセルの平面図。
【図１５】第３実施形態の磁気抵抗効果素子の側面図。
【図１６】第３実施形態の磁気抵抗効果素子の側面図。
【図１７】書き込み電流のタイミングチャート。
【図１８】第４実施形態のメモリセルの平面図。
【符号の説明】
【０１０８】
１ａ、１ｂ…メモリセルアレイ、２ａ、２ｂ…メモリセル、３ａ、３ｂ、４ａ、４ｂ…書き込み線、５…制御回路、６…電流ソース／シンク、７…電流ソース、８…電流シンク、１１…磁気抵抗効果素子、１２…選択トランジスタ、１３…スイッチ回路、１４、１５…共通線、５４ａ、５４ｂ…下部電極、５５ａ、５５ｂ…プラグ。
【特許請求の範囲】
【請求項１】
磁気抵抗効果素子を行列に配置したメモリセルアレイと、
第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、
前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、
前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、
前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、
前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、
前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、
前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、
を備え、
前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置されることを特徴とする磁気記憶装置。
【請求項２】
磁気抵抗効果素子を行列に配置した第１メモリセルアレイおよび第２メモリセルアレイと、
前記第１メモリセルアレイ内で第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、
前記第２メモリセルアレイ内で前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、
前記第１メモリセルアレイ内で前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、
前記第２メモリセルアレイ内で前記第３方向に沿って延びる第４書き込み線と、
前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、
前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、
前記第２書き込み線と前記第４書き込み線との間に設けられた第２電極と、
前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、
を備え、
前記磁気抵抗効果素子は、前記第１メモリセルアレイ内の前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２メモリセルアレイ内の前記第２書き込み線と前記第４書き込み線とが交わる位置に配置されることを特徴とする磁気記憶装置。
【請求項３】
前記第１書き込み線および前記第２書き込み線に電流を供給し、前記第１メモリセルアレイと前記第２メモリセルアレイとの間に配置された、電流ソースをさらに備えることを特徴とする請求項２に記載の磁気記憶装置。
【請求項４】
磁気抵抗効果素子を行列に配置したメモリセルアレイと、
第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、
前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、
前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、
前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、
前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、
前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、
前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、
を備え、
前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置され、
前記第１プラグおよび前記第２プラグは、前記第１書き込み線と前記第２書き込み線との間で前記第１方向に沿って並ぶ、
ことを特徴とする磁気記憶装置。
【請求項５】
前記第１電極および前記第２電極および前記磁気抵抗効果素子は、同じ形状を有することを特徴とする請求項１乃至４のいずれか１項に記載の磁気記憶装置。
【請求項１】
磁気抵抗効果素子を行列に配置したメモリセルアレイと、
第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、
前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、
前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、
前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、
前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、
前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、
前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、
を備え、
前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置されることを特徴とする磁気記憶装置。
【請求項２】
磁気抵抗効果素子を行列に配置した第１メモリセルアレイおよび第２メモリセルアレイと、
前記第１メモリセルアレイ内で第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、
前記第２メモリセルアレイ内で前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、
前記第１メモリセルアレイ内で前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、
前記第２メモリセルアレイ内で前記第３方向に沿って延びる第４書き込み線と、
前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、
前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、
前記第２書き込み線と前記第４書き込み線との間に設けられた第２電極と、
前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、
を備え、
前記磁気抵抗効果素子は、前記第１メモリセルアレイ内の前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２メモリセルアレイ内の前記第２書き込み線と前記第４書き込み線とが交わる位置に配置されることを特徴とする磁気記憶装置。
【請求項３】
前記第１書き込み線および前記第２書き込み線に電流を供給し、前記第１メモリセルアレイと前記第２メモリセルアレイとの間に配置された、電流ソースをさらに備えることを特徴とする請求項２に記載の磁気記憶装置。
【請求項４】
磁気抵抗効果素子を行列に配置したメモリセルアレイと、
第１方向に沿って延び、前記第１方向に向かう電流のみが供給される第１書き込み線と、
前記第１方向に沿って延び、前記第１方向とは逆向きの第２方向に向かう電流のみが供給される第２書き込み線と、
前記第１方向と直交する第３方向に沿って延びる第３書き込み線と、
前記第１書き込み線と前記第３書き込み線との間に設けられた第１電極と、
前記第１電極に接続され、前記第１書き込み線より前記第３方向に沿って下側に設けられた第１プラグと、
前記第２書き込み線と前記第３書き込み線との間に設けられた第２電極と、
前記第２電極に接続され、前記第２書き込み線より前記第３方向に沿って上側に設けられた第２プラグと、
を備え、
前記磁気抵抗効果素子は、前記第１書き込み線と前記第３書き込み線とが交わる位置、および前記第２書き込み線と前記第３書き込み線とが交わる位置に配置され、
前記第１プラグおよび前記第２プラグは、前記第１書き込み線と前記第２書き込み線との間で前記第１方向に沿って並ぶ、
ことを特徴とする磁気記憶装置。
【請求項５】
前記第１電極および前記第２電極および前記磁気抵抗効果素子は、同じ形状を有することを特徴とする請求項１乃至４のいずれか１項に記載の磁気記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００７−３１１４８８（Ｐ２００７−３１１４８８Ａ）
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願番号】特願２００６−１３７９８３（Ｐ２００６−１３７９８３）
【出願日】平成１８年５月１７日（２００６．５．１７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願日】平成１８年５月１７日（２００６．５．１７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]