【課題】共有メモリへの違反アクセスを検出する。
【解決手段】マルチプロセッサシステムは、複数のプロセッサコア１１に対応して設けられ、かつ有効情報と、更新情報と、アドレス情報とを格納するタグ格納部２２を含む複数のキャッシュメモリ２１と、複数のプロセッサコア１１に共有される共有メモリ１４と、複数のプロセッサコア１１から共有メモリ１４へのアクセス要求を調停し、かつ調停されたアクセス要求を共有メモリ１４及び複数のキャッシュメモリ２１に送るアービタ回路１３とを具備する。アクセス要求は、キャッシュラインのデータが書き換えられた旨を示す識別信号を含む。複数のキャッシュメモリ２１はそれぞれ、タグ格納部２２の情報と、アービタ回路１３からのアクセス要求とを比較して、違反アクセスを検出する違反検出回路２４を含む。 （もっと読む）

【課題】ディレクトリ１１０で訂正不可能障害が検出された場合でも、継続動作可能状態に復帰できるメモリコントローラ１０９等を提供する。
【解決手段】メモリコントローラ１０９は、第一のエントリ情報の一部のキャッシュデータからなる第二のエントリ情報を保持するディレクトリキャッシュ１１２を備えている。ディレクトリ１１０のエントリ情報に訂正不可能な異常が検出された場合、そのエントリ情報を無効化し、そのエントリ情報に代わる代替エントリ情報をディレクトリキャッシュ１１２に作成する。これにより、プロセッサ１０１〜１０４は、異常の発生したエントリ情報を使わずに、代替エントリ情報を使うことができるので、継続動作可能状態に復帰する。 （もっと読む）

【課題】監視処理のために処理時間が必要、ライトバックキャッシュにできないことにより処理速度の低下、安価なキャシュメモリを使用できないためコストアップになる等の課題があった。
【解決手段】ＣＰＵ１１の共有バス端子１１ａをグローバル共有バス１５ｂに接続し、ローカルキャッシュメモリ１２のバス端子をグローバル非共有バス１５ａに接続し、前記グローバル共有バスを前記ＣＰＵが用いる共有情報を記憶した外部の共有メモリ１９ｂに接続し、前記グローバル非共有バス１５ａを前記ＣＰＵが用いる非共有情報を記憶した外部の非共有メモリ１９ａに接続したものである。 （もっと読む）

【課題】 プロセッサバスの負荷を軽減するとともに、データの高速転送を可能とする。
【解決手段】 バスインタフェースアダプタ１０が、プロセッサ２０からのリクエストの受信やプロセッサ２０へレスポンスの送信を行なうプロセッサバスインタフェース制御部１１と、各プロセッサ２０のキャッシュラインの物理アドレス及び／又はキャッシュステータスを有する履歴テーブルを記憶する履歴テーブル記憶部１４と、履歴テーブルを参照する履歴テーブル制御部１５と、プロセッサバスインタフェース制御部１１で受信されたリクエストの内容及び／又は履歴テーブル制御部１５での参照の結果にもとづき、プロセッサ２０とシステムメモリ４０との間でデータの転送を行なうリクエスト監視部１６とを備えた。 （もっと読む）

【課題】複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。
【解決手段】複数のプロセッサ１０１〜１０５と、複数のプロセッサ１０１〜１０５からアクセス可能な共有メモリ１３１と、を具備し、複数のプロセッサの各々のプロセッサは、指定領域の破棄と書戻しをプログラムから命令できるキャッシュメモリ１１１〜１１５を備え、各々のプロセッサ上で動作するプログラムは、処理単位となるプログラムの実行直前で、キャッシュメモリの入力データ領域を破棄命令にて破棄し、処理単位となるプログラムの実行直後で、キャッシュメモリの出力データ領域を書戻し命令にて共有メモリに書戻す。 （もっと読む）

【課題】データ一貫性制御を単純なものとしつつ、キャッシュエージェントにデッドロックを防止するための十分大きなサイズのバッファを持つ必要のないデータ一貫性制御システム及びデータ一貫性制御方法を提供する。
【解決手段】データ一貫性制御システムは、複数のキャッシュエージェントと、ホームエージェントとが複数のネットワークで接続されている。ホームエージェントは、アクセス要求を受けると、スヌープ要求を発行する手段を備える。キャッシュエージェントは、スヌープ要求を受け取ると、ホームエージェントに対してスヌープ応答を発行する手段と、スヌープリトライ応答を発行する手段とを備える。更に、キャッシュエージェントは、スヌープ応答とスヌープリトライ応答とが異なるネットワークによって配送する手段と、ホームエージェントは、スヌープリトライ応答を管理する手段と、その管理手段により、スヌープ要求を再発行する手段とを備える。 （もっと読む）

【目的】 簡単な構成でキャッシュシステムを安全に運用可能なことを課題とする。
【構成】 ＣＰＵと、該ＣＰＵが使用するキャッシュメモリと主メモリとを備え、前記キャッシュメモリに対して周期的に置換フラッシュを行うプロセッサシステムのキャッシュフラッシュ方法において、前記主メモリ上に設けたそれぞれがキャッシュサイズに相当する複数の置換フラッシュ用メモリエリア（例えばＡ面，Ｂ面）を備え、該複数の置換フラッシュ用メモリエリアのデータを交互に読み出すことでキャッシュメモリの置換フラッシュを行う。 （もっと読む）

【課題】不揮発メモリの容量を抑えつつ、キャッシュメモリに格納されたデータを適切に退避させることのできる技術を提供する。
【解決手段】Ｉ／Ｏプロセッサ２２０が、キャッシュメモリ２５３上のダーティデータ量がしきい値を超えるか否かを判定し、超えると判定した場合に、キャッシュメモリ２５３のダーティデータの一部を記憶デバイス３１０へ書き込み、電源監視制御部２５７により供給される電力の電圧異常が検出された場合に、電力監視制御部２５７がバッテリ５００からの電力を用いて電力の供給を維持し、プロセッサ２５２がバッテリ５００からの電力の供給を受けて、キャッシュメモリ２５３に格納されているダーティデータを不揮発メモリ２５５に退避させる。 （もっと読む）

【課題】シミュレータにおいて、キャッシュの一貫性に異常が発生する可能性のあるメモリ領域へのアクセスを検出するキャッシュ一貫性異常検出装置を提供すること。
【解決手段】メモリ領域特定手段ＡＡ０７が、キャッシュの一貫性に異常が発生する可能性があるメモリ領域（模擬中央演算装置ＡＡ０４が書き込みを行った後、キャッシュのクリーン命令が実行されていないメモリ領域、ならびに、模擬中央演算装置ＡＡ０４が書き込みもしくは読み込みを行った後、キャッシュの無効化命令が実行されていないメモリ領域）を特定し、メモリアクセス監視手段ＡＡ０８が、模擬マスタＡＡ０３によるメモリアクセスを監視することで、キャッシュに一貫性の異常が生じる可能性のあるメモリアクセスを判別し、ユーザ通知手段ＡＡ０９が、キャッシュの一貫性に異常が生じた可能性がある旨を通知する。 （もっと読む）

【課題】簡単な構成でフォルス・シェアリングを検知可能にする。
【解決手段】マルチプロセッサシステムにおいて、プロセッサのアクセスの対象となるデータが、複数の第１のキャッシュメモリ及び複数のプロセッサに共通に設けられる第２のキャッシュメモリのうちの２つ以上のキャッシュメモリに格納されている場合において、アクセスの対象となるデータに対するプロセッサの書き込みによる更新データと書き込み前の未更新データとが存在するときには、未更新データが格納されている第１のキャッシュメモリであることを検出し、未更新データが格納されている第１のキャッシュメモリに対して前記アクセスの対象となるデータに対する書き込み命令が発生したことを検出した場合には、検出出力を出力する。 （もっと読む）

【課題】マルチプロセッサシステムにおけるキャッシュコヒーレンシを保証しつつ、システムのパフォーマンスを向上させる。
【解決手段】マルチプロセッサシステム１００におけるメモリマネージャ２００は、プロセッサ１２０からのリード要求のアドレスが、プロセッサ１１０のデータキャッシュ１１６と共有メモリ１５８との整合性が要求されるアドレスの範囲に含まれることを条件に、データキャッシュ１１６と共有メモリ１５８との整合性を保つ整合処理をプロセッサ１１０に実行せしめる。そして、プロセッサ１１０による前記整合処理が完了したことを条件にプロセッサ１２０により要求されたリードを許可する。 （もっと読む）

【課題】障害発生時の二重化にかかる時間を短くすることを課題とする。
【解決手段】現用系プロセッサ２０１ａのシステムコントローラ２０３ａは、障害発生時に、ＣＰＵキャッシュタグ記憶部２０８ａに格納されたキャッシュタグを用いて、更新データを格納しているキャッシュラインを検索する。そして、システムコントローラ２０３ａは、検索されたキャッシュラインに対応するキャッシュメモリ２０４ａのアドレスに、主メモリ２１０ａにコピーバックインバリデート指示を行う。続いて、システムコントローラ２０３ａは、コピーバックインバリデート指示が行われたキャッシュメモリ２０４ａにおけるキャッシュラインの更新データを引継ぎ用バッファメモリ２１４ａにコピーバックする。その後、システムコントローラ２０３ａは、コピーバックされた更新データを予備系プロセッサ２０１ｂに送信して二重化する。 （もっと読む）

【課題】限られたＬ２キャッシュ１３ａの資源を有効に活用し、不必要なデータの書き戻しをなくすこと。
【解決手段】キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。そして、Ｌ２キャッシュ制御部１３は、Ｌ１インデックスの仮想ページ番号に属する部分ＶＡ２１とＬ２インデックスの物理ページ番号に属する部分ＰＡ２１とを基にしてＳＰフラグの状態を切り換え、ＳＰフラグの状態に基づいてＬ１キャッシュ１２ａからサブラインに対するデータの書き戻しを実行し、要求対象となるサブラインのデータをＬ１キャッシュ制御部１２に出力する。 （もっと読む）

【課題】 本発明の課題は、効果的にマルチスレッドプロセッサ及びマルチスレッドプロセッサの１つのスレッドの処理を一時的にサスペンドするプロセッサ、装置、方法、システム及びコンピュータ可読媒体を提供することである。
【解決手段】 本発明は、モニタアドレスを示す関連するアドレスオペランドを有する第１命令を有する第１スレッドを含む複数のスレッドの実行を可能にする複数の実行ユニットと、前記第１スレッドの実行をサスペンドするサスペンド論理と、前記モニタアドレスへのメモリアクセスに応答して前記第１スレッドを再開させるモニタとを有することを特徴とするプロセッサからなる。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、キャッシュミスを低減し、動作の高速化を行えるキャッシュメモリ装置およびマルチプロセッサシステムを提供する。
【解決手段】マルチプロセッサシステムにおけるキャッシュメモリ装置１３０Ａは、記憶領域１３１Ａと他のキャッシュメモリ装置の記憶領域とでアクセスされるデータの関連性に基づいて決められる関係情報を受信する。そして、関係情報に基づいて、記憶領域１３１Ａに対するアクセス情報を他のキャッシュメモリ装置に送信し、関係情報に基づいて、他のキャッシュメモリ装置からのアクセス情報を受信し、データの共有化を行う。このような構成をとることにより、キャッシュミスを低減し、動作速度を向上させることが可能となった。 （もっと読む）

【課題】データコヒーレンシを保ちつつ、メモリアクセス効率を向上させること。
【解決手段】レジスタ１３４は、上限アドレス及び所定の下限アドレスを格納する。アドレス比較部１３５は、アクセス要求で指定されるアドレスと、レジスタ１３４に格納された上限アドレス及び下限アドレスとを比較する。指定されたアドレスが、下限アドレス以上であり、且つ上限アドレス以下である場合、アドレス比較部１３５は、キャッシュ１２１を介して共有メモリ２００にアクセスする第１の経路を有効にする。指定されたアドレスが、下限アドレス未満である場合、又は前記上限アドレスよりも大きい場合、アドレス比較部１３５は、キャッシュ１２１を介さずに共有メモリ２００にアクセスする第２の経路を有効にする。 （もっと読む）

【課題】ＳＭＰ構成の半導体集積回路装置におけるキャッシュコヒーレンシ制御の異常を防止し、処理性能を向上させる。
【解決手段】メモリ割り付けキャッシュアクセスは、ＣＰＵ２ａからアクセス要求をキャッシュコントローラが受理した後、アドレスデコーダＡＤで検知される。制御部２ｄ₁ は、アクセス要求に従ってキャッシュをアクセスする。読み出されたキャッシュステータスと更新データとを比較し、有効ビットが有効から無効に変化した場合は登録内容をクリアしたと判断し、「複製アドレスアレイ内容をクリア」するスヌープバス要求を発行する。その後、スヌープコントローラ３は、複製タグを引き、スヌープバス要求に従って複製タグを更新する。更新が完了した後、レスポンスを返し、アドレスアレイの更新を行う。これにより、キャッシュと複製アドレスアレイ（複製タグ）の登録内容が同期化される。 （もっと読む）

【課題】メインメモリへのデータ書き戻しにかかる時間を短縮できるキャッシュメモリ装置を提供する。
【解決手段】アドレス、ダーティビット、有効ビット及びデータを含むキャッシュラインを複数有する記憶部２と、書き戻しアドレス範囲を出力する演算部１と、前記記憶部が有するキャッシュラインを重複無く乱数的に又は一定の規則性をもって指定し、指定されたキャッシュラインに含まれるアドレスが前記書き戻しアドレス範囲内であるか、及びデータがダーティかつ有効であるかの検出を行い、前記記憶部へ書き戻し実行信号を出力する書き戻し制御回路３と、を備える。 （もっと読む）

【課題】揮発性のキャッシュメモリのバックアップに必要なバッテリーの容量を削減する。ストレージシステムに備えた不揮発性メモリの劣化を抑える。
【解決手段】ストレージシステムに、揮発性のキャッシュメモリの他に、給電の有無に関わらずデータを記憶し続けることが可能なタイプのメモリである不揮発性メモリを備える。上位装置からのアクセスコマンドに従うデータの一時格納先は、揮発性キャッシュメモリとする。一次電源から揮発性キャッシュメモリへの給電が無くなった場合に、バッテリーからの給電により、揮発性キャッシュメモリに記憶されているデータを不揮発性メモリにコピーする。 （もっと読む）

【課題】
マルチプロセッサ・データ処理システムにおいてコヒーレンシ管理を行うための改良された処理ユニット、データ処理システム、および方法を提供する。
【解決手段】
マルチプロセッサ・データ処理システムは、少なくとも第１コヒーレンシ・ドメインおよび第２コヒーレンシ・ドメインを含み、第１コヒーレンシ・ドメインはシステム・メモリおよびキャッシュ・メモリを含む。本発明のデータを処理する方法は、キャッシュ・メモリのデータ・アレイにキャッシュ・ラインをバッファするステップと、キャッシュ・ラインがデータ・アレイにおいて有効であること、キャッシュ・ラインがキャッシュ・メモリに非排他的に保持されること、および第２コヒーレンシ・ドメインにおける別のキャッシュがそのキャッシュ・ラインのコピーを保持し得ること、を表わすためにキャッシュ・メモリのキャッシュ・ディレクトリにおける状態フィールドをコヒーレンシ状態にセットするステップと、を有する。 （もっと読む）