キャッシュする方法、装置及びシステムを提供する。複数のスレッドの適格性及び干渉関係の更新に応じてキャッシング処理が自動的に修正される。データがキャッシュに読み出され、データへの参照を複数のスレッドに与える。最後のスレッドがデータへの参照を有する状態になると、当初スレッドは最後のスレッドから信号を受信する。当初スレッドは信号に応じて、キャッシュ内のデータを修正し、キャッシュ内のデータに対する変更を更新し、キャッシュ内のデータに対する揮発性動作を次スレッドがもう実行することができることを示す別の信号を次スレッドに送出する。

（もっと読む）

【課題】 主記憶アクセス頻度の低減とリクエストエージェントのＤＡアクセス頻度の低減とシステムインタフェースのデータ転送頻度の低減とを図ることが可能なマルチプロセッサシステムを提供する。
【解決手段】 カード（＃０）１，（＃１）２からなるマルチプロセッサシステムでは、キャッシュステータスＭＥＳＩに、データは無効であるが、キャッシュラインサイズライトはいつでも実施できるという状態を示すキャッシュステータスＰＥ（Ｐｓｅｕｄｏ−Ｅｘｃｌｕｓｉｖｅ）を新たに加え、この状態に遷移させるためのシステムインタフェース上のプロトコルを取り決めている。このマルチプロセッサシステムでは、キャッシュラインサイズライト用プリフェッチ動作時に、主記憶４の読出し、別カード上のキャッシュメモリからのデータを取り込みを行うことなく、即座に自キャッシュメモリ上で実施可能としている。 （もっと読む）

マルチプロセッサシステムにおいて、与えられたプロセッサのバンクされたキャッシュへのアクセスは、共有データアクセスが共有データを保持するための指定された１つ以上のバンクへ指示され、および/または非共有データアクセスが非共有データを保持するための指定された１つ以上のバンクへ指示されるように制御される。非共有データバンクは非共有データの保持のために排他的に指定され、その結果、共有データアクセスはそのバンクへの非共有アクセスと干渉しない。さらに、共有データバンクは共有データの保持のために排他的に指定され、１つ以上のバンクが共有および非共有データの両方を保持するために指定されてもよい。アクセス制御回路は、アクセスと関連して共有の指示信号を受け取ることに基づいて、それぞれのバンクへ共有および非共有アクセスを指示する。さらに、１つ以上の実施例では、アクセス制御回路はバンク構成信号に応答する１つ以上のバンク指定を再構成する。 （もっと読む）

【課題】 コピー手段間のインタフェースが故障した場合にも、安価な構成で、運用を停止することなく交換できるようにしたＮＡＳ装置を提供する。
【解決手段】 ＮＡＳ装置を構成する各ノードに、クライアントからのライトデータを一時的に格納するキャッシュメモリと、不揮発性メモリと、自ノードのキャッシュメモリに格納されたライトデータおよび他ノードのキャッシュメモリに格納されたライトデータを前記不揮発性メモリにコピーするコピー手段と、コピー手段間インタフェースの故障が検出された場合に前記コピー手段を処理から切り離しライトスルー動作に切り替える動作モード切替手段と、前記動作モード切替手段が動作モードを切り替える際に、前記不揮発性メモリに格納されているライトデータを前記ディスク装置に書き込むライトバック手段と、前記コピー手段を交換した後の立ち上げ時に当該コピー手段を診断する診断手段とを設ける。 （もっと読む）

【課題】マルチプロセッサ・データ処理システムに関し、特にキャッシュ中のラインの様々なコヒーレンス状態の様々なディレクトリ要求を利用してメモリ・サブシステムの性能を改善したディレクトリ・アーキテクチャを提供する。
【解決手段】多数のノードを伴い、各ノードが複数のプロセッサを含み、各プロセッサが関連キャッシュを有する、分散共有メモリ・マルチプロセッサ・システムのための分割疎ディレクトリを提供する。分割疎ディレクトリは、コヒーレンス制御装置、一時的状態バッファ及び外部ディレクトリを含むメモリ・サブシステム内に存在する。分割疎ディレクトリはノード中のキャッシュ・ラインに関する情報を保存するが、その際一時的状態バッファは遷移キャッシュ・ラインに関する情報を保持し、外部ディレクトリは非遷移キャッシュ・ラインに関する状態情報を保持する。 （もっと読む）

【課題】ディスクアレイのデータの保全性を維持しながら、ディスクアレイ全体のデータ書き込みに要する時間を短縮できるようにする。
【解決手段】ディスクアレイ１０は、それぞれライトキャッシュメモリ１１０ａ乃至１１３ａを有するＨＤＤ１１０乃至１１３から構成される。ＨＤＤ１１０及び１１１はホスト３０から要求されたデータを格納し、ＨＤＤ１１２及び１１３はホスト３０から要求されたデータの冗長データを格納するのに用いられる。アレイコントローラ２０のＷＣ制御部２２は、ディスクアレイ１０のＨＤＤ１１０乃至１１３のうち、冗長データを格納するのに用いられるＨＤＤ１１２及び１１３のみをライトバックモードに設定する。これにより、ＨＤＤ１１２及び１１３へのデータ（冗長データ）書き込みは、当該ＨＤＤ１１２及び１１３のライトキャッシュメモリに冗長データが書き込まれた段階で完了する。 （もっと読む）

【課題】印刷装置における展開処理に適したデータバッファリングにより、画像データへのアクセスを高速化することのできる印刷装置等を提供する。
【解決手段】画素毎に表現された画像データに基づいて印刷を実行する印刷装置が、前記画像データを生成する制御手段と、前記画像データを描画領域に格納する第一メモリと、第一メモリに対するアクセスよりも速くアクセスすることが可能であり、制御手段がアクセスする描画領域の画像データを読み込んで制御手段にアクセスさせる第二メモリとを有し、制御手段から描画領域に対するリードアクセスがあった際に当該リードアクセスによって指定されたアドレスのデータを含む所定単位の画像データを第二メモリへ読み込むと共に、当該第二メモリに読み込まれる画像データの一部であって、前記指定されたアドレスのデータを含む画像データを第二メモリを介さずに制御手段に転送する。 （もっと読む）

【課題】 キャッシュメモリ回路におけるリフィルに伴う読み込み動作、及び、ライトバック又はライトスルーに伴う書き込み動作によるペナルティーを抑えてシステム性能を向上させた半導体集積回路を提供する。
【解決手段】 この半導体集積回路は、第１のバスラインに接続されたプロセッサ部１０と、第２のバスラインに接続され、プログラム及びデータを格納する主メモリ回路７０と、第１のバスラインに接続され、プロセッサ部において用いられるデータの一部が書き込まれると共に、書き込まれたデータヘのアクセスが優先的に行われる第１のキャッシュメモリ回路２０と、第１のバスラインに接続され、第１のキャッシュメモリ回路の記憶容量が不足した際に第１のキャシュメモリ回路にデータを上書きされることにより消去されるデータ及び第１のキャッシュメモリ回路から主メモリ回路に書き戻すデータが一時的に書き込まれると共に、書き込まれたデータへのアクセスが可能な第２のキャッシュメモリ回路３０とを具備する。 （もっと読む）

プロセッサがコピーバックアルゴリズムにしたがって管理されている少なくとも１つのエントリを有するキャッシュメモリを含む。グローバル修正インジケータ（ＧＭＩ）が、キャッシュ中のいずれかのコピーバックエントリが修正データを含んでいるかどうかを示す。キャッシュミスの際に、キャッシュ中のどのコピーバックエントリも修正データを含んでいないことをＧＭＩが示す場合、エントリを最初に読み出すことなく、メモリからフェッチされるデータが、選択されたエントリに書き込まれる。バンクに分割されたキャッシュにおいて、２以上のバンクＧＭＩが２以上のバンクに関係付けられてもよい。ｎ方向のセット連想キャッシュにおいて、ｎセットＧＭＩがｎセットに関係付けられてもよい。コピーバックキャッシュエントリが修正データを含むかどうかを決定する読み出しを抑制することは、プロセッサの性能を改良して、電力消費を減少させる。 （もっと読む）

【課題】改良された外部ＲＡＩＤ対応キャッシュを提供する。
【解決手段】本発明にかかるセルは、セルラーコンピューティングシステムで使用され、セルラーコンピューティングシステム用のアドレス空間を見るプロセッサと、プロセッサに接続された第１レベルのキャッシュと、プロセッサに接続され、アドレス空間の少なくとも一部が割り当てられたメモリと、プロセッサに接続されたＲＡＩＤキャッシュと、ＲＡＩＤキャッシュに接続され、アドレス空間を、第１レベルのキャッシュに対してトランスペアレントにマッピングするＲＡＩＤロジックと、ＲＡＩＤキャッシュのキャッシュコヒーレンシを維持するキャッシュコヒーレンシロジックとを備える。 （もっと読む）

【課題】効率の高いデータ転送を実現するデータキャッシュシステム
【解決手段】プロセッサと、主メモリと、複数のI/Oデバイスとを備えた複数のモジュールを有する情報処理システムのデータキャッシュ。本発明のデータキャッシュは、ロード演算に応答してプロセッサにデータを供給しかつ記憶演算に応答してプロセッサからのデータを書込むための、前記プロセッサに接続されたキャッシュデータメモリを有している。該キャッシュデータメモリには、特定化できるポリシーに従ってデータキャッシュの演算を制御するための補充コントローラが接続されている。キャッシュデータメモリには更に外部アクセスコントローラが接続されており、該外部アクセスコントローラは、キャッシュデータメモリのコンテンツが情報処理システムのモジュールにより発行される読取りリクエストおよび書込みリクエストに応答して読取り演算および書込み演算にアクセスできるように、外部メモリバスに接続されている。 （もっと読む）

処理動作を効率的に実行するためのシステムおよび方法は、電子装置での処理動作を制御するように構成されたプロセッサと、電子情報を格納するために電子装置に結合されたメモリとを含む。プロセッサによってメモリ内のターゲットデータからコピーされたキャッシュデータを局所的に格納するために、キャッシュが設けられる。プロセッサは一般的に、キャッシュに格納されたキャッシュデータを変更する。外部装置がターゲットデータにアクセスするために読出し動作を開始すると、プロセッサはそれに応答してターゲットデータをキャッシュデータにより更新する。加えて、プロセッサは、その後の処理動作を容易にするために、キャッシュデータ保持手順を利用してキャッシュデータをキャッシュに局所的に保持する。
（もっと読む）

【課題】分散共有メモリ型のマルチプロセッサシステムにおいて、キャッシュコヒーレンシ維持を効率よく実現し、且つシステムの拡張性を損なうことのないキャッシュコヒーセンス装置の共通システムバス、更に、大規模なマルチプロセッサの利用が期待される基幹システムへの使用を考慮した信頼性の高い共有システムバス、更に、異なったバスとの接続を考慮し、既存のバス資産の有効活用を可能とする共有バスを提供する。
【解決手段】共有システムバスとして機能する第２共有バス１２は、複数のプロセッサモジュールのバス接続ユニット３２とバスアービタ（バス調停ユニット）とを結合して、複数のプロセッサモジュールの間でスプリット型パケット転送によりバスコマンドの転送を行い、バスコマンドに、アクセス要求元（ソースＩＤ）を示すソースフィールド、第１のアクセス要求先（第１宛先ＩＤ）を示す第１宛先フィールド、及び第２のアクセス要求先（第２宛先ＩＤ）を示す第２宛先フィールドの３つを備える。
（もっと読む）

【課題】複数のプロセッサモジュールに内蔵した複数のプロセッサのキャッシュと各モジュールに主記憶分割配置したローカル記憶間での競合を調停し、キャッシュコヒーレンスを効率良く実現して処理性能を高める。
【解決手段】プロセッサモジュール１０−２のキャッシュユニット１８に対し、モジュール内部のあるプロセッサ１６からのアクセスと外部のプロセッサモジュール１０−２からのアクセスが競合し、プロセッサ１６が先発してキャッシュユニット１８を獲得した場合、プロセッサ１６は、プロセッサモジュール１０−１にリトライの指示を行わせ、更に、競合したプロセッサモジュール１０−１とアクセスアドレスを記憶し、自己のアクセス終了後に競合したプロセッサモジュール１０−１以外からのアクセスコマンドを受けた場合はリトライを指示し、競合した第２プロセッサモジュール１０−１のリトライによるアクセスコマンドを優先的に受け付ける。

（もっと読む）

本発明の一実施形態は、コードの臨界領域を投機的に実行することによりロックを回避するのを容易にするシステムを提供する。動作中、システムは、プロセスがプログラム内のコードの臨界領域を、この臨界領域と関連するロックを最初に獲得せずに投機的に実行することを可能にする。その後、プロセスが、別のプロセスからの干渉するデータアクセスと遭遇せずに臨界領域を完了すれば、システムは、投機的実行中に行われた変更をコミットし、臨界領域を過ぎてプログラムの通常の非投機的実行を再開する。そうでなければ、臨界領域の実行中、別のプロセスからの干渉するデータアクセスと遭遇する場合、システムは、投機的実行中に行われた変更を廃棄し、臨界領域を再実行しようと試みる。
（もっと読む）

【課題】レジスタを同期させる方法を提供する。
【解決手段】
本発明にかかる方法は、低速レジスタを更新する方法であって、各々が少なくとも１つのレジスタを有する複数の処理セルを特定するステップと、処理セルを高速処理セルとして、それ以外の任意の処理セルを低速処理セルとして特定するステップと、高速処理セルのレジスタを高速レジスタとして、低速処理セルのレジスタを低速レジスタとして特定するステップであって、高速レジスタは第１のＣＰＵの一部であり、低速レジスタは第１のＣＰＵとは異なる第２のＣＰＵの一部である、特定するステップと、或る時間間隔で、低速レジスタの値を前記高速レジスタの値に更新するステップとを含む。 （もっと読む）

【課題】 高速なメモリアクセスを行うことが可能であり、また、大容量のメモリを備えることが可能な半導体装置を提供する。
【解決手段】 書き込みに読み出しの２倍のサイクルを必要とし、書き込みと読み出しのポートを個々に備えた複数のメモリバンク（Ｂａｎｋ）０〜３と、前記２倍のサイクルに基づいて、それぞれが前記メモリバンクの一つと同じメモリ容量を備えた２個のキャッシュデータバンクＣＤ０，ＣＤ１とを設け、例えば、外部より連続サイクルの書き込み命令が発生した際に、サイクル＃２において、ＣＤ１のロウ２に記憶されたメモリバンク２のデータは、メモリバンク２がサイクル＃１によりビジー状態であるためライトバック不可であるが、代わりにＣＤ０のロウ２に記憶されたメモリバンク０のデータをライトバックすることが可能である。 （もっと読む）

【課題】
従来のブレードサーバシステムのスケールアウト型の拡張性に加え、複数のブレードサーバモジュール間をＳＭＰ結合することによるスケールアップ型の拡張性を備えたサーバ装置を提供する。
【解決手段】
各ブレードサーバモジュール内部のノードコントローラはＳＭＰ結合インタフェースを有しており、バックプレーンを経由して結合される。バックプレーン上で各ブレードサーバモジュール間リンクを等長配線し、各ブレードサーバモジュール内にもバックプレーン上の各ブレードサーバモジュール間リンクと等長のループ配線をすることで同期をとる。各ブレードサーバモジュールに基準クロックを分配できる基準クロック分配ユニットをバックプレーンに搭載し、各ブレードサーバモジュール内部のクロック分配回路によって基準クロックを切り換えることで、ＳＭＰ結合したブレードサーバモジュールの基準クロックの同期化を可能とする。 （もっと読む）

共有メモリコンピュータシステムにおいて所有されている複数のキャッシュブロックのライトバックを早期に予測する方法。本発明は、書き込まれた複数のブロックが他のＣＰＵによって要求される可能性が高いことをシステムが予測することを可能にし、所有しているＣＰＵは、ブロックにデータをアップデートした後できるだけ早くメモリにそれらのブロックをライトバックする。他のプロセッサがデータを要求している場合、これは、データを得るための待ち時間を低減でき、同期のオーバヘッドを低減でき、並列プログラムのスループットを増加できる。 （もっと読む）

【課題】複数のキャッシュユニット及び主記憶側のメモリ管理ユニット（ディレクトリ側）を結合しているスヌープバスの負担を軽減する。
【解決手段】主記憶２８に最新データがなく複数のキャッシュユニット１８に存在する場合、複数のキャッシュユニットの１つが最新データを主記憶２８へコピーバックするための書込所有権を保有している。この状態で、書込所有権を有するキャッシュユニットでプロセッサ１６による最新データのリプレースが発生した場合、書込所有権を最新データを保有しているキャッシュユニットに委譲し、最新データを保有するキャッシュユニットが１つになるまで主記憶２８への最新データのコピーバックを抑止して行わないようにする。
（もっと読む）